I. PENDAHULUAN
B. Langkah Kerja
C.Noise Margin Percobaan 1.A :VOLTAGE TRASFER DAN NOISE
Noise margin dapat didefinisikan sebagai jumlah dari MARGINS DARI IC 74LSO4
tegangan deru efektif yang bisa ditoleransi oleh input tanpa
mengubah nilai keluaran gerbang logika. Untuk mendapatkan gunakan KIT
nilai noise margin diperlukan dua nilai tegangan yang
parameter gerbang logika
didapatkan dari grafik karakteristik transfer yaitu dua tegangan
input yang memiliki gradient -1 dan dianggap sebagai
tegangan batas yang masih dikenali sebagai jenis masukan
logika HIGH atau LOW. Tegangan yang lebih rendah dari
kedua tegangan ini disebut V input LOW (VIL) sedangkan
yang lebih tinggi disebut V input HIGH (VIH). Dari kedua seting keluaran
tengangan tersebut beserta V output HIGH (VOH) dan V generator sinyal
output LOW (VOL) maka didapatkan static voltage noise
margin untuk gerbang logika yang dapat dirumuskan sebagai
berikut :
Untuk LOW noise margin : NML = VIL - VOL
Untuk HIGH noise margin : NMH = VOH - VIH sambung out put
generator sinyal
D.Gate Delay
gunakan kit
siapkan alat dan parameter
bahan
susun rangkaian
gunakan kit
sambung kan power
praktikum parameter
supply
ubah setting
triggering
tukar posisi probe
osiloskop
seting setiap kanal
dan generator
lakukan sinyal
gunakan tombol
keluaran inverter untuk memperbesar
CH1
Vil = 1,2 x 300 mV = 600 mV = 0,6 v
Vih = 4 x 500 mV = 2000 mV = 2 V
Vol = 0,2 x 500 mV = 100 mV = 0,1 V
Voh = 8 x 500 mV = 4000 mV = 4 V
catat nilai
Analisis
Pada praktikum kali ini, mengenai Parameter Gerbang
Logika telah didapatkan hasil bahwa dari percobaan yang
telah dilakukan, kami mungkin telah mengalami kesalahan
dalam pengukuran dan perhitungan, dikarenakan pada saat
merakit rangkaian terdapat kekeliruan karena kurang paham
nya mengenai materi praktikum dan juga yang berakibat pada
data yang diambil.
V. SIMPULAN
VI. REFERENSI
Data pengukuran :