MODUL I

PARAMETER GERBANG LOGIKA

Hazirin Safrian Utama (119130072)
Asisten : Christopher (13117071)
Tanggal Percobaan : 6/11/2020
EL2104_E-10_Praktikum_Sistem_Digital_1
Laboratorium Teknik Elektro
Institut Teknologi Sumatera

Abstrak —Praktikum kali ini akan membahas tentang 3. Dapat membuat rangkaian kombinasional sederhana
parameter gerbang logika. Pada parameter gerbang logika menggunakan IC logika CMOS.
memiliki tujuan mengenal dan memahami beberapa
karakteristik dari gerbang logika diantaranya, voltage transfer,
noise margin, dan propagation delay. Terdapat empat II. LANDASAN TEORI
percobaan yang masing masing memiliki cara dan tujuan yang
berbeda. Percobaan pertama adalah menentukan Voltage A. Voltage Transfer
transfer dan karakteristik noise margin dari IC 74LSO4, yang
Karakteristik static voltage trasfer dari sebuah gerbang
kedua adalah menentukan nilai Nml dan NMh, percobaan
logika adalah plot dari tegangan keluaran gerbang logika Vout
ketiga adalah menentukan delay progation dan yang terakhir
dibandingkan dengan tegangan masukan gerbang logika Vin.
adalah rangakain kombinasional sederhana.
Secara matematis bisa dideskripsikan karakteristik voltage
trasfer sebagai Vout=f(Vin). Istlah statik digunakan disini
Kata kunci : Parameter gerbang logika, Karakteristik gerbang
karena tidak diperhitungkannya faktor waktu yang diantaranya
logika, voltage transfer noise margin, propagation delay,
adalah waktu tunda pada gerbang logika.
operating point.

I. PENDAHULUAN

Parameter gerbang logika adalah percobaan mengenai

karakteristik parameter gerbang logika, dan pengaplikasian IC.
Gerbang logika merupakan rangkaian elektronik sederhana
yang memiliki satu atau lebih input dan menghasilkan satu
output yang merupakan fungsi dari gerbang logika tersebut.
Rangkaian logika memiliki fungsi analisis yaitu menentukan
fungsi logika dari rangkaian logika yang diberikan, dan fungsi
sintesis yaitu mendesain rangkaian logika yang
mengimplementasikan karakteristik fungsional.
Gerbang logika sendiri memiliki parameter kerja yang Gambar 1. Voltage Transfer
disebut operating point. Operating point merepresentasikan
range logika HIGH dan LOW. Operating point didapat dari
karakteristik gerbang logika itu sendiri. Karakteristik tersebut
ialah voltage transfer, noise margin, dan propagation delay. B. Operating Point

Adapun tujuan dari percobaan modul 1 ini ialah:
1. Mengenal dan memahami beberapa karakteristik dari
gerbang logika diantaranya voltage transfer, noise
margin,dan propagation delay.
2. Mengenal dan memahami parameter dari gerbang
logika yaitu operating point yang merepresentasikan
range logika HIGH dan LOW.
Operating point merupakan nilai tegangan keluaran yang
bisa diidentifikasi sebagai keluaran bernilai LOW atau bernilai
HIGH. Karena tegangan keluaran bergantung kepada tegangan
masukan, maka untuk mendapatkan nilai HIGH operating
point secara utuh untuk keluaran inverter, nilai LOW
operating point harus menjadi masukan inverter. Begitupula
sebaliknya, sehingga diperlukan konfigurasi umpan balik atau
yang menyerupai.
 III. METODOLOGI

A. Alat dan Bahan

1. Kit praktikum gerbanglogika NOR TTL dan parameter

gerbang logika
2. buah project board
3. Power supply, osiloskop dan generator sinyal
4. Komponen IC gerbang logika 7400
5. Osiloskop dan generator sinyal
6. Kabel jumper secukupnya.
7. 1 buah kabel BNC-BNC, 2 buah kabel BNC-Probe Kait/
Gambar 2. Operating Point BNC-Jepit buaya/ BNC- Banana
8. 2 buah kabel Banana-Banana / Banana-Jepit Buaya
merah dan hitam

C. Noise Margin B. Langkah Kerja

Noise margin dapat didefinisikan sebagai jumlah dari Percobaan 1.A :VOLTAGE TRASFER DAN NOISE
tegangan deru efektif yang bisa ditoleransi oleh input tanpa MARGINS DARI IC 74LSO4
mengubah nilai keluaran gerbang logika. Untuk mendapatkan
nilai noise margin diperlukan dua nilai tegangan yang gunakan KIT
didapatkan dari grafik karakteristik transfer yaitu dua tegangan
input yang memiliki gradient -1 dan dianggap sebagai
parameter
tegangan batas yang masih dikenali sebagai jenis masukan gerbang
logika HIGH atau LOW. Tegangan yang lebih rendah dari logika
kedua tegangan ini disebut V input LOW (VIL) sedangkan
yang lebih tinggi disebut V input HIGH (VIH). Dari kedua
tengangan tersebut beserta V output HIGH (VOH) dan V seting
output LOW (VOL) maka didapatkan static voltage noise keluaran
margin untuk gerbang logika yang dapat dirumuskan sebagai generator
berikut :
Untuk LOW noise margin : NML = VIL - VOL
Untuk HIGH noise margin : NMH = VOH - VIH
sambung out
D. Gate Delay put
Gate delay mempunyai dua parameter yang penting. Untuk
generator
mendifinisikan parameter yang ada ini, maka akan diambil
contoh sebuah inverter. Pada gambar dibawah ini
menunjukkan bahwa dua oarameter tersebut adalah high to
low propagation time (tPHL) dan low to high propagation time
sambungkan
(tPLH). Pengukuran kedua parameter ini dilakukan pada kanal
posisi 50% tegangan maksimal dari bentuk gelombang Vin
dan Vout. tPHL adalah waktu yang diukur dari level tegangan
ini ketika falling input waveform hingga falling output
waveform, sedangkan tPLH diukur dari level tegangan ini
seting power
ketika rising input waveform hingga rising output waveform. supply
Sebagai tambahan maka dapat didefinisikan parameter kedua dan catat nilainya
yaitu worst case propagation delay dengan cara berikut:
tPD = maximum (tPHL, tPLH)
Perlu diperhatikan bahwa tingkat 50% yang digunakan disini
bukan merupakan sesuatu umum dalam pengukuran delay
sehingga dapat dirumuskan nilai rata – rata dari tPLH dan
tPHL adalah :
tPD(average) = (tPHL + tPLH)/2
Percobaan 1.B : MENCARI NILAI NML DAN NMH Percobaan 1.C : DELAY PROPAGATION

gunakan kit
siapkan alat dan parameter
bahan

susun rangkaian

gunakan kit
praktikum parameter sambung kan power
supply

ubah setting
tukar posisi probe triggering
osiloskop

seting setiap kanal

dan generator

lakukan sinyal
keluaran inverter gunakan tombol
untuk memperbesar

atur posisi vertical

gambar gelombang
yg kita dapat

gambarkan hasil

cantumkan gambar
dan hasil gunakan nilai Tplh
dan Tphl
Percobaan 1.D : VERIFIKASI FUNSI LOGIKA
IV. HASIL DAN ANALISIS
gunakan gunakan
KIT gerbang salah satu
logika kanal
Hasil Isoloskop dari percobaan 1

buat masukan 7
tabel osiloskop 6
logika
5
Series
4 3
3 Series
nilai- nilai
nya 2 2
1
0
Percobaan 1.E : RANGKAIAN KOMBINASIONAL CategoryCatego
SEDERHANA ry
1 2
rancang dan
buat persaam gambar
logika rangkaian CV2
V1c = 14 x 200 mv = 1,6V
V1h = 2 x 200 mV = 0,8V
Voc = 8 x 200 mV = 3,2V
verifikasi Voh = 2 x 200 mV = 0,8 V
fungsionalitas kombinasii

CH1
Vil = 1,2 x 300 mV = 600 mV = 0,6 v
Vih = 4 x 500 mV = 2000 mV = 2 V
Vol = 0,2 x 500 mV = 100 mV = 0,1 V
Voh = 8 x 500 mV = 4000 mV = 4 V
catat nilai

Percobaan 1.F : GERBANG LOGIKA NOR TTL tegangan Besar(V)

Voh 1,6 V
Vol 0,8 V
Vih 3,2 V
Vil 0,8 V

CH1 = 200 mV CH2 = 50 mV

Tphl = 0,8 x 500

=400 ns

Tplh = 1,25 x 500

=700 ns
 Tpd = max (tplh) 700 ns
Tpl = (400 + 700 ) = 550 ns
2
Nilai Waktu
Tpl 400 ns
Tplh 700 ns
Per e
Q=A+B

Table NAND gale

A B AB AXAB Q
0 0 1 1x1 0
0 1 0 0x0 1
1 0 0 0x0 1
1 1 0 0x0 1

Table non gale

A B A.A B.B (A.A)(B.B) Q
0 0 1 1 1x1 0
0 1 1 0 1x0 1
1 0 0 1 0x1 1
1 1 0 0 0x0 1

Analisis
Pada praktikum kali ini, mengenai Parameter Gerbang
Logika telah didapatkan hasil bahwa dari percobaan yang
telah dilakukan, kami mungkin telah mengalami kesalahan
dalam pengukuran dan perhitungan, dikarenakan pada saat
merakit rangkaian terdapat kekeliruan karena kurang paham
nya mengenai materi praktikum dan juga yang berakibat pada
data yang diambil.

V. SIMPULAN

1. Gerbang logika memiliki beberapa karakteristik yaitu

voltage transfer, noise margin, dan propagation delay.
2. Hati-hati dalam merangkai rangkaian, karena apabila
salah dalam perakitan bisa merusak rangkaian dan IC.
3. Pemasangan IC dan komponen lain nya harus tepat agar
tidak terjadi kerusakan pada alat.

VI. REFERENSI

[1] Hutabarat, Mervin, dkk, Modul Praktikum Sistem

Digital, Hal 11 – 20, Institut Teknologi Bandung, Bandung,
2012
[2] Brown,Stephen, Vranesic, Zvonko. Fundamentals of
Digital Logic with VHDL Design 3nd Ed, 126 - 147,
McGraw-Hill, New York, 2005
 Lampiran

Data pengukuran :