LAPORAN PRAKTIKUM

PERANCANGAN SISTEM DIGITAL

“Parameter Gerbang Logika”

Kelas : Teknik Komputer A

Kelompok : Praktikum 2 / Kel.2
Nama : Hanifah Rananisa
NIM : J3D113060

PROGRAM KEAHLIAN TEKNIK KOMPUTER

DIREKTORAT PROGRAM DIPLOMA
INSTITUT PERTANIAN BOGOR
BOGOR
2014
I. Tujuan Percobaan
1. Mengenal dan memahami beberapa kkarakterisktik dari gerbang logika
diantaranya voltage transfer, noise margin, dan propagation delay.
2. Mengenal dan memahami parameter dari gerbang logika yaitu operating point
yang merepresentasikan range logika HIGH dan LOW.
3. Dapat membuat rangkaian kombinasional sederhana menggunakan IC logika
CMOS.

II. Peralatan dan Komponen Percobaan

1. 1 buah project Board
2. Modul catu daya dengan tegangan keluaran 5V
3. Komponen IC gerbang logika 7400 1 buah, 7402 1 buah, 7404 1 buah, dan 7408 2
buah
4. 1 buah black boc IC yang merupakan salah satu dari IC gerbang logika 7410,
7411, atau 7427
5. Osiloskop dan Generator Sinyal
6. Kabel Jumper secukupnya
7. 1 buah kabel BNC-BNC, 2 buah kabel BNC-Probe Kait/BNC-Jepit Buaya/ BNC-
Banana
8. 2 buah kabel Banana-Banana/Banana-Jepit Buaya merah dan hitam
III. Teori Penunjang
KARAKTERISTIK VOLTAGE TRANSFER
Karakteristik static voltage transfer dari sebuah gerbang logika adalah plot dari
tegangan keluaran gerbang logika VOUT dibandingkan dengan tegangan masukan
gerbang logika VIN.
Secara matematis kita bisa mendeskripisikan karakteristik voltage transfer sebagai
VOUT = f(VIN). Istilah statik digunakan disini karena kita tidak memperhitungkan
faktor waktu yang diantaranya adalah waktu tunda pada gerbang logika. Gambar 1(a)
memperlihatkan static voltage transfer dari gerbang inverter dengan tegangan catu
daya sebesar VCC=5V.

Gambar 1: (a)Karakteristik voltage transfer dan (b)operating points

Dari karakteristik voltage transfer kita bisa mendapatkan beberapa hal, yang
pertama adalah operating point.

Operating point merupakan nilai tegangan keluaran yang dihasilkan oleh

gerbang logika yang bisa diidentifikasi sebagai keluaran bernilai LOW atau bernilai
HIGH. Karena tegangan keluaran bergantung pada tegangan masukan maka untuk
mendapatkan nilai HIGH operating point secara utuh untuk keluaran inverter, nilai
LOW operating point harus menjadi masukan inverter dan begitupula sebaliknya
sehingga diperlukan konfigurasi umpan balik atau yang menyerupai.

Kemudian yang kedua adalah kita bisa mendapatkan nilai noise margin .
Noise/derau didefinisikan sebagai tegangan efektif dari satu atau lebih masukan
gerbang logika yang ditambahkan atau dikurangi terhadap tegangan normal.
Tegangan normal adalah tegangan titik operasi yang stabil.
Noise margin didefinisikan sebagai jumlah dari tegangan derau efektif yang bisa
ditoleransi oleh input tanpa mengubah nilai keluaran gerbang logika.
 Gambar 2: Noise margin karakteristik transfer voltage gerbang logika
Untuk mendapatkan nilai noise margin, kita memerlukan dua nilai tegangan
yang didapatkan dari grafik karakteristik transfer yaitu dua tegangan input yang
memiliki gradient = ‐1 seperti yang ditandai pada gambar 1. Tegangan yang
lebih rendah dari kedua tegangan ini disebut V input LOW yang dituliskan
VILdan yang lebih tinggi disebut V input HIGH yang dituliskan VIH.Kedua
tegangan ini merupakan tegangan perkiraan yang dianggap sebagai tegangan
batas yang masih dikenali sebagai jenis masukan logika HIGH atau LOW.
Dengan menggunakan tegangan ini beserta tegangan VOH dan VOL kita bisa
mendapatkan static voltage noise margin untuk gerbang logika.
Untuk LOW noise margin dirumuskan:
NML = VIL ‐ VOL
sedangkan HIGH noise margin dirumuskan:

NMH = VOH ‐ VIH

Dari semua hal diatas, kita akan bisa menyimpulkan apakah yang disebut
dengan nilai logika LOW dan logika HIGH baik untuk masukan maupun keluaran.

GATE DELAY
Dalam penjelasan berikut akan dibahas dua parameter gate delay yang
pentingUntuk mendefinisikan parameter ini, kita akan menggunakan inverter
sebagai contoh. Kita akan mengasumsikan sebuah pulsa diberikan kepada
masukan inverter VIN seperti pada gambar diatas. Respon terhadap pulsa ini pada
keluaran inverter adalah VOUT yang bisa dilihat pula pada gambar diatas.
Dua parameter yang akan dijelaskan tersebut dinamakan high to low propag
ation time(tPHL) dan low to high propagation time( tPLH). Pengukuran kedua paramet
er ini dilakukan pada posisi 50% tegangan maksimal dari bentuk gelombang VIN
dan VOUT seperti yang terlihat pada gambar 3.
 Gambar 3: Definisi parameter gate delay

Pada kasus rangkaian dimana bentuk gelombang keluaran sama dengan gelo
mbang masukan tPHL adalah waktu yang diukur dari level tegangan ini ketika falling
input waveform hingga falling output waveform, sedangkan tPLH diukur dari
level tegangan ini ketika rising input waveform hingga rising output waveform.
Perhatikan bahwa subscript pada parameter ini mencerminkan arah perubahan
tegangan dari sinyal keluaran. Sebagai tambahan kita akan mendefinisikan
parameter kedua yaitu worst case propagation delay yang dirumuskan:
tPD = maximum(tPHL,tPLH).
Patut diperhatikan bahwa tingkat 50% yang kita gunakan disini bukan sesua
tu yang umum dalam pengukuran delay. Untuk tPD(average) kita akan merumuska
nnya sebagai nilai rata‐rata dari tPHLdan tPLH yang dirumuskan:
tPD(average) = (tPHL+tPLH)/2.
IV. Tugas Pendahuluan
1. Cari dan bacalah datasheet dari semua IC yang digunakan pada percobaan ini
terutama posisi kaki dan karakteristiknya.sebutkan perbedaan yang mendasar dari
IC rangkaian logika,antara yang berbasis TTL dan CMOS.
2. Design dan susunlah gerbang AND, OR ,NAND, dan NOR menggunakan
transistor PMOS !!
3. Untuk rangkaian logika, sering dibuat hubungan langsung output suatu gerbang
dengan input gerbang lain (feeding/driving).Sebutkan dan jelaskan batasan batasan
dalam hal melakukan ini!
4. Analisis gambar berikut ini

a. Hubungan input-outputgrafik diatas mensimulasikan rangkaian apa?

Bagaimana pejelasan anda?

b. Berapa nilai tPLH ,tPHL ,rise time, dan fall time? Tunjukan pada gambar diatas posisi
anda mendapatkan nilai tersebut!
 JAWABAN :
1. Perbedaan IC berbasis TTL dengan berbasis CMOS.
 IC TTL (Integrated Circuit Transistor Transistor Logic)
a. Menggunakan sumber tegangan yang relatif rendah, yaitu antara 4,75 Volt
sampai 5,25 Volt.
b. Komponen utama IC TTL adalah beberapa transistor yang digabungkan
sehingga membentuk dua keadaan (ON/FF).
c. Dengan mengendalikan kondisi ON/OFF transistor pada IC digital, dapat
dibuat berbagai fungsi logika. Ada tiga fungsi logika dasar yaitu AND, OR
dan NOT.

 IC CMOS (IC Complementary Metal Oxide Semiconductor)

a. IC jenis ini berisi rangkaian yang merupakan gabungan dari beberapa
komponen MOSFET untuk membentuk gerbang dengan fungsi logika.
b. IC Gerbang logika yang menggunakan CMOS ditandai dengan kode 40 (seri
40xx).
c. IC CMOS mengkonsumsi daya lebih rendah daripada jenis TTL.
d. Logika dari IC CMOS diwakili oleh tegangan maksimalnya catu yang
diberikan, bila catu yang diberikan adalah 15 V maka logika ‘1’ akan
diwakili oleh tegangan maksimal sebesar 15 V. Sedangkan untuk logika ‘0’
diberikan tegangan 0 V.
e. Kelemahan IC CMOS diantaranya seperti kemungkinan rusaknya komponen
akibat elektrostatis dan harganya lebih mahal.

2. a. Desain gerbang logika menggunakan transistor PMOS.

b. Alasan gerbang NAND dan NOR lebih banyak digunakan dalam rangkaian logika.
 Bersifat universal, artinya hanya dengan menggunakan jenis gerbang NAND atau
NOR saja dapat menggunakan fungsi 3 gerbang dasar yang lain (AND, OR, dan
NOT).
 Bersifat multilevel, artinya dengan mengimplementasikan gerbang NAND atau OR
akan ada banyak level (tingkatan) mulai dari sisi input sampai dengan ke sisi
output.
 Dari gerbang NAND atau NOR dapat dibangun rangkaian Flip-Flop.
3. Batasan feeding/driving
Dalam membangun sebuah rangkaian logika seperti input forming logic, hubungan
langsung output suatu gerbang dengan input gerbang lain tidak ada batasan yang
pasti. Artinya batasan-batasan hal tersebut kita sendiri yang menentukan sesuai
dengan kebutuhan atau state diagram yang telah kita desain

4. Analisa input output

a. Hubungan input-output pada grafik diatas adalah rangkaian logika gerbang NOT.
Karena dapat kita lihat jika Vin bernilai tinggi, maka Vout bernilai rendah. Dan
juga kebalikannya.

b. - tPHL = falling input waveform – falling output wafe form

= (14 – 11) ns
= 3 ns
- tPLH = rising input waveform – rising output wafe form
= (16 – 10) ns
= 6 ns
- Fall time = (14-10) ns
= 4 ns
- Rise time = (20-14) ns
= 6 ns
V. Pelaksanaan Percobaan
Percobaan 1A
“Voltage Transfer Characteristic dan Noise Margins dari IC 74LS04”

1. Buat rangkaian yang seperti yang ada pada modul

2. Setting keluaran generator sinyal menjadi sinyal segitiga dengan frekuensi
maksimal 1 KHz dan tegangan puncak 5V, gunakan offset DC dengan menarik
knop offset keluar terlebih dahulu dan memutarnya sehingga dihasilkan tegangan
minimum keluaran adalah 0V. Gunakan port OUTPUT sebagai keluaran bukan
port TTL/CMOS. Cek keluaran sinyal generator menggunakan osiloskop dengan
mode coupling DC sebelum menyambungkan dengan inverter karena dapat
merusak IC.
3. Lakukan kalibrasi posisi ground pada osiloskop seperti yang telah diajarkan pada
praktikum rangkaian listrik. Setting level sensitifitas tegangan osiloskop menjadi
2V/div dan gunakan mode coupling DC
4. Sambungkan output generator sinyal ke input gerbang logika.
5. Sambung kanal 1 osiloskop dengan input gerbang logika.
6. Sambung kanal 2 osiloskop dengan output gerbang logika.
7. Setting power supply pada tegangan 5V dan sambungkan dengan VCC gerbang
logika.
8. Setting osiloskop dengan mode X-Y. Sebelum melakukan pengamatan atur posisi
sinyal pada ode X-Y dengan menekan tombol GND pada kedua kanal masukan
hingga terlihat 1 titik kecil, tempatkan titik yang terlihat pada tengah
osiloskop/sumbu koordinat. Setelah itu tekan tombol GND kembali untuk
pengamatan bentuk sinyal.
9. Lihat keluaran osiloskop, apakah bentuknya mirip dengan gambar referensi
ataukah berbeda. Tulis hailnya dan kerjakan pada buku catatan.
Percobaan 1B
“Mencari Nilai NML dan NMH”

1. Buat rangkaian seperti percobaan 1A namun di beda tempat

2. Tuker posisi probe osiloskop kanal 1 dan kanal 2 sehingga posisinya bertukar
3. Sama seperti percobaan 1A, dapatkan sinyal keluaran inverter dalam mode X-Y
4. Kemudian gambarkan pula sinyal tersebut secara manual pada bidang gambar
yang sama pada langkah 1 sehingga kedua gambar akan saling bertumpukan dan
membentuk seperti gambar 1A
5. Gambar yang ditunjukan pada osiloskop serta hitungan nilai-nnilai berdasarkan
hasil pengamatan
6. Nilai dan posisi VOL, VOH, VIL, dan VIH dengan ketelitian 1 desimal
7. Nilai NMH dan NML yang didapatkan dari percobaan berdasarkan rumus yang
sudah di berikan dan bandingkan dengan yang tertera pada data sheet.
8. Catat hasil percobaaan, apa yang dapat disimpulkan dari percobaan ini.
VI. Hasil Percobaan
 Percobaan 1A “Voltage Transfer Characteristic dan Noise Margins dari IC 74LS04”

Input  Volt/div = 5mv / div

Time/div = 0,2 ms/div

Output Volt/div = 2 volt/div

Time/div = 2 ms/div
 Percobaan 2A “Mencari Nilai NML dan NMH”

 5Vpp

NML = VIL – VOL

NMH = VOH -VIH

VIL = 3 x 5 = 15 VIH = 4 x 5 = 20
VOL = 1x 5 = 5 VOH = 5 x 5 = 25

NML = 15 – 5 = 10 v
NMH = 25 – 20 = 5 v
VII. Analisa Hasil Percobaan
Pada kesempatan kali ini kami melakuakan pada percobaan 1A yang kami
lakukan pertama kali adalah mencari karakteristik voltage transfer dari IC 74LS04
CMOS Inverter. Kemudian membuat rangkaian seperti gambar 1 dengan cara
mensetting generator sinyal menjadi sinyal segitiga dengan frekuensi maksimal 1
KHz serta tegangan puncak 5V. Kemudian mengkalibrasi posisi ground pada
osiloskop dan mensetting level sensitivitas tegangan osiloskop menjadi 2V/div
menggunakan mode coupling DC, lalu menyambungkan output generator sinyal ke
input gerbang logika. Setelah itu menyambungkan kanal 1 dengan input dan 2 dengan
output gerbang logika. Power supply disetting sebesar 5V pada Vcc gerbang logika
dan osiloskop disetting dengan mode X-Y. Output dari rangkaian tersebut pada kanal
1 berbentuk sinyal garis-garis sedangkan pada kanal 2 berbentuk sinyal kotak,
sehingga dapat disimpulkan outputnya mirip dengan gambar referensi dikarenakan
gerbang logika yang dipakai sama.
Pada percobaan 1B yang pertama kali dilakukan adalah mencari
karakteristik static noise margin dari IC 74LS04 CMOS Inverter. Awalnya settingan
sama dengan percobaan 1A. Setelah itu menukar posisi probe kanal 1 dengan kanal 2
sehingga posisinya bertukar dari percobaan sebelumnya. Output dari rangkaian
tersebut saling bertumpukan, pada kanal 1 dan 2 terbentuk sinyal kotak.Dikarenakan
percobaan menggunakan osiloskop analog, sehingga sulit untuk dapat menentukan
nilai VOL, VOH, VIL, VIH, NMH, serta NML secara langsung.Jadi dapat disimpulkan
bahwa pada percobaan kali ini tidak memiliki delay.

VIII. Kesimpulan
Pada percobaan kali ini dapat disimpulkan bahwa Static voltage transfer
merupakan sebuah plot dari tegangan keluaran gerbang logika VOUT dibandingkan
dengan tegangan masukan gerbang logika VIN. Secara matematis, kita bisa
mendeskripsikan karakteristik voltage transfer sebagai VOUT = f(VIN).

Dikarenakan tegangan keluaran bergantung pada tegangan masukan maka untuk

mendapatkan nilai HIGH operating point secara utuh untuk keluaran inverter, nilai
LOW operating point harus menjadi masukan inverter dan begitu pula sebaliknya
sehingga diperlukan konfigurasi umpan balik atau yang menyerupai.

Noise margin didefinisikan sebagai jumlah dari tegangan derau efektif yang bisa
ditoleransi oleh input tanpa mengubah nilai keluaran gerbang logika.

IX. Daftar Pustaka

 Suheri, A. 2014. Buku Petunjuk Praktikum Perancangan Sistem Digital. Direktorat
Program Diploma Institut Pertanian Bogor. Bogor.
 http://internet.artikel2.com/cpu.htm