MODUL 1 PARAMETER GERBANG LOGIKA FOTO

Chandra Alifen (2210631160006)

Asisten: Regita Aulia Safitri,Tyo Bima Pratama
Tanggal Percobaan: 29/09/2023
TLE61617-SISTEM DIGITAL
Laboratorium Dasar Teknik Elektro – Fakultas Teknik Unsika

Abstrak tPHL adalah waktu dari level tegangan saat falling

input waveform sampai falling output waveform.
Pada praktikum modul kali ini terdapat total enam kali
Lalu ada juga yang disebut sebagai tPLH (Low to
percobaan yang praktikan lakukan yakni percobaan 1A
High propagation time) yang adalah waktu
hingga 1F. Praktikan akan membahas tentang
tegangan saat rising input waveform hingga rising
karakteristik gerbang logika, parameter gerbang logika,
output waveform [1].
dan rangkaian kombinasional sederhana menggunakan IC
logika CMOS. Pada praktikum modul ini juga diharapkan
2. STUDI PUSTAKA
praktikan dapat mengenal dan memahami beberapa
Bagian ini berisi mengenai pengenalan umum
karakteristik dari gerbang logika diantaranya voltage
dari Voltage Transfer dan Gate Delay.
transfer, noise margin, dan propagation delay. Kemudian
disimulasikan menggunakan IC TTL dan CMOS dan
menggunakan alat osiloskop untuk menampilkan hasil 2.1 VOLTAGE TRANSFER
beberapa karakteristik darigerbang logika yang berupa Karakteristik statik Voltage Transfer dari
voltage. Sehingga dapatmenentukan operating point, noise sebuah gerbang logika adalah plot dari tegangan
margin, dan gatedelay keluaran dari gerbang logika VOUT dibanding
dengan tegangan masukan VIN. Kata statik
Kata kunci: Voltage, Gate Delay, Gerbang Logika. Noise. digunakan karena faktor waktu tak
diperhitungkan disini sehingga VOH = VDD [1].
1. PENDAHULUAN
Gerbang logika memiliki fungsi yaitu
melakukan pemrosesan dasar yang berguna
dalam memproses input-output berupa
bilangan biner. Gerbang logika beroperasi atau
bekerja berdasarkan sistem bilangan biner,
bilangan biner merupakan jenis bilangan yang
terdiri dari 2 kode angka yaitu “0”dan “1”.
Dalam rangkaian logika kode-kode tersebut Gambar 2.1 Karakteristik Voltage Transfer
diartikan kedalam dua definisi yaitu HIGH &
LOW, yang mana angka 1 diartikan sebagai Dari karakteristik voltage transfer kita bisa
tegangan HIGH dan 0 diartikan sebagai mendapatkan Operating Point dan Noise Margin.
tegangan LOW. Untuk lebih memahami Operating Point adalah nilai tegangan keluaran
bagaimana kode-kode tersebut diterapkan yang dihasilkan oleh gerbang logika yang
dalampersamaan rangkaian logika. teridentifikasi dengan nilai HIGH atau LOW.
Karakteristik statik voltage transfer dari sebuah Tegangan masukkan bergantung pada tegangan
gerbang logika adalah plot dari tegangan keluaran, sehingga pada kasus inveter untuk
keluaran dari gerbang logika VOUT dibanding mendapatkan HIGH operating point yang menjadi
dengan tegangan masukan VIN. Dari karakteristik masukkan adalah tegangan low dan berlaku
voltage transfer kita bisa mendapatkan Operating sebaliknya [1].
Point dan Noise Margin. Operating Point adalah
nilai tegangan keluaran yang dihasilkan oleh
gerbang logika yang teridentifikasi dengan nilai
HIGH atau LOW. Sedangkan Noise Margin dapat
didefinisikan sebagai jumlah tegangan derau efetif
yang dapat ditolerir oleh input tanpa mengubah
nilai output keluaran gerbang logika [1]. Dalam
Gate delay parameter yang diukur adalah High to
Low propagation time yang disebut sebagai tPHL.
Gambar 2.2 Operating Points

1
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA

Selanjutnya ada yang disebut Noise Margin,
yang dapat didefinisikan sebagai jumlah
tegangan derau efetif yang dapat ditolerir oleh
input tanpa mengubah nilai output keluaran
gerbang logika. Nilai noise margin dapat
didapatkan dengan dua nilai tegangan. Tegangan
input yang lebih tinggi dapat disebut VIH, dan
yang lebih rendah adalah VIL. Sehingga didapat
dengan menyertakan tegangan VOH dan VOL [2].
Untuk LOW noise margin dirumuskan
sebagai:
NML = VIL – VOL
untuk HIGH noise margin:
NMH = VIH – VOH
Gambar 2.3 Noise Margin
2.2 GATE DELAY
Suatu delay pasti terdapat dalam setiap
komponen karena ada waktu proses tersendiri,
begitu juga dalam logical gate. Dalam Gate delay
parameter yang diukur adalah High to Low
propagation time yang disebut sebagai tPHL. tPHL
adalah waktu dari level tegangan saat falling input
waveform sampai falling output waveform. Lalu
ada juga yang disebut sebagai tPLH (Low to High
propagation time) yang adalah waktu tegangan
saat rising input waveform hingga rising output
waveform [2].
Gambar 2.4 Definisi Parameter Gate Delay
Dari kedua nilai tersebut kita dapat
mencari worstcase propagation delay yang
didefinisikan :
tPD = maksimum (tPHL, tPLH)
dan dapat juga dicari rata-ratanya yaitu :
tPD(average) = (tPHL + tPLH)/2
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
3. METODOLOGI
Penelitian yang dilakukan pada Praktikum
Modul 1 Parameter Gerbang Logika ini meng-
gunakan beberapa kit praktikum gerbang logika
dan Parameter gerbang logika.Diantaranya ter-
dapat inverter 74LS04 dan inverter CMOS
4007untuk mengetahui karakteristik voltage
transferdan karakteristik margin statis. Dalam per-
cobaan delay propagasi kita menggunakan IC7408
untuk mengetahui nilai delay propagasi.Lalu
dalam percobaan verifikasi fungsi logikaterdapat
IC yang sudah disamarkan, tujuan percobaan ini
untuk mencari tahu sifat IC tersebut dari percobaan
input output. Dalam mendukung percobaan
dibutuhkan projectboard, power supply, osiloskop,
generator sinyal dan beberapa buah jenis kabel
sesuai kebutuhan.Dalam praktikum ini, terbagi
menjadi beberapa percobaan:
3.1 PERCOBAAN 1A : KARAKTERISTIK
TRANSFER DAN KARAKTERISTIK
MARGIN STATIS DARI IC 74LS04.
Langkah percobaannya :
1. Siapkan kit PGL 1A, 1B.
2. Setting generator sinyal frekuensi 1KHz,Vmax
5V, gelombang : segitiga.
3. Output generator sinyal ke In gate.
4. Kanal 1 ke In gate dan kanal 2 ke Out gate.
5. Power supply 5V (Vcc & Gnd).
6. Osiloskop ke X-Y, amati.
7. Ulangi untuk kit yang berbeda.
8. Cari nilai-nilai dan catat.
3.2 PERCOBAAN 1B : MENCARI NILAI NML
DAN NMH
Langkah percobaannya :
1. Siapkan kit PGL 1A, 1B.
2. Gambar ulang pada log book keluaran mode
XY dari percobaan sebelumnya.
3. Tukar posisi osiloskop kanal 1 dengan kanal 2.
4. Dapatkan sinyal keluaran inverter dalam
mode XY.
5. Gambar sinyal secara manual pada bidang
gambar.
6. Cantumkan gambar yang didapat kedalam
laporan.
7. Hitung nilai dan posisi VOL, VOH, VIL,dan
VIH dengan ketelitian 1 desimal.
8. Bandingkan nilai NMH dan NML
yangdidapatkan dari percobaan dengan
yangtertera pada datasheet.
9. Catat hasil percobaan pada BCL.
2
3.3 PERCOBAAN 1C : DELAY PROPAGASI
Langkah percobaannya :
1. Persiapkan kit praktkum ParameterGerbang
Logika Percobaan 1C.
2. Susunlah rangkaian seperti pada gambaryang
diberikan, jangan lupa juga
untukmenghubungkan VCC dan GND IC
kepower supply.
3. Ubah setting trigerring osiloskop
menjadipositive edge.
4. Atur kanal input osiloskop menjadi1V/DIV
dan 0.2 us/DIV.
5. Atur keluaran generator menjadi 600KHzbila
menggunakakan osiloskop 622G dan 300KHz
bila menggunakan GOS 6050. Lalucek
keluaran generator dengan osiloskop.
6. Perbesar hasil hasil yang didapatkan dengan
menekan tombol X1/MAG.
7. Atur posisi vertical sehingga posisi 50%berada
di sumbu X.
8. Amati dan catat hasil keluaran pada osiloskop.
9. Ubah setting trigerring osiloskop menjadi
negative edge dan ulangi langkah yangsama.
10. Dari data yang didapat tentukanlah nilaitPLH
dan tPHL, lalu hitunglah nilai tPDdan
tPD(average) dari IC tersebut.
11. Bandingkan nilai hasil perhitungan dengan
nilai pada datasheet 74LS08.
3.4 PERCOBAAN 1D : VERIFIKASI FUNGSI
LOGIKA
Langkah percobaannya :
1. Persiapkan kit praktikum ParameterGerbang
Logika Percobaan 1C.
2. Gunakan salah satu kanal pada
osiloskopuntuk mengukur output dari IC
gerbanglogika.
3. Untuk memberikan input HIGH gunakanVCC
power suply yang diatur sebesar 5 Vdan untuk
input LOW gunakan ground power supply.
4. Buatlah tabel gerbang logika dengan
memvariasikan kombinasi dari ketiga input,
amatilah output dari setiap kombinasi lalu
catat hasilnya.
5. Jawablah pertanyaan hasil observasi pada
yang diberikan modul.
3.5 PERCOBAAN 1E: RANGKAIAN
KOMBINASIONAL SEDERHANA
Langkah percobaannya :
1. Buatlah persamaan logika Q = A + B dengan
hanya menggunakan operasiNAND atau
NOR saja.
2. Gambarlah rangkaian persamaan logika
Q,lalu rancanglah logika tersebut dengan
hanya menggunakan IC CMOS-7400 saja.
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
3. Verifikasi fungsionalitas gerbang logika
dengan membuat tabel kebenaran, catatdan
bandingkan dengan tabel kebenaranyang
diharapkan.
4. Simpulkan hasil percobaan dan catat
padaBCL.
3.6 PERCOBAAN 1F : GERBANG NOR TTL
Langkah percobaannya :
1. Gunakan kit Parameter Gerbang LogikaNOR
TTL.
2. Hubungkan VCC dan GND power
supplypada IC dan juga multimeter pada
outputIC untuk mengukur tegangan keluaran.
3. Berikan tegangan 0V untuk logika 0 dan 5V
untuk logika 1.
4. Variasikan kombinasi masukan padasetiap
input, dan catatlah keluarannya.5. Simpulkan
hasil percobaan
4. HASIL DAN ANALISIS
4.1 PERCOBAAN 1A
Hasil :
Gambar 4.5 Gelombang Osiloskop IN-OUT ICTTL 74LS04 dan
IC CMOS 4007
Analisis:
IC TTL 74LS04 dan IC CMOS 4007 adalah sebuah
inverter atau rangkaian NOT. Rangkaian NOT ini
bekerja Ketika sinyal masukan diberikan berupa
sinyal LOW, maka output atau keluaran yang
dihasilkan menjadi sinyal HIGH. Begitupun
sebaliknya ketika sinyal masukan berupa sinyal
HIGH, maka output atau keluaran yang dihasilkan
menjadi sinyal LOW.
4.2 PERCOBAAN 1B
Hasil :
Gambar 4.6 Grafik Osiloskop Mode X-Y IC 74LS04dan CMOS-
4007 Hubungan IN-OUT dan OUT-IN
3
Analisis: Analisis :
Logika keluaran high atau 1 adalah jika Voutput
-IC 74LS04
mendekati 5V, sedangkan logikakeluaran LOW
Didapatkan: atau 0 adalah jika nilai jauh dari5V atau tidak
mendekati 5V.
VIL = 1.8 V
VIH = 2.5 V ➢ IC 10
C B A OUT
VOH = 2.8 V
VOL = 1.1 V 0 0 2,9 V
0
Diperoleh: 0 1 2,8 V
0
NML = VIL– VOL = 1.8– 1.1 = 0.7 V 1 0 2,8 V
0
NMH = VOH– VIH = 2.8– 2.5 = 0.3 V 1 1 2,7 V
0
0 0 2,8 V
1
4.3 PERCOBAAN 1C 0 1 2,6 V
1
Hasil : 1 0 2,5 V
1
1 1 0V
1
Tabel 4.2 Tabel Hasil Percobaan IC-10

Analisis :
IC 10 ini adalah termasuk IC jenis TTL 3 input atau3
masukan dengan gerbang NAND. Spesifik IC
nyaadalah IC 74LS10.

Gambar 4.7 Gelombang Input dan OutputPercobaan IC TTL 4.5 PERCOBAAN 1E

74LS08
Hasil :
Analisis:
TPLH = (1 x 200) / 4 = 50 ns
TPHL = (1.2 x 200) / 4 = 60 ns

4.4 PERCOBAAN 1D

Hasil :
➢ IC 11
C B A OUT
0 0 2,5 V
0 Gambar 4.8 Rangkaian Logika NAND-NAND dan NOR-NOR
0 1 2,6 V
0 Analisis :
1 0 2,4 V Dari hasil percobaan di atas, didapatkan sebuah
0
1 1 2,7 V pernyataan yaitu persamaan Q=A+B atau gerbang
0 OR bisa diubah menjadi gerbang NAND-NAND
0 0 2,8 V dan NOR-NOR. Hasil dari persamaan A+B sama
1
0 1 2,4 V dengan output dari IC atau gerbang NAND. Hasil
1 percobaan diatas menyatakan bahwa sebuah
1 0 2,3 V persamaan logika dapat dikonversikan kebentuk
1
1 1 4,9 V Lainnya.
1
Tabel 4.1 Tabel Hasil Percobaan IC-11

4
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
4.6 PERCOBAAN 1F kombinasi beberapa gate dapat ditentukan dengan
memverfikasi fungsinya menggunakan truth table
Hasil :
dan uji coba berbagai kombinasi tegangan pada
A B C OUT
input.
0 0 3,1 V
0
0 0 0V
1 DAFTAR PUSTAKA
1 0 0V [1] Rizaldy Utomo, MODUL 1 – PARAMETER
0
GERBANG LOGIKA, Sekolah Teknik
1 0 0V Elektro dan Informatika ITB, Bandung, 2015.
1
0 1 0V [2] Mervin T. Hutabarat, Petunjuk Praktikum Sistem
0
Digital dan Mikroprosesor, Laboratorium Dasar
0 1 0V Teknik Elektro, Bandung, 2015.
1
1 1 0V [3] Latifa,Ulinnuha, Buku Petunjuk Praktikum
0 Sistem Digital, Universitas Singaperbangsa
1 1 0V Karawang, Karawang, 2021
1

Tabel 4.3 Hasil Percobaan Rangkaian NOR TTL

Analisis :
Pada percobaan ini menggunakan 3 masukan NOR
berbasis TTL. Gerbang NOR adalah sebuah
gerbang OR yang di NOT kan atau di invers
sehingga membentuk gerbang NOR atau NOT OR.
Jika melihat table kebenaran di atas output akan
bernilai 1 apabila input bernilai 0 semua.

5. KESIMPULAN
Gerbang logika memiliki karakteristiknya sendiri.
Sehingga untuk pemakaian sesuai dengan
kebutuhan gerbangnya. Karakteristik gerbang
logika voltage transfer yaitu semakin besar sumber
tegangan yang diberikan maka semakin kecil pula
tegangan yang dihasilkan. Dapat disimpulkan juga
bahwa fungsi pada sebuah gate pada kombinasi
beberapa gate dapat ditentukan dengan
memverfikasi fungsinya menggunakan tabel
kebenaran dan uji coba berbagai kombinasi
tegangan pada input. Selain itu, untuk hasil nilai
yang didapatkan dari percobaan tidak selalu sama
dengan datasheet, akan ada nilai berbeda pada
setiap percobaan. Akan tetapi, nilai yang
didapatkan tidak boleh terlalu jauh perbedaannya
dari datasheet. Dari semua percobaan yang telah
dilakukan dalam modul Parameter Gerbang
Logika ini dapat diambil garis besar bahwa dalam
kondisi real setiap gate memiliki karakteristik
tersendiri yang membatasi kemungkinan tertentu
sehingga dalam pengunaannya kita harus
memikirkan aspek seperti Noise margin dan delay
propagation agar nilai logika masih dalam rentang
logika 1 (HIGH) dan 0 (LOW). Dapat disimpulkan
juga bahwa fungsipada sebuah gate pada

5
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA