MODUL 1 PARAMETER GERBANG LOGIKA

Alarik Unggul Yudhatama Sukadis (13221036)

Asisten: Reynaldo Averill A.P (13219071)
Tanggal Percobaan: 20/09/2022
EL2102-Praktikum Sistem Digital
Laboratorium Dasar Teknik Elektro - Sekolah Teknik Elektro dan Informatika ITB

Abstrak 6. Percobaan 6 : Gerbang Logika NOR TTL

Pada praktikum ini pratikan akan melakukan percobaan
2. STUDI PUSTAKA
terkait parameter dari gerbang lagika (logic gate) dimana
praktikan akan melakukan percobaan mengenai Batasan-
2.1 VOLTAGE TRANSFER
batasan yang dimiliki oleh suatu gerbang logika serta
bagaimana cara gerbang lagika itu bekerja. Hasil dari Voltage transfer dari sebuah gerbang logika
melakukan praktikum ini adalah praktikan bisa memiliki karakteristik yang menampilkan plot
menggunakan Integrated Curcuit (IC) yang berisikan gerbang dari tegangan output (VOUT) dibandingkan dengan
logika dan mengetahui Batasan-batasannya. tegangan input (VIN). Dari pengertian tersebut
didapatkan hubungan fungsi dari keduanya VOUT
Kata kunci: Gerbang Logika, Parameter, Integrated
= f(VIN). Contoh dari grafik plot yang dihasilkan
Circuit.
oleh keduanya adalah sebgai berikut:
1. PENDAHULUAN
Pada praktikum kali ini praktikan akan
melakukan percobaan terkait gerbang logika dan
Batasan-batasannya atau bisa disebut parameter
gerbang logika. Setiap percobaan modul ini akan
menguji parameter dari gerbang logika yang akan
digunakan dan praktikan akan mendata apa saja
parameter tersebut. Tujuan dari melakukan
praktikum ini adalah:
1. Mengenal dan memahami beberapa
karakteristik dari gerbang logika,
diantaranya voltage transfer, noise margin,
dan propagation delay.
2. Mengenal dan memahami parameter dari
gerbang logika yaitu operating point yang
merepresentasikan range logika HIGH dan
LOW. Gambar 2-1 Grafik Voltage Transfer

3. Dapat membuat rangkaian kombinasional 2.2 OPERATING POINT

sederhana menggunakan IC logika CMOS.
Operating point merupakan salah satu nilai yang
Terdapat beberapa percobaan yang akan bisa diapatkan melalui karakteristik voltage
dilakukan pada praktikum kali ini yaitu : transfer. Operating point merupakan nilai yang
1. Percobaan 1 : Voltage Trabsfer dikeluarkan oleh sebuah gerbang logika yang
Characteristic dan Noise Margins dari IC dimana nilai tersebut bisa dianggap sebagai 2 nilai
74LS04 antara bernilai HIGH atau LOW. Contohnya bila
menggunakan inverter nilai yang dihasilkan
2. Percobaan 2 : Mencari Nilai NML dan
bergantung dengan VIN sehingga untuk
NMH
mengeluarkan nilai LOW operating point sebagai
3. Percobaan 3 : Delay Propagasi output dari inverter diharuskan memasukkan nilai
HIGH operating point sebagai input dari inverter,
4. Percobaan 4 : Verifikasi Fungsi Logika
dan begitu juga sebaliknya. Grafik berikut akan
5. Percobaan 5 : Rangkaian Kombinasional menampilkan bnagaimana seharusnya nilai
Sederhana operating point yang diharapkan:

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 1

 2.4 GATE DELAY
Dalam gate delay terdapat dua parameter penting
yaitu high to low propagation time (tPHL) dan low
to high propagation time (tPLH). Kedua nilai
tersebut bisa didapatkan dengan melihat nilai 50%
dari tegangan maksimal dari grafik VIN dan VOUT.
Namun ketika ada kasus dimana bentuk
gelombang output mirip/sama dengan
gelombang input, tPHL bisa diapatkan dengan
melihat waktu ketika falling input waveform hingga
falling output wavefrom. Sedangkan tPLH didapatkan
ketika rising input waveform hingga rising output
waveform. Dari kedua parameter tersebut bisa
didapatkan nilai worst case propagation delay
dengan rumus tPD = maximum(tPHL,tPLH).
Kemudian kita juga bisa mendapatkan nilai rata-
Gambar 2-2 Operating Point rata dari tPHL dan tPLH yang disebut dengan
tPD(average) yang bisa dibuat persamaan seperti,
2.3 NOISE MARGINS tPD(average) = (tPHL +tPLH)/2.
Noise margins juga merupakan nilai yang bisa
didapatkan dari karakteristik voltage transfer.
Noise adalah tegangan efektif dari satu atau lebih
input yang dijumlahkan atau dikurangi terhadap
tegangan normal, dan tegangan normal
merupakan nilai tegangan titik operasi yang stabil.
Sedangkan noise margins adalah jumlah dari
tegangan noise efektif yang bisa ditoleransi oleh
input tanpa mengubah nilai output dari gerbang
logika. Untuk bisa mendapatkan nilai noise
margins diperlukan dua nilai tegangan yang
diapatkan dari grafik karaktersitik voltage transfer
yaitu dua tegangan input yang memiliki gradien =
-1. Tegangan yang diamati lebih rendah dari Gambar 2-6 Grafik Gate delay
kedua tegangan tersebut disebut V input LOW
(VIL) dan yang lebih tinggi disebut V input HIGH
(VIH). Sedangkan perpotongan antara kedua 2.5 IC 74LS04
tegangan dititik yang paling tinggi disebut V
Berikut adalah data dan gambar dari IC 74LS04:
output HIGH (VOH) dan di titik yang paling
rendah disebut V output LOW (VOL). Dari kedua
nilai tersebut dapat dihitung nilai static voltage
noise margin dari logic gate tersebut. Untuk
mendapatkan nilai LOW noise margin bisa
menggunakan rumus, NML = VIL-VOL. Sedangkan
untuk mendapatkan nilai HIGH noise margin bisa
menggunakan rumus NMH = VOH-VIH.

Gambar 2-7 Ilustrasi IC 74LS04

Gambar 2-3 Grafik Noise Margins

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 2

 (V) (V) (V) (V) (ns) (ns)
VIH VIL VOH VOL tPHL tPLH
(V) (V) (V) (V) (ns) (ns)
0.35-
2.0 0.8 2.7-3.4 3-15 3-15
0.5
2.0 0.8 2.7 0.4 9-15 10-15
Tabel 2-3 Datasheet IC 74LS00
Tabel 2-1 Datasheet IC 74LS04

2.8 IC 74LS02
2.6 IC CMOS 4007
Berikut adalah data dan gambar dari IC 74LS02:
Berikut adalah data dan gambar dari IC 4007:

Gambar 2-10 Ilustrasi IC 74LS02

Gambar 2-8 Ilustrasi IC CMOS 4007

VIH VIL VOH VOL tPHL tPLH

VIH VIL VOH VOL tPHL tPLH (V) (V) (V) (V) (ns) (ns)
(V) (V) (V) (V) (ns) (ns)
0.35-
4.0 1.0 4.95 0.05 35-75 50-100 2.0 0.8 2.7-3.4 13 18
0.5

Tabel 2-2 Datasheet IC CMOS 4007 Tabel 2-4 Datasheet IC 74LS02

2.7 IC 74LS00 3. METODOLOGI

Berikut adalah data dan gambar dari IC 74LS00: Pada praktikum kali ini praktikan akan
menggunakan alat dan bahan sebagai berikut:
1. Kit praktikum Gerbang Logika NOR TTL
dan Parameter Gerbang Logika.
2. Project board (1 buah)
3. Power Supply, Osiloskop, dan Generator
Sinyal
4. Komponen IC gerbang logika 7400
5. Osiloskop dan Geneator Sinyal
6. Kabel Jumper secukupnya
Gambar 2-9 Ilustrasi IC 74LS00
7. Kabel BNC-BNC (1 buah)
8. Kabek BNC-Probe Kait / BNC-Jepit Buaya
VIH VIL VOH VOL tPHL tPLH / BNC-Banana (2 buah)

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 3

 9. Kabel Banana-Banana / Banana-Jepit
Buaya merah dan hitam (2 buah)
Kemudian terdapat beberapa percobaan yang
Catatlah hasil percobaan dan catatlah pada
akan dilakukan oleh praktikan pada praktikum
kali ini diantaranya:
BCL.
Percobaan 1 : Voltage Transfer Characteristic dan
Noise Margins dari IC 74LS04
Percobaan 2 : Mencari Nilai NML dan NMH

Gambar 3-1 Rangkaian Percobaan 1

Siapkan Osiloskop, Generator Sinyal,
Power Supply DC dan Kabel yang
dibutuhkan.
Gambar 3-2 Rangkaian Percobaan 2
Siapkan Osiloskop, Generator Sinyal,
Power Supply DC dan Kabel yang
dibutuhkan.

Setting output generator sinyal dengan

frekuensi max 1 KHz dan Vpeak 5 volt dan Tukarlah posisi probe yang digunakan
VMin 0 volt. pada percobaan 1 (CH1 ke output logic
gate, dan CH2 ke input IC) dan setting
osiloskop pada mode X-Y

Sambungkan output generator sinyal ke

input logic gate, channel 1 (CH1)
osiloskop ke input logic gate, dan channel Amati output yang dihasilkan dan
2 (CH 2) ke output logic gate. gambarkan sinyal yang dihasilkan.

Setting power supply menjadi tegangan 5 Siapkan Osiloskop, Generator Sinyal,

volt dan sambungkan dengan VCC dan Power Supply DC dan Kabel yang
GND. dibutuhkan.

Buatlah rangkaian seperti gamabr 3-1dan Hitunglah nilai dan posisi VOL, VOH, VIL,
setting osiloskop pada mode X-Y, dan dan VIH. Kemudian carilah nilai NML dan
amati output dari osiloskop. NMH dari nilai yang baru saya didapatkan.

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 4


Ulangilah percobaan ini untuk inverter
CMOS 4007 dan catatlah hasil percobaan
pada BCL.
Percobaan 3 : Delay Propagasi
Gambar 3-3 Rangkaian Percobaan 3
Siapkan Osiloskop, Generator Sinyal,
Power Supply DC dan Kabel yang
dibutuhkan.
Buatlah rangkaian seperti gambar 3-3 dan
sambungkan power supply dengan Vcc
dan GND.
Gantilah setting triggering menggunakan
tombol slope menjadi positive edge. Lalu
setting setiap kanal input menjadi 1
V/DIV dan sambungkan ground CH1 dan
CH 2 ke setting TIME/DIV ke posisi
terendah osiloskop yaitu 0.2 us.
Setting generator sinyal sesuai generator
sinyal yang digunakan (622G = 600 KHz,
GOS 6050 = 300 KHz).
Tampilkan output kedua channel sehingga
bentuk pulsa pada saat naik di CH1 dan
CH2 bisa diamati seluruhnya.
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB
Perbesar hasil yang ditampilkan agar
lebih jelas terlihat. Aturlah posisi vertical
kedua sinyal sehingga posisi 50% berada
di sumbu X. Gambarkan hasil yang
diamati.
Ubah setting triggering menjadi negative
edge dan ulangi langkah-langkah
sebelumnya.
Gunakan nilai tPLH dan tPHL yang dida
patkan untuk mencari tPD dan tPD(averaga
). Bacalah data sheet dan bandingkan
tPD dan tPD(average) dari hasil percobaan
dengan yang ada pada datasheet. Catatlah
pada BCL.
Percobaan 4 : Verifikasi Fungsi Logika
Gambar 3-4 Rangkaian Percobaan 4
Siapkan Osiloskop, Generator Sinyal,
Power Supply DC dan Kabel yang
dibutuhkan.
Gunakan salah satu channel osiloskop
untuk mengukur Voltage output dari logic
gate yang akan diukur serta voltmeter
pada pin output.
5
 Buatlah table logika dari gerbang yang Catatlah hasil pengamatan dan percobaan
dipakai dengan memvariasikan ketiga pada BCL.
masukan logic gate menggunakan
tegangan dari power supply.
Percobaan 6 : Gerbang Logika NOR TTL

Siapkan Osiloskop, Generator Sinyal,

Power Supply DC dan Kabel yang
Untuk logika High gunakan Vcc power s dibutuhkan.
upply yang diset bernilai 5V, sedangka
n untuk logika LOW gunakan ground
power supply.

Hubungkan VCC dan GND ke power

supply 5 volt dan hubungkan multimeter
pada terminal out untuk mengukur
Catatlah hasil pengamatan dan percobaan tegangan.
pada BCL.

Percobaan 5 : Rangkaian Kombinasional

Sederhana Baruikan input IN A, IN B, dan IN C
logika 0 (v = 0 volt), baca tegangan pada
Siapkan Osiloskop, Generator Sinyal, OUT.
Power Supply DC dan Kabel yang
dibutuhkan.

Ubahlah salah satu nilai input menjadi

logika 1 (v = 5 volt) dan baca tegangan
Buatlah persamaan logika : Q = A + B, pada OUT.
menjadi persamaan yang hanya memuat
operasi NAND atau NOR saja.

Ubah dua nilai output menjadi logika 1 (v

= 5 volt) dan baca tegangan pada OUT.
Rancang dan gambarkan rangkaiannya
dan buatlah rangkaiannya dari IC CMOS
7400 yang ada.
Ubah semua nilai output menjadi logika 1
(v = 5 volt) dan baca tegangan pada OUT.

Verifikasi fungsionalitas rangkaian yang

dibuat dengan memberikan beberapa
kombinasi input yang mungkin dan
Catatlah hasil pengamatan dan percobaan
bandingkan dengan truth table yang
pada BCL.
sudah dibuat.

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 6

4. HASIL DAN ANALISIS 4.2 PERCOBAAN 2 : MENCARI NILAI NML
DAN NMH
4.1 VOLTAGE TRANSFER
CHARACTERISTIC DAN NOISE
MARGINS DARI IC 74LS04

Gambar 4-2 Grafik Percobaan 2

Pada percobaan kali ini juga praktikan masih
Gambar 4-1 Grafik Percobaan 1
mengalami kendala sehingga tidak bisa
mendapatkan data dari VIL, VIH, VOL, dan VOH yang
Berdasarkan hasil percobaan yang telah dilakukan, dikarenakan kerusakan pada kit yang digunakan
hasil yang didpatkan tidak sesuai dengan apa pada percobaan ini. Sama seperti percobaan
yang diharapkan dikarenakan kerusakan oleh kit sebelumnya, output yang diterima hanyalah
dari percobaan ini sehingga output yang sebatas noise yang didapatkan pada CH1
dikeluarkan hanya berbentuk noise saja dan tidak osiloskop yang terhubung dengan output IC.
menampilkan tegangan. Namun hasil yang Grafik yang diharapkan muncul pada osiloskop
haarapkan adalah muncul nilai tegangan input adalah terdapat 2 gelombang yang saling
dan tegangan output yang berlawanan berpotongan (berbentuk angka 8 atau lambang
dikarenakan IC yang digunakan merupakan IC infinity) sehingga dapat dihitung nilai dari V IL, VIH,
inverter yang terdiri dari gerbang NOT yang VOL, dan VOH yang nantinya akan digunakan
membalikkan nilai dari inputnya sehingga grafik untuk perhitungan NML dan NMH. Idealnya hasil
yang diharapkan tampil pada osiloskop adalah yang didapatkan pada percobaan kali ini adalah:
pada VCH1 yang berufungsi sebagai VInput akan
memiliki nilai yang berkebalikan dengan VCH2 VIH VIL VOH VOL
yang berfungsi sebagai VOutput. IC NMH NML
(V) (V) (V) (V)

74LS04 2.0 0.8 2.7 0.5 0.7 0.3

CMOS
4.0 1.0 4.95 0.05 0.95 0.95
4007

Sehingga berdasarkan data yang diapatkan dari

tabel diatas dapat disimpulkan bahwa IC CMOS
4007 lebih tahan terhadap noise/gangguan
dibandingkan dengan IC 74LS04, karena nilai dari
noise margin yang didapatkan lebih besar IC
CMOS 4007 dibandingkan IC 74LS04.

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 7

4.3 PERCOBAAN 3 : DELAY PROPAGASI
0 0 1 0 -

0 1 0 0 -

0 1 1 0 -

1 0 0 0 0.12

1 0 1 0 0.12

1 1 0 0 0.12

1 1 1 1 2.33
Gambar 4-3 Grafik Percobaan 3
Tabel 4-3 Data Output IC 74LS08
Hasil yang didapatkan pada percobaan ini cukup
tPHL tPLH tPD tPD(average)
Triggering akurat, walaupun praktikan tiidak sempat
(ns) (ns) (ns) (ns)
mencoba seluruh variasi dari inputnya. Namun
Positive hasil yang didapatkan bisa cukup
15 15 15 15 merepresentasikan terhadap IC apa yang
edge
digunakan karena IC 74LS08 merupakan IC yang
Negative menggunakan gerbang logika berbasis AND
35 25 35 30 sehingga output yang diberikan akan bernilai 1
edge
ketika seluruh nilai dari inputnya 1, dan dapat
Tabel 4-2 Data Gate Delay dilihat dari tabel 4-3 bahwa percobaan tersebut
telah membuktikan bahwa IC 74LS08 memang
Pada percobaan ini kami mendapatkan hasil delay
benar memiliki gerbang logika AND. Sehingga
dari IC yang di uji coba dan mendapatkan grafik
ketika masih memiliki input 0 maka akan
seperti gambar 4-3 dan berdasarkan perhitungan
menghasilkan output 0 dan ketika semuan
kami mendapatkan nilai dari tPHL, tPLH, tPD, dan
inputnya bernilai 1 maka baru akan
tPD(average) pada tabel 4-2. Jika dibandingkan
mengembalikan nilai 1 pada outputnya.
dengan nilai pada datasheet dari IC 74LS08 nilai
yang didapatkan dari percobaan pada positive 4.5 PERCOBAAN 5 : RANGKAIAN
edge masih termasuk dalam range nilai tPHL dan KOMBINASIONAL SEDERHANA
tPLH dari datasheet IC tersebut. Namun, Ketika
ditukar pada mode negative edge nilainya lebih P1 P2 F
besar dibandingkan dengan nilai referensi dari
datasheet IC tersebut. Gambar grafik untuk 0 0 1
negative edge belum sempat digambarkan di BCL.
0 1 1
4.4 PERCOBAAN 4 : VERIFIKASI FUNGSI
1 0 1
LOGIKA
1 1 0

Tabel 4-4 Data Truth Table IC 74LS00

P1 P2 F

0 0 1
Gambar 4-4 Grafik Percobaan 4
0 1 0

1 0 0
P1 P2 P3 f VOUT
1 1 0
0 0 0 0 0.12
Tabel 4-5 Data Truth Table IC 74LS02

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 8

Berdasarkan hasil percobaan ini didapatkan tanpa menghiraukan waktu delay dari
kesimpulan bahwa IC 74LS00 marupakan IC yang logic gate itu sendiri.
menggunakan gerbang logika NAND sedangkan
3. Operating point merupakan nilai
IC 74LS02 menggunakan gerbang logika NOR.
tegangan dimana nilai tersebut
Jika kita bandingkan dengan datasheet maka
didapatkan dari hasil tegangan output
didapatkan bahwa kesimpulan tersebut benar dan
dari gerbang logika dan bisa
hasil dari eksperimen ini sesuai dengan yang
diidentifikasi sebagai nilai LOW atau
diharapkan.
HIGH tergantung tegangan yang
dikeluarkan.
4.6 PERCOBAAN 6 : GERBANG LOGIKA
NOR TTL 4. Noise margins adalah tegangan efektif
dari satu atau lebih input dari gerbnag
VOUT
P1 P2 P3 F logika yang dapat didapatkan nilainya
(V)
dari melihat perbandingannya dengan
0 0 0 1 8 tegangan titik operasi. Semakin besar nilai
dari noise margins maka semakin tahan
0 0 1 0 0.38 pula gerbang logika tersebut terhadap
noise/gangguan.
0 1 0 0 - 5. Gate Delay adalah waktu yang
didapatkan dari selang waktu perubahan
0 1 1 0 -
nilai tegangan output dari perubahan atau
masuknya nilai tegangan input.
1 0 0 0 -
6. Dari seluruh gerbang logika yang ada
1 0 1 0 0.48 (AND, OR, NOT) dapat disederhanakan
hanya dengan menggunakan 2 gerbang
1 1 0 0 0.4 logika saja yaitu NAND dan NOR.
1 1 1 0 - DAFTAR PUSTAKA
[1] Petunjuk Praktikum Rangkaian Elektrik,
Tabel 4-5 Data Truth Table IC 74LS02
Hutabarat, Mervin T & Muhammad Amin
Pada percobaan ini praktikan belum sempat S., 2022
mencoba seluruh variasi dari inputnya sehingga [2] http://ldte.stei.itb.ac.id, 21 September
hanya beberapa nilai yang sempat didapatkan 2022, 19.03
outputnya. Namun berdasarkan nilai tersebut [3] https://www.alldatasheet.com/view.jsp?
sudah cukup merepresentasikan IC yang Searchword=LM324&gclid=Cj0KCQjw7K
digunakan pada percobaan kali ini, Karena disini qZBhCBARIsAI-
diminta untuk pembuktian apakah gerbang logika fTKI6TU7NIF7BLE0aCPzJa1NOcK5-
yang kita gunakan merupakan gerbang NOR atau Jz2b5NWN0C-V_LWVHQHUGs-
bukan, dan berdasarkan hasil percobaan sudah bl0caAgKREALw_wcB, 20 September
cukup terbukti bahwa gerbang tersebut 2022, 20.34
merupakan IC yang menggunakan gerbang NOR.

5. KESIMPULAN
Berdasarkan hasil percobaan yang telah dilakukan
oleh praktikan dapat ditarik beberapa kesimpulan,
diantaranya:
1. Praktikum yang dilakukan telah
membuktikan bahwa terdapat tiga
parameter yang ada pada sebuah gerbang
logika, yaitu voltage transfer, Noise
margins dan Propagation delay.
2. Voltage transfer merupakan nilai yang
dihasilkan oleh output ketika sudah
memproses nilai yang diberikan oleh
input dan untuk setiap gerbang logika
memiliki karakteristiknya masing-masing
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 9