MODUL 1

PARAMETER GERBANG LOGIKA

Miftahul Donny Sanjaya (119130144)
Asisten : Rifki Yafi (13117049)
Tanggal Percobaan : 06/11/2020
EL2104_E-3_Praktikum_Sistem_Digital
Laboratorium Teknik Elektro
Institut Teknologi Sumatera

Abstrak—Dalam latihan dengan modul berjudul
"Parameter Logic Gate", praktikan dikenalkan dengan
berbagai fitur yang ada pada gerbang logika. Menurut
panduan, percobaan pertama adalah prakti kan mencari
karakteristik transfer tegangan dan toleransi noise pada
IC 74LS04 dan CMOS 4007. Karakteristiknya dapat
dilihat melalui kopling DC pada osiloskop. Masih
menggunakan IC yang sama, praktikan akan mencari
nilai NML dan NMH serta menyertakan gambar yang
telah diformat di buku catatan praktikum. Bereksperimen
dengan penundaan perambatan IC 7408 dan lihat sisi
positif dan negatifnya. Kemudian, berdasarkan konten
yang dipelajari di kelas, praktikan memverifikasi fungsi
logis dan melakukan pengamatan, serta melakukan
urutan kombinasi sederhana untuk membuktikan teori
logika yang dipelajari.
Kata Kunci— Gerbang logika, karakteristi IC, transfer
tegangan, toleransi noise, penundaan perambatan.
I. PENDAHULUAN
diterapkan dalam rangkaian maka dalam modul ini dilakukan
berbagai percobaan.
Percobaan pertama yaitu mengenal dan memahami beberapa
karakteristik dari gerbang logika seperti voltage transfer, noise
margin serta propagation delay.
Selanjutnya dilakukan percobaan verifikasi fungsi logika untuk
memahami parameter dari gerbanglogika yaitu operating point
yg mempunyai range logika HIGH dan LOW dan dibandingkan
hasilnya dengan tabel logika membuktikan kebenaran nilai
logika jika dikombinasikan dengan berbagai fungsi.
Adapun tujuan dari percobaan modul 1 ini ialah :
1. Mengenal dan memahami beberapa karakteristik dari
gerbang logika diantaranya voltage transfer, noise
margin,dan propagation delay.
2. Mengenal dan memahami parameter dari gerbang
logika yaitu operating point yang merepresentasikan
range logika HIGH dan LOW.
3. Dapat membuat rangkaian kombinasional sederhana
menggunakan IC logika CMOS.

Praktikum ini memberikan praktikan gambaran dan

pemahamam akan beberapa karakteristik dari persamaan
II. LANDASAN TEORI
logika. Pada dasarnya persamaan logika memilki dua nilai yaitu
1 dan 0 atau benar dan salah. Jika didefinisikan dalam rangkaian KARAKTERISTIK VOLTAGE TRANSFER
logika maka 1 menunjukan tegangan HIGH dan 0 menunjukan Karakteristik static voltage transfer dari gerbang sebuah logika
tegangan LOW. Untuk memperdalam pemahaman bagaimana adalah plot dari tegangan keluaran gerbang logika Vout
persamaan logika diterapkan dalam rangkaian maka dalam dubandingkan dengan tegangan masukan gerbang logika Vin.
modul ini dilakukan berbagai percobaan. Secara matematis kita bisa mendekskripsikan karakteristik
Percobaan pertama yaitu mengenal dan memahami beberapa voltage transfer sebagai Vout = f(Vin).istilah statik disini
karakteristik dari gerbang logika seperti voltage transfer, noise karena kita tidak memperhitungkan faktor waktu yang
margin serta propagation delay. diantarannya adalah waktu tunda pada gerbang logika.
Selanjutnya dilakukan percobaan verifikasi fungsi logika untuk
memahami parameter dari gerbanglogika yaitu operating point
Gambar 1(a) memperlihatkan static voltage transfer
yg mempunyai range logika HIGH dan LOW dan dibandingkan dari gerbang inverter dengan tegangan catu daya
hasilnya dengan tabel logika. Praktikum ini memberikan sebesar Vcc = 5 V.
praktikan gambaran dan pemahamam akan beberapa
karakteristik dari persamaan logika. Pada dasarnya persamaan
logika memilki dua nilai yaitu 1 dan 0 atau benar dan salah. Jika
didefinisikan dalam rangkaian logika maka 1 menunjukan
tegangan HIGH dan 0 menunjukan tegangan LOW. Untuk
memperdalam pemahaman bagaimana persamaan logika

Gambar 1 Karakteristik Voltage Transfer dan Operating point
Dari Krakteristik voltage transfer kita bisa mendapatkan
beberapa hal, yang pertama adalah operating point. Operating
point merupakan nilai tegangan keluaran yang dihasilkan
gerbang logikayang bisa diidentifikasi sebagai keluaran bernilai
LOW dan bernilai HIGH.
Karena tegangan keluaran bergantungpada tegangan masukan
makauntuk mendapatkan nilai HIGH operating poin secara utuh
keluaran inverter, nilai LOW operating poin harus menjadi
masukan inverter dan begitu pula sebaliknya sehingga
dibutuhkan konfigurasi umpan balik atau yang menyerupai.
Kemudian yang kedua adalah kita bisa mendapatkan nilai noise
margin. Noise/derau didefinisikan sebagai tegangan efektif
dari satu lebih masukan gerbang logika yang ditambahkan atau
dikurangi terhadap tegangan normal.Tegangan normal adalah
tegangan titik operasi yang stabil.
Noise margin didefinisikan sebagai jumlah tegangan derau
efektif yang bisa ditoleransi oleh input tanpa mengubah nilai
keluaran gerbang logika.
Gambar 2 Noise margin karakteristik transfer voltage gerbang
logika.
Untuk mendapatkan nilai noise margin, kita memerlukan dua
nilai tegangan yang didapatkan dari grafik karakteristik transfer
yaitu dua tegangan input yang memiliki gradient = -1 seperti
yang ditandai pada gambar 1. Tegangan yang lebih rendah dari
kedua tegangan ini disebut V input LOW yang dituliskan Vil
dan yang lebih tinggi disebut V input HIGH yang dituliskan
VIH.Kedua tegangan ini merupakan tegangan perkiraan yang
dianggap sebagai tegangan batas yang masih dikenali sebagai
jenis masukann logika HIGH dan LOW.
Dengan menggunakan tegangan ini beserta tegangan VOH dan
VOL kita bisa mendapatkan static voltage noise margin untuk
gerbang logika.untuk LOW noise margin dirumuskan :
NML = VIL – VOL
Sedangkan HIGH noise margin dirumuskan :
NMH = VOH – VIH
Dari semua hal diatas, kita akan bisa menyimpulkan apakah
yang disebut dengan nilai logika LOW dan logika HIGH baik
untuk masukan maupun keluaran.
GATE DELAY
Dalam penjelasan berikut akan dibahas dua parameter gate
delay yang penting.Untuk mendefinisikan parameter ini,kita
akan memnggunakan inverter sebgaai contoh.Kita akan
mengansumsikan sebuah pulsa diberikan kepada masukan
inverter VIN seperti pada gambar diatas.Respon terhadap pulsa
ini pada keluaran inverter adala Vout yang bisa dilihat pula pada
gambar diatas,
Dua parameter yang akan dijelaskan tersebut dinamakan high
to low propagation time(Tphl) dan low to high propogation
time(Tplh),Pengukuran kedua parameter ini dilakukan pada
posisi 50% tegangan maksimal dari bentuk gelombang Vin
dan Vout seperti yang terlihat pada gambar 3.
Gambar 3 Parameter gateway
Pada kasus rangkaian dimana bentuk gelombang keluaran sama
dengan gelombang masukan Tphl adalah waktu yang diukur
dari level tegangan ini ketika falling input Wavefrom hingga
falling output Wavefrom, sedangkan Tplh Ddiukur dari level
tegangan inni ketika rising input wavefrom hingga rising output
wavefrom. Perhatikan bahwa subscript pada parameter ini
mencerminkan arah perubahan tegangan dari sinyal
keluaran.Sebagai tambahan kita akan mendefinisikan
parameter kedua yaitu worst case propagation delay yang
dirumuskan :
tPD = maximum ( tPLH,tPHL)
Patut diperhatikan bahwa tingkat 50% yang kita gunakan disini
bukan sesuatu yang umum dalam pengukuran delay.Untuk Tpd
(average) kita akkan merumuskannyasebagai nilai rata rata dari
Tplhl dan Tplh yang dirumuskan :
Tpd(Average) kita kan merumuskannya sebagai nilai rata rata
dari Tphl dan Tplh yang dirumuskan :
tPD(average) = (tPLH+tPHL)/2
Kinerja dinamik dari jenis rangkaian logika ditentukan oleh
waktu tunda propagasi dari inverter dasarnya.
tPLH adalah waktu tunda propagasi dari masukan logika rendah
ke keluaran logika tinggi.
tPHL adalah waktu tunda propagasi dari masukan logika tinggi
ke keluaran logika rendah.
tp ≡ ½ (tPLH + tPHL)
Makin pendek waktu tunda propagasi, makin tinggi kecepatan
operasi jenis rangkaian logika.
Power Dissipation
Ada dua macam disipasi daya.
Disipasi daya statik didefinisikan sebagai daya yang Power Osilosko
didisipasikan oleh gerbang jika tidak ada proses perubahan supply pke X-Y,
Siapkan 5V -> amati
(switching). Disipasi daya ini disebabkan oleh adanya
Kit PGL VCC &
hubungan pada rangkaian gerbang ke catu daya dan ground 1A, 1B
pada saat keluaran tinggi atau rendah. GND
Disipasi daya dinamik didefinisikan sebagai daya yang
didisipasikan oleh gerbang jika ada proses perubahan. Hal ini Ulangi
terjadi karena transistor beroperasi dari catu daya VDD dan Generator Sinyal, untuk kit
mengisi kapasitor beban. frekuensi 1KHz, berbeda
f = frekuensi VMax 5V, Gel. Kanal 2
Persamaan di atas dturunkan dengan asumsi bahwa keluaran Segitiga ke OUT
Gate
rendah = 0 V dan keluaran tinggi = VDD
Cari
nilai-nilai
Output Kanal dan catat
1 ke
Sinyal ke IN
IN Gate Gate

Gambar 4 Definisi dari waktu tunda propagasi dan waktu

perubahan (switching times) dari sebuah inverter Delay Propagasi

III. METODOLOGI Atur

sumbu tasikan
ditengah
Alat dan Bahan Kit
Praktikum
1. Kit praktikum Gerbang Logika NOR TTL dan Parameter PGL 1C Ulangi
Gerbang Logika Sinyal Kotak, dengan
2. 1 buah project board frekuensi negative
3. Power Supply Powersupply - 300KHz slope
4. Komponen IC gerbang logika 7400 > GCC & GND
5. Osiloskop dan Generator Sinyal
Cari nilai-
6. Kabel jumper secukupnya
Triggering, Kanal IN nilai,
7. 1 buah Kabel BNC-BNC, 2 buah kabel BNC-Probe Kait /
Slope, 1v/DV, andingk
BNC-Jepit Buaya / BNC-Banana Postive an
8. 2 buah kabel Banana-Banana / Banana-Jepit Buaya merah Edge V 0.2 us
dan hitam.

Langkah Kerja

Karakteristik Voltage Transfer

 Dari kedua data diatas dapat dicari rata-ratanya yang disebut
Rangkaian Kombinasional Sederhana tPD
Persamaan
Logika Q = tPLH = 2 x 500 nS
A+B
= 1000 nS

Semua NAND,
supaya bisa Catat
tPd = Max (tPHL, tPLH)
jd OR = 15 nS

Rancang IC tPD(average) = (tPLH + tPHL) /2

CMOS 7400 pd Verifikasi
project board tPD(average) = (7500 + 1000) / 2
tPD(average) = 106 ns

IV. HASIL DAN ANALISIS

Percobaan 4
Percobaan 1 dan 2
Q=A+B
Dengan menggunakan Inverter IC 74LS04 kami mendapat Tabel 3.1 . Percobaan 4
operating point dan Noise margin dari nilai nilai saat A B Q
diamati dengan osiloskopdengan mode X-Y. Dengan 0 0 1
konfigurasi CH1 : 2V, CH2: 5V didapat nilai nilai berikut 0 1 1
Tabel 1. Percobaan 1 dan 2 1 0 1
Tegangan Besar (mV) 1 1 1
VOH 1,8
VOL 0,2
VIH 7
VIL 6
Perhitungan :
VIL = 6 x 1 V = 6 V
VOL = 0.2 x 1 V = 0,2 V
VIH = 7 x 1 V = 7 V
VOH = 1,8 x 1 V = 1,8 V
Untuk mendapatkan nilai Noise Margin maka dari data Gambar 6.1 . Percobaan 4
pada table diatas diolah
Tabel 3.2 . Percobaan 4
NML = VIL – VOL A B A.A B.B A.A . B.B
= 6 V – 0,2 V 0 0 1 1 0
= 5,8 V 0 1 1 0 1
1 0 0 1 1
NMH = VOH – VIH 1 1 0 0 1
= 1,8 V – 7 V
= -5,2 V Tabel 3.3 . Percobaan 4
A B A+A B+B (A+A) +
(B+B)
Percobaan 3 0 0 1 1 0
0 1 0 0 1
Tabel 2. Percobaan 3
1 0 0 0 1
1 1 0 0 1
Nilai Waktu
tPHL 7500 nS
tPLH 1000 nS
Peritungan :
tPHL = 15 x 500 nS
= 7500 nS
Gambar 6.1 . Percobaan 4

V. SIMPULAN

1. Dari semua percobaan yang telah dilakukan dalam

modul Parameter Gerbang Logika ini dapat
disimpulkan bahwa dalam kondisi real setiap gate
memiliki karakteristik tersendiri.
2. Karakteristik ini membatasi kemungkinan tertentu
sehingga dalam pengunaannya kita harus memikirkan
aspek sperti Noise margin dan delay propagation agar
nilai logika masih dalam rentang logika 1 (HIGH) dan
0 (LOW).
3. Pada sebuah gate pada kombinasi beberapa gate dapat
ditentukan dengan memverifikasi fungsinya
menggunakan truth table dan uji coba berbagai
kombinasi tegangan pada input.

VI. REFERENSI

[1] A. Suheri, Penuntun Praktikum Perancangan Sistem

Digital, Bogor: Program Diploma Institut Pertanian Bogor,
2014.
[2] H. M. T., Digital Design, New Jersey: John Wiley & Sons
Inc, 2007.
[3] B. S. d. Z. Vranesic, Fundamental of Digital Logic with
VHDL Design, New York: McGraw-Hill, 2005.
Lampiran

Data pengukuran dan hasil praktikum :