PARAMETER GERBANG LOGIKA

Praktikan: Kholis Arifin (13210129)

Asisten: Bontor Humala ( 13208012 ) Waktu Percobaan: 21 Oktober 2011 EL2195-Praktikum Sistem Digital Laboratorium Dasar Teknik Elektro Sekolah Teknik Elektro dan Informatika ITB

Abstrak Abstrak adalah uraian singkat dan to the point. Abstrak memberikan gambaran percobaan apa yang telah dilakukan, bagaimana percobaan tersebut dilakukan dan hasil (kesimpulan) yang diperoleh. Selain itu, ada bagian yang menyertai Abstrak, yaitu Kata kunci sebagaimana tertulis di bawah ini. Pada bagian ini dituliskan kata (kelompok kata) yang penting dan terkait serta menjadi subyek di dalam laporan. Kata kunci: Panduan laporan, format laporan 1. Pendahuluan
Gambar 1: (a)Karakteristik voltage transfer dan (b)operating points

Gerbang Logika adalah hal yang sangat essensial bagi Sarjana Teknik Elektro untuk merangkai suatu rangkaian sederhana hingga rangkaian yang sangat kompleks. Gerbang logika memiliki karakteristik dan parameternya masing-masing. Tujuan praktikum Parameter Gerbang Logika adalah agar praktikan mengenal dan memahami karakteristik dan parameter dari gerbang logika serta mampu membuat rangkaian kombinasional sederhana menggunakan IC logika CMOS. 2. Dasar Teori

Gerbang Logika adalah rangkaian dengan satu atau lebih dari satu sinyal masukan tetapi hanya menghasilkan satu sinyal berupa tegangan tinggi atau tegangan rendah. Dikarenakan analisis gerbang logika dilakukan dengan Aljabar Boolean maka gerbang logika sering juga disebut Rangkaian logika. Rangkaian logika sering kita temukan dalam sirkuit digital yang diimplemetasikan secara elektronik dengan menggunakan dioda atau transistor.
2.1 Karakteristik voltage transfer

Dari karakteristik voltage transfer kitabisa mendapatkan beberapa hal, yang pertama adalah operating point. Operating point merupakan nilai tegangan keluaran yang dihasilkan oleh gerbang logika yang bisa diidentifikasi sebagai keluaran bernilai LOW atau bernilai HIGH. Karena tegangan keluaran bergantung pada tegangan masukan maka untuk mendapatkan nilai HIGH operating point secara utuh untuk keluaran inverter, nilai LOW operating point harus menjadi masukan inverter. Begitu pula sebaliknya, sehingga diperlukan konfigurasi umpan balik atau yang menyerupai. Kemudian yang kedua adalah kita bisa mendapatkan nilai noise margin. Noise/derau didefinisikan sebagai tegangan efektif dari satu atau lebih masukan gerbang logika yang ditambahkan atau dikurangi terhadap tegangan normal.Tegangan normal adalah tegangan titik operasi yang stabil. Noise margin didefinisikan sebagai jumlah dari tegangan derau efektif yang bisa ditoleransi oleh input tanpa mengubah nilai keluaran gerbang logika.

Karakteristik static voltage transfer dari sebuah gerbang logika adalah plot dari tegangan keluaran gerbang logika V dibandingkan dengan tegangan masukan gerbang logika V . Secara matematis kita bisa mendeskripisikan karakteristik voltage transfer sebagai V = f(V ). Istilah statik digunakan disini karena kita tidak memperhitungkan faktor waktu yang diantaranya adalah waktu tunda pada gerbang logika. Gambar 1(a) memperlihatkan static voltage transfer dari gerbang inverter dengan tegangan catu daya sebesar V =5V.
CC OUT IN IN OUT

Gambar 2: Noise margin karakteristik transfer voltage gerbang logika

HIGH yang dituliskan V .Kedua tegangan ini merupakan tegangan perkiraan yang dianggap sebagai tegangan batas yang masih dikenali sebagai
IH

Halaman

Untuk mendapatkan nilai noise margin, kita memerlukan dua nilai tegangan yang didapatkan dari grafik karakteristik transfer yaitu dua tegangan input yang memiliki gradient =-1seperti yang ditandai pada Gambar 1. Tegangan yang lebih rendah dari kedua tegangan ini disebut V input LOW yang dituliskan V dan yang lebih tinggi disebut V input
IL

jenis masukan logika HIGH atau LOW. Dengan menggunakan tegangan ini beserta tegangan V dan V margin untuk gerbang logika. Untuk LOW noise margin dirumuskan:
OL

kita bisa mendapatkan static voltage noise

OH

yang umum dalam pengukuran delay. Untuk t kita akan merumuskannya sebagai nilai rata-rata
PD(average)

dari

tPD(average)= (tPHL+tPLH)/2.

PHL

dant

PLH

yang

dirumuskan:

NML=VIL-VOL
Sedangkan HIGH noise margin dirumuskan:

NMH=VOH-VIL
Dari semua hal diatas, kita akan bisa menyimpulkan apakah yang disebut dengan nilai logika LOW dan logika HIGH baik untuk masukan maupun keluaran.
2.2 Gate Delay

Dalam penjelasan berikut akan dibahas dua parameter gate delay yang penting. Untuk mendefinisikan parameter ini, kita akan menggunakan inverter sebagai contoh. Kita akan mengasumsikan sebuah pulsa diberikan kepada masukan inverter V seperti pada Gambar 3. Respon terhadap pulsa ini pada keluaran inverter adalah V yang bisa dilihat pula pada Gambar 3.
IN OUT

Dua parameter yang akan dijelaskan tersebut dinamakan high to low propagation time (t ) dan low to high propagation time (t parameter ini dilakukan pada posisi 50% tegangan maksimal dari bentuk gelombang V dan V seperti yang terlihat pada Gambar 3.
IN PLH

). Pengukuran kedua
OUT

PHL

Gambar 3: Definisi parameter gate delay

Pada kasus rangkaian dimana bentuk gelombang keluaran sama dengan gelombang masukant adalah waktu yang diukur dari level tegangan ini ketika falling input waveform hingga falling output waveform, sedangkan t diukur dari level tegangan
PLH

PHL

tingkat 50% yang kita gunakan disini bukan sesuatu

Halaman

maximum(tPHL,tPLH). Patut diperhatikan bahwa

PD

ini ketika rising input waveform hingga rising output waveform. Perhatikan bahwa subscript pada parameter ini mencerminkan arah perubahan tegangan dari sinyal keluaran. Sebagai tambahan kita akan mendefinisikan parameter kedua yaitu worst case propagation delay yang dirumuskan: t =

3.
3.1

Metodologi
Alat dan Bahan

8.

Menggambar/Mencatat pengamatan.

data

hasil

1 buah Project Board. Modul catu daya dengan tegangan keluaran 5V. Komponen IC gerbang logika 7400 1 buah, 7402 1 buah, 7404 1 buah, 7408 2 buah. 1 buah black box IC yang merupakan salah satu dari IC gerbang logika 7410, 7411 atau 7427. Osiloskop dan Generator Sinyal. Kabel jumper secukupnya. 1 buah Kabel BNC-BNC, 2 buah kabel BNC-Probe Kait / BNC-Jepit Buaya / BNC-Banana. 2 buah kabel Banana-Banana / BananaJepit Buaya merah dan hitam.
Percobaan 1A : Voltage transfer characteristic dan noise margins dari IC 74LS04

3.3

Percobaan 1B : Mencari nilai NML dan NMH

1. 2.

Menggambarkan kembali hasil pecobaan 1A. Menukar posisi probe osiloskop kanal 1 dengan kanal 2 ( kanal 1 terhubung dengan output IC dan kanal 2 terhubung dengan input IC ). Mengatur osiloskop dalam mode x-y. Menggambarkan hasil percobaan 1A dan percobaan 1B dengan cara ditumpuk satu sama lain.

3. 4.

3.2

1.

Membuat rangkaian seperti gambar :

2.

Mengatur keluaran generator sinyal segitiga dengan frekuensi 1 Khz dan tegangan puncak 5V. Melakukan kalibrasi pada osiloskop. Menyambungkan kanal 1 osiloskop dengan input gerbang logika. Menyambungkan kanal 2 osiloskop dengan output gerbang logika. Mengatur power supply pada tegangan 5V dan menyambungkannya dengan VCC gerbang logika. Mengamati keluaran osiloskop dalam mode x-y.

3. 4. 5. 6.

Halaman

7.

5. 6. 7. 8.
3.4

Menggambar data hasil pengamatan. Mencari nilai dan posisi VOL,VOH, VIL, VIH dengan ketelitian 1 desimal. Mendapatkan nilai NMH dan NML dengan menggunakan rumus yang diberikan. Mencatat data hasil pengamatan.
Percobaan 1C : Delay Propagasi

2. 3.

Menjadikan kaki 1,2, dan 13 sebagai input sedangkan outputnya adalah kaki 12. Menggunakan kanal 1 sebagai masukan osiloskop untuk mengukur tegangan keluran dari gerbang logika yang diukur. Membuat tabel logika dari gerbang yang dipakai dengan menvariasikan ketiga masukan gerbang logika menggunakan tegangan dari power supply. Untuk logika High gunakan Vcc power supply yang diset bernilai 5V, sedangkan untuk logika LOW gunakan ground power supply. Menggunakan resistor pengaman 1Kohm pada masing-masing masukan Bentuk rangkaian :

4.

1.

Menyusun rangkaian seperti gambar : 5. 6.

2. 3. 4. 5.

Menghubungkan power supply dengan Vccground gerbang logika. Menyalakan power supply. Mengatur positiveedge. trigerring (slope) menjadi 1.
3.6 Percobaan 1E : Rangkaian Kombinasional Sederhana

Mengatur setiap kanl menjadi kanal 1V/DIV, menyambungkan ground tiap kanal, serta mengatur TIME/DIV 0.2 us. Mengatur keluaran generator sinyal menjadi sinyal kotak dengan frekuensi 600 Khz. Menampilkan keluaran dari kedua kanal, mengaturnya agar mudah diamati (diperbesar dan disimpan ditengah layar osiloskop). Menggambar data hasil pengamatan. Mengubah negativeedge trigerring (slope) menjadi

Membuat persamaan logika : Q = A + B, menjadi persamaan yang hanya memuat operasi NAND atau NOR saja. Merancang rangkaian dari IC CMOS pada project-board. Melakukan verifikasi fungsionalitas rangkaian dengan memberikan kombinasi berbagai input yang mungkin, mencatat hasil dan membandingkannya dengan tabel kebenaran yang diharapkan. Mencatat data hasil pengamatan.

6. 7.

2. 3.

8. 9.

4.

10. Mencari nilai tPLH dan tPHL, lalu mendapatkan nilai tPD dan tPD(average) dengan menggunakan rumus yang diberikan. 11. Mencatat data hasil pengamatan.
3.5 Percobaan 1D : Verifikasi fungsi logika

1.

Halaman

Menyambungkan catu daya dengan kaki VCC (kaki 14) - GND (kaki 7) gerbang logika yang sesuai.

4.
4.1

Hasil dan Analisis

Percobaan 1A : Voltage transfer characteristic dan noise margins dari IC 74LS04

VOH = 3.9 V VIH = 1.6 V Penjelasan gambar : Rangkaian logika bekerja pada nilai tegangan tertentu (menghasilkan nilai 1 saat tegangan tertentu (Vdd) dan menghasilkan nilai 0 saat tegangan tertentu pula(Vss)). Diantara nilai kedua tegangan tersebut, nilainya dapat bernilai 1 maupun nol. Pada awalnya, tegangan output tinggi dan tegangan input rendah. Kemudian saat tegangan output rendah, tegangan input yang tinggi. Hal ini disebabkan rangkaian ini bersifat inverter. Dan fungsi transfer adalah fungsi yang membandingkan input dan output
Referensi :

VOL = 0.2 V VIL = 1 V

NML= 1 - 0.2 = 0.8 NMH= 3.9 - 1.6 = 2.3

Referensi : VOH = 2.7 V VIH = 2 V VOL = 0.5 V VIL = 0.8 V

Hasil percobaan mendekati referensi, kemungkinan ada kesalahan pengukuran atau kesalahan pemasangan alat oleh praktikan
4.3 Percobaan 1C : Delay Propagasi

Positiveedge :

Negativeedge :

Hasil percobaan mirip dengan referensi

4.2 Percobaan 1B : Mencari nilai NML dan NMH

Ada kesalahan praktikan, yakni kurang teliti dalam mengatur tampilan osiloskop, gambar diatas memakai 2V/DIV untuk kanal 2 dan pengaturan TIME/DIV pun tidak di posisi terendahnya. Data berikut diambil dari teman (Pandu Akbar Dwikatama (13210041): Vin= 5V/div tPLH= 5ns Vout= 200mV/div

Penggabungan dengan hasil Percobaan 1A :

Halaman

tPD= 10ns

tPD(average)=7,5 ns

tPHL= 35-25 = 10ns

Referensi : tPLH= 4ns-13ns tPHL=3ns-11ns 5. Kesimpulan data hasil percobaan teman mirip dengan referensi.
4.4 Percobaan 1D : Verifikasi fungsi logika

Karakteristik static voltage transfer dari sebuah gerbang logika adalah plot dari tegangan keluaran gerbang logika V dibandingkan dengan tegangan masukan gerbang logika V
OUT

Input A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1

Output Y 1 1 1 1 1 1 1 0

logika memiliki karakteristik voltage state yang unik.

IN

dan setiap gerbang

Noise margin adalah jumlah dari tegangan derau

efektif yang bisa ditoleransi input gerbang logika tanpa mengubah nilai output. Terdapat nilai-nilai tegangan tertentu yang mempengaruhi kerja gerbang logika (VOL,VOH, VIL, VIH). Terdapat selisih waktu (propagation delay) antara sinyal input dan pengaruh yang keluar dari gerbang logikanya, dapat dihitung dengan rumus tPHL dan tPLH yang sudah tersedia. 6. [1] Daftar Pustaka Mervin T. Hutabarat, Praktikum Sistem Digital, Hal. 1-10, Laboratorium Dasar Teknik Elektro, Bandung, 2011 Anonim, Gerbang Logika, http://www.ilmukomputer.org/wpcontent/uploads/2007/10/anjars-gerbanglogika.pdf (tanggal akses: 23 Oktober 2011). System-on-Chip Design, Digital Logic, http://www.phptr.com (tanggal akses: 22 Oktober 2011).

Y = ABC

Y bernilai 0 ketika nilai tegangan pada osiloskop 0 dan bernilai 1 ketika terdapat tegangan pada osiloskop, maka Y adalah rangkaian NAND dengan 3 input.
4.5 Percobaan 1E : Rangkaian Kombinasional Sederhana Q=A+B Q =A . B

[2]

[3]

A Q B Tabel kebenaran :
Input A 0 0 1 1 B 0 1 0 1 Output Q 1 1 1 0

rangkaian dari A + B = Q =A . B

Halaman

Hasil percobaan sesuai dengan tabel kebenaran, maka