MODUL 1 PARAMETER GERBANG LOGIKA

Najmi Azzahra Feryputri (13221086)

Asisten: Michael F. Munthe (13219029)
Tanggal Percobaan: 23/09/2022
EL2102-Praktikum Sistem Digital
Laboratorium Dasar Teknik Elektro - Sekolah Teknik Elektro dan Informatika ITB

Abstrak
2. STUDI PUSTAKA
Pada praktikum modul 1 parameter gerbang logika
praktikan akan mengenal, memahami serta mencari 2.1 KARAKTERISTIK VOLTAGE TRANSFER
karakteristik dari gerbang logika serta parameter gerbang
Karakteristik static voltage transfer dari sebuah
logika. Praktikan juga akan merancang rangkaian
gerbang logika adalah plot dari tegangan keluaran
kombinasional sederhana. Praktikan akan mendapatkan
gerbang logika VOUT dibandingkan dengan
grafik karakteristik voltage transfer serta mencari noise
tegangan masukan gerbang logika VIN. Secara
margin dan delay propagasi dari grafik tersebut. Praktikan
matematis kita bisa mendeskripisikan
akan diminta untuk memverfikasi fungsi logika yang tidak
karakteristik voltage transfer sebagai VOUT =
diketahui, merangkai rangkaian kombinasional sederhana
menggunakan gerbang NAND, serta mengukur bentuk lain f(VIN). Istilah statik digunakan disini karena kita
dari suatu rangkaian logika. Secara keseluruhan hasil yang tidak memperhitungkan faktor waktu yang
didapat sesuai dan menambah pemahaman praktikan diantaranya adalah waktu tunda pada gerbang
terkait karakteristik serta parameter gerbng logika. logika[1].
Kata kunci: karakteristik, parameter, gerbang, logika,
rangkaian.

1. PENDAHULUAN
Percobaan pada modul ini secara umum bertujuan
agar praktikan memahami beberapa karakteristik
dari gerbang logika, memahami parameter
gerbang logika, serta dapat membuat rangkaian
kombinasional sederhana.Adapun tujuan rinci
dari modul ini berdasarkan modul petunjuk
Praktikum Rangkaian Elektrik:
1) Mengenal, memahami, serta mencari
karakteristik voltage transfer dari suatu
gerbang logika.
2) Mengenal, memahami, serta mencari
karakteristik noise margin dari suatu gerbang
logika.
3) Mengenal, memahami, serta mencari delay
propagasi dari suatu gerbang logika.
4) Mengenal dan memahami parameter dari
gerbang logika yaitu operating point yang
merepresentasikan range logika HIGH dan
LOW.
5) Dapat membuat rangkaian kombinasional
sederhana manggunakan IC logika CMOS.
Gambar 2-1 Karakteristik voltage ransfer
Gambar 2.1 memperlihatkan static voltage
transfer dari gerbang inverter dengan tegangan
catu daya sebesar VCC=5V.[1]
2.2 OPERATING POINT
Operating point merupakan nilai tegangan
keluaran yang dihasilkan oleh gerbang logika
yang bisa diidentifikasi sebagai keluaran bernilai
LOW atau bernilai HIGH. Karena tegangan
keluaran bergantung pada tegangan masukan
maka untuk mendapatkan nilai HIGH operating
point secara utuh untuk keluaran inverter, nilai
LOW operating point harus menjadi masukan
inverter. Nilai operating point dapat didapatkan
dari karakteristik voltage transfer.[1]

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 1

 low propagation time (tPHL) dan low to high
propagation time (tPLH). Pengukuran kedua
parameter ini dilakukan pada posisi 50% tegangan
maksimal dari bentuk gelombang VIN dan VOUT
seperti yang terlihat pada gambar 2.4.[1]

Gambar 2-2 Operating Point

2.3 NOISE MARGIN

Noise/derau didefinisikan sebagai tegangan
efektif dari satu atau lebih masukan gerbang
logika yang ditambahkan atau dikurangi terhadap
tegangan normal. Tegangan normal adalah
tegangan titik operasi yang stabil. Noise margin
didefinisikan sebagai jumlah dari tegangan derau
efektif yang bisa ditoleransi oleh input tanpa
mengubah nilai keluaran gerbang logika. Sama
seperti operating point, noise margin juga
didapatkan dari karakteristik voltage transfer.[1]
Gambar 2-4 Definisi parameter gate delay[1]
Pada kasus rangkaian dimana bentuk gelombang
keluaran sama dengan gelombang masukan tPHL
adalah waktu yang diukur dari level tegangan ini
ketika falling input waveform hingga falling
output waveform, sedangkan tPLH diukur dari
level tegangan ini ketika rising input waveform
hingga rising output waveform. Selain kedua
parameter tersebut juga akan didefinisikan dua
parameter tambahan yaitu worst case propagation
delay yang dirumuskan:
tPD = maximum(tPHL,tPLH) (pers 2.3)
dan nilai rata-rata dari tPHL dan tPLH yang
dirumuskan:
tPD(average) = (tPHL+tPLH)/2 (pers 2.4)

2.5 KARAKTERISTIK DAN POSISI KAKI IC

Gambar 2-3 Noise margin karakteristik transfer voltage IC inverter 74LS04
gerbang logika[1]
Posisi kaki:
Untuk mendapatkan nilai noise margin, kita
memerlukan dua nilai tegangan yang didapatkan
dari grafik karakteristik transfer yaitu dua
tegangan input yang memiliki gradient=‐1 seperti
yang ditandai pada Gambar 2.1. Tegangan yang
lebih rendah dari kedua tegangan ini disebut Vinput
LOW yang dituliskan VIL dan yang lebih tinggi
disebut Vinput HIGH yang dituliskan VIH. Kedua
tegangan ini merupakan tegangan perkiraan yang
dianggap sebagai tegangan batas yang masih
dikenali sebagai jenis masukan logika HIGH atau
LOW. Dengan ini kita bisa mencari static voltage
noise margin untuk gerbang logika. Untuk LOW
noise margin dirumuskan:
NML = VIL - VOL (pers. 2.1)
Untuk HIGH noise margin dirumuskan:
NMH = VOH – VIH (pers. 2.2) Gambar 2-5 Posisi kaki IC 74LS04[1]
Dengan mencari noise margin, kita dapat Karakteristik:
menyimpulkan besar nilai logika LOW dan HIGH Tabel 2-1 Karakteristik IC 74LS04
yang baik untuk input maupun output. VIL VIH VOL VOH tPHL tPLH
(V) (V) (V) (V) (ns) (ns)
2.4 GATE DELAY 0.8 2 0.5 2.7 15 15
Untuk percobaan 1 ini akan dibahas dua
parameter gate delay yang penting. Yaitu high to

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 2

IC inverter CMOS 4007 Karakteristik:
Posisi kaki: Tabel 2-4 Karakteristik IC CMOS 7400
VIL VIH VOL VOH tPHL tPLH
(V) (V) (V) (V) (ns) (ns)
0.8 2 0.5 2.7 15 15

2.6 TEOREMA DEMORGAN

Teorema DeMorgan diantaranya:
(X.Y)’ = X’ + Y’ (pers. 2.5)
(X+Y)’ = X’.Y’ (pers. 2.6)

3. METODOLOGI
Komponen dan alat yang digunakan selama
praktikum ini adalah :
Gambar 2-6 Posisi kaki IC CMOS 4007[2]
1. Kit praktikum gerbang logika (1 buah)
NOR TTL dan Parameter
Karakteristik:
Gerbang Logika
Tabel 2-2 Karakteristik IC CMOS 4007
VIL VIH VOL VOH tPHL tPLH
2. 1 buah project board (1 buah)
(V) (V) (V) (V) (ns) (ns)
1 4 0.05 4.95 15 20 3. Power Supply (1 buah)

IC 7408 4. Osiloskop (1 buah)

Posisi kaki:
5. Generator Sinyal (1 buah)

6. Komponen IC gerbang logika (1 buah)

7400

7. Multimeter digital (2 buah)

8. Kabel jumper (secukupnya)

9. Kabel BNC‐BNC (1 buah)

Gambar 2-7 Posisi kaki IC 7408[3] 10. Kabel BNC‐Probe Kait (2 buah)
Karakteristik:
Tabel 2-3 Karakteristik IC 7408 11. Kabel BNC‐Jepit Buaya (2 buah)
VIL VIH VOL VOH tPHL tPLH
(V) (V) (V) (V) (ns) (ns) 12. Kabel BNC‐Banana (2 buah)
0.8 2 0.4 2.4 19 27
13. Kabel Banana‐Banana (2 buah)
IC CMOS 7400
Posisi kaki: 14. Kabel Banana‐Jepit Buaya (2 buah)
merah dan hitam

Langkah-langkah yang dilakukan untuk

praktikum modul ini adalah:

Gambar 2-8 Posisi kaki IC CMOS 7400[4]

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 3
3.1 PERCOBAAN 1A: VOLTAGE TRANSFER
CHARACTERISTIC DAN NOISE
MARGINS DARI IC 74LS04.
Dalam percobaan ini, akan dicari karakteristik
transfer voltage dari sebuah inverter 74LS04 dan
inverter CMOS 4007.
Prosedur percobaan:
Gunakan kit praktikum Parameter Gerbang
Logika Percobaan 1A, 1B
Setting output generator sinyal sebagai berikut:
sinyal segitiga, frekuensi maksimal 1 Khz,
tegangan puncak 5 V, tegangan minimum 0
volt. Gunakan port output sebagai keluaran.
Cek besar tegangan puncak dan tegangan
minimum dengan osiloskop, pastikan sudah 5 V
dan 0 V.
Sambungkan output generator sinyal ke input
gerbang logika (IN)
Sambungkan kanal 1 osiloskop dengan input
gerbang logika (IN).
Sambungkan kanal 2 osiloskop dengan output
gerbang logika (OUT)
Setting power supply pada tegangan 5V dan
sambungkan dengan VCC dan GND.
Setting osiloskop pada mode X-Y, amati bentuk
sinyal keluaran pada osiloskop. Catat hasil
pengamatan
3.2 PERCOBAAN 1B: MENCARI NILAI
NML DAN NMH
Pada percobaan ini kita akan mencari karakteristik
static noise margin dari sebuah IC‐74LS04 dan
inverter CMOS 4007.
Prosedur Percobaan:
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB
Gunakan kit praktikum Parameter Gerbang
Logika Percobaan 1A, 1B
Lakukan langkah berikut untuk inverter TTL 74LS04,
Tukarkan posisi probe osiloskop kanal 1 dengan
kanal 2 sehingga posisinya bertukar
dari percobaan 1 (kanal 1 terhubung dengan output
IC dan kanal 2 dengan input IC).
Sama seperti percobaan 1 dapatkan sinyal
keluaran inverter pada osiloskop dalam mode
XY,amati bentuk sinyal keluaran.
Pada BCL gambar kembalisinyal keluaran
mode X-Y dari percobaa 1A. Gambarkan pula
sinyal keluaran mode X-Y pada percobaan ini
sehingga kedua gambar saling bertumpuk.
Hitung nilai dan posisi VOL, VOH, VIL, VIH.
Ulangi langkah2x diatas untuk inverter CMOS
4007.
3.3 PERCOBAAN 1C: DELAY PROPAGASI
Dalam percobaan delay propagasi ini, kita akan
menggunakan gerbang logika AND 2 masukan
(IC 7408). Karena keterbatasan kemampuan
osiloskop maka kita akan menggunakan
konfigurasi 4 buah gerbang yang diserikan.
Dengan konfigurasi ini hasil delay propagasi
yang didapatkan harus dibagi empat terlebih
dahulu untuk mendapatkan nilai sebenarnya.
Prosedur Percobaan:
Gambar 3-1 Bentuk rangkaian untuk percobaan 1C [1]
Gunakan kit praktikum Parameter Gerbang
Logika Percobaan 1C
Susun rangkaian seperti gambar 3-1.
4
 Sambungkan power supply dengan VCC dan
GND kit praktikum lalu nyalakan power supply
Ubah setting triggering pada osiloskop menjadi
positive edge.
Setting setiap kanal input menjadi 1V/DIV.
Sambungkan ground channel 1 dan channel
2 dan setting TIME/DIV ke posisi terendah
osiloskop yaitu 0.2 us.
Setting keluaran generator sinyal menjadi
sinyal kotak dengan frekuensi 600KHz jika
menggunakan osiloskop jenis 622G atau
frekuensi 300KHz jika menggunakan
osiloskop jenis GOS 6050. Gunakan port
OUTPUT sebagai keluaran.
Tampilkan keluaran dari kedua kanal sehingga
bentuk pulsa pada saat naik pada kanal
1 dan kanal 2 bisa diamati secara utuh.
Zoom/perbesar hasil yang didapat pada
osiloskop dan atur posisi vertical kedua sinyal
sehingga posisi 50% berada di sumbu X (Nilai
sinyal diatas dan dibawah sumbu X pada
masing‐masing kanal sama)
Gambar hasil yang didapat.
Ubah setting triggering menjadi negative edge
dan ulangi semua langkah diatas
Gunakan nilai tPLH dan tPHL yang didapatkan
untuk mencari tPD dan tPD(average)
menggunakan rumus yang telah diberikan
sebelumnya.
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB
Baca datasheet dari 74LS08, kemudian
bandingkan tPD dan tPD(average) yang didapatkan
pada percobaan dengan rentang nilai yang
tertulis pada datasheet
3.4 PERCOBAAN 1D : VERIFIKASI FUNGSI
LOGIKA
Sebelumnya anda akan diberikan sebuah IC logika
yang nomor serinya sudah disamarkan. Tujuan
dari percobaan ini adalah untuk mencari jenis IC
logika yang digunakan berdasarkan hubungan
input‐output yang terukur. IC yang digunakan
memiliki 3 input, lihatlah datasheet IC logika
CMOS 3 input apa saja untuk verifikasi posisi pin
karena semuanya memliki posisi pin yang sama.
Prosedur percobaan:
Gambar 3-2 Bentuk rangkaian percobaan 1D
Gunakan kit praktikum Parameter Gerbang
Logika Percobaan 1D.
Buat rangkaian seperti gambar 3-2.
Gunakan salah satu kanal masukan osiloskop
untuk mengukur tegangan keluaran dari
gerbang logika yang akan diukur serta
voltmeter pada pin OUT
Buatlah tabel logika dari gerbang yang dipakai
dengan menvariasikan ketiga masukan
gerbang logika menggunakan tegangan dari
power supply. Untuk logika High gunakan
Vcc power supply yang diset bernilai 5V,
sedangkan untuk logika LOW gunakan
ground power supply.
5
3.5 PERCOBAAN 1E : RANGKAIAN
KOMBINASIONAL SEDERHANA
Ubah dua nilai input menjadi logika 1 (tegangan
Dalam percobaan ini suatu persamaan logika akan 5V), baca tegangan pada OUT. Nilai
dikonversi ke bentuk lainnya. logika apakah yang terbaca?

Prosedur Percobaan:
Buatlah persamaan logika : Q = A + B, menjadi
persamaan yang hanya memuat operasi Ubah semua nilai input menjadi logika 1
NAND atau NOR saja. (tegangan 5V), baca tegangan pada OUT.
Nilai logika apakah yang terbaca?

Rancang dan gambarkan rangkaiannya pada 4. HASIL DAN ANALISIS

logbook anda, kemudian buat
rangkaiannya dari IC CMOS 7400 yang tersedia
4.1 PERCOBAAN 1A: VOLTAGE TRANSFER
pada project‐board.
CHARACTERISTIC DAN NOISE
MARGINS DARI IC 74LS04.

Verifikasi fungsionalitas rangkaian dengan

memberikan kombinasi berbagai
input yang mungkin, catat dan bandingkan
hasilnya dengan tabel kebenaran yang
anda harapkan.

Catat semua hasil percobaan

Gambar 4-1 Grafik hasil percobaan 1A

3.6 PERCOBAAN 1F : GERBANG LOGIKA
NOR TTL
Gunakan kit praktikum Gerbang Logika NOR
TTL
Hubungkan VCC dan GND ke power suply 5 V,
osiloskop
hubungkan multimeter pada terminal
OUT untuk mengukur tegangan
Pada gambar 4-1, dapat dilihat saat VIN sebesar 5
Volt yang merupakan HIGH voltage, maka VOUT
malah bernilai kecil sebesar 0 Volt yang
merupakan LOW voltage. Hal ini menunjukkan
rangkaian merupakan rangkaian pembalik. Hal ini
terbukti karena pada percobaan memang
digunakan inverter gate IC 74LS04.
4.2 PERCOBAAN 1B: MENCARI NILAI
NML DAN NMH

Berikan input IN A, IN B, IN C logika 0

(tegangan 0V), baca tegangan pada OUT. Nilai
logika apakah yang terbaca? Baca dan catat
nilai tegangan di seluruh simpul
rangkaian (tidak termasuk input dan power Gambar 4-2 Grafik hasil percobaan 1B

Tabel 4-1 Data Hasil percobaan 1B

IC VIL VIH VOL VOH NML NMH

Ubah salah satu nilai input menjadi logika 1
(tegangan 5V), baca tegangan pada (V) (mA) (V) (V) (V) (V)
OUT.Nilai logika apakah yang terbaca? Baca
dan catat nilai tegangan di seluruh 74LS04 0.8 2.48 0.24 2.56 0.56 0.08
simpul rangkaian (tidak termasuk input dan
CMOS 0.8 2.48 0.2 2.52 0.6 0.2
power supply)
4007

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 6

Pada percobaan ini, nilai VIL, VIH, VOL, VOH dicari 4.4 PERCOBAAN 1D: VERIFIKASI FUNGSI
menggunakan formulasi dari persamaan 2.1 dan LOGIKA
persamaan 2.2 pada studi Pustaka. Baik untuk IC
74LS04 maupun CMOS 4007 data yang didapat Tabel 4-3 Data Hasil percobaan 1D pada IC 1
hampir semuanya mirip kecuali VOL. Mengingat
Input 1 Input 1 Input 1 VOUT Output
bahwa pada percobaan 1B ini kami cukup terburu-
buru, maka perbedaan nilai VOL ini diakibatkan (V)

oleh ketidaktelitian saat setting alat. Karena nilai

0 0 0 3.435 1
NML IC 74LS04 lebih besar daripada NML CMOS
4007, maka untuk nilai input dan output tegangan 0 0 1 3.435 1
rendah IC 74LS04 lebih tahan noise dibanding
CMOS 4007. Sebaliknya, karena nilai NMH IC 0 1 0 3.433 1

74LS04 lebih rendah daripada NMH CMOS 4007,

0 1 1 3.4 1
maka untuk nilai input dan output tegangan
TINGGI CMOS 4007 lebih tahan noise dibanding 1 0 0 3.4 1
IC 74LS04.
1 0 1 3.4 1
4.3 PERCOBAAN 1C: DELAY PROPAGASI
1 1 0 3.43 1

1 1 1 1.33 0

Tabel 4-4 Data Hasil percobaan 1D pada IC 2

Input 1 Input 1 Input 1 VOUT Output

(V)
Gambar 4-3 Grafik hasil percobaan 1C
0 0 0 0.143 1

Tabel 4-2 Data Hasil percobaan 1C

0 0 1 0.141 1

Triggering tPLH tPHL tPP tPD(average)

(ns) (ns) (ns) (ns) 0 1 0 0.138 1

Positive Edge 83 63 83 73 0 1 1 0.142 1

Negative Edge 250 250 250 250 1 0 0 0.143 1

1 0 1 0.144 1
Berdasarkan subbab 3.3 pada bab metodologi,
hasil tPHL dan tPLH harus dibagi 4. Maka hasil 1 1 0 0.146 1
sebenarnya dari hasil yang didapat pada tabel 4-2
adalah tPHL = 15.75 dan tPLH = 20.75. Hal ini cukup 1 1 1 3.38 0
berbeda dari nilai referensi IC 7408 yang tertera
pada subbab 2.5, tetapi perbedaan nilainya tidak
Pada tabel 4-3 dan tabel 4-4 sudah dituliskan nilai
begitu jauh. Perbedaan nilai ini disebabkan oleh
logika dari tegangan output yang didapat dari
ketidaktelitian saat melakukan pengukuran,
pengukuran. Berdasarkan nilai logika dari tiga
terutama saat membaca grafik pada osiloskop.
tegangan input dan tegangan ouput dapat
Selain itu, osiloskop yang kami dapatkan juga
disimpulkan bahwa fungsi logika untuk tabel 4-3
tidak memiliki kualitas yang begitu baik, sehingga
adalah NAND sehingga gerbang logika IC 1
pembacaan osiloskop juga kurang akurat. Kedua
adalah NAND dengan tiga input serta fungsi
hal ini adalah penyebab utama nilai yang didapat
logika untuk tabel 4-4 adalah AND sehingga
cukup berbeda dengan nilai referensi. Pada
gerbang logika IC 2 adalah AND dengan tiga input.
gambar 4-2, pada kedua grafik saat t=0, VIN dan
VOUT memiliki besar yang berbeda. Karena IC 7408
terdiri dari gerbang AND, harusnya pada t sama
VIN dan VOUT memiliki nilai yang sama. Perbedaan
nilai ini adalah menunjukkan adanya delay antara
input dan output pada suatu gerbang logika.

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 7

 4.5 PERCOBAAN 1E: RANGKAIAN Pada percobaan ini gerbang logika NOR dengan 3
KOMBINASIONAL SEDERHANA input dikonversi menjadi bentuk lain pada kit
praktikum. Dengan tiga input yang memiliki nilai
logika berturut-turut 000-010-110-111 maka
dengan gerbang NOR hasil nilai logika yang
didapatkan pastilah 1-1-1-0. Pada tabel 4-6, VOUT
yang didapat berturut-turut dalam volt adalah 6.7-
Gambar 4-4 Rangkaian percobaan 1E 6.25-3.3-0.34. VOUT ini jika dikonversi ke nilai
logika akan bernilai 1-1-1-1. Nilai ini sesuai
Tabel 4-5 Data Hasil percobaan 1E
dengan hasil yang didapat dari gerbang NOR
Input 1 Input 1 VOUT (V) Output sehingga dapat dibuktikan bahwa suatu rangkaian
dapat dikonversi menjadi bentuk yang berbeda
0 0 0.145 0 tetapi tetap memiliki nilai input dan output yang
sama.
0 1 3.47 1

5. KESIMPULAN
1 0 3.467 1
1. Karakteristik voltage transfer gerbang logika
1 1 3.44 1 dapat digambarkan sebagai grafik yang
membandingkan antara tegangan output dan
Berdasarkan teorema DeMorgan yang tertera pada tegangan input. Untuk mencari karakteristik
subbab 2.6 pada studi pustaka, fungsi logika voltage transfer harus diketahui output dari
Q = A+B (pers. 4.1) beberapa masukan pada gerbang logika.

dapat diubah menjadi hanya terdiri dari gerbang
NAND atau NOR saja, yaitu:
Q = (A’. B’)’
Fungsi pada persamaan 4.2 jadi memiliki tiga
gerbang yaitu 3 gerbang NAND, agak berbeda
dengan fungsi awalnya pada persamaan 4.1 yang
hanya memiliki 1 gerbang OR. Dengan demikian
ranngkaian fungsi Q dapat digambarkan seperti
pada gambar 4-3. Jika kita meninjau dari fungsi
awal yaitu fungsi pada persamaan 4.1, maka dari
variasi input pada tabel 4-5, hasil yang didapat
pasti memiliki nilai logika 0-1-1-1. Hal ini sama
dengan hasil yang didapat dari melakukan
pengukuran dengan fungsi pada persamaan 4.2.
Maka dapat disimpulkan bahwa rangkaian
kombinasional yang dirancang sudah benar dan
teorema morgan terbukti benar.
4.6 PERCOBAAN 1F: GERBANG LOGIKA
NOR TTL
Tabel 4-6 Data Hasil percobaan 1F
ABC V1 V2 V3 V4
(V) (V) (V) (V)
2. Noise margin dapat menggambarkan tingkat
ketahanan tegangan keluaran terhadap noise,
sehingga output yang dihasilkan tidak berbeda
(pers 4.2) jauh dari kondisi ideal. Semakin besar nilai
Noise Margin, maka semakin tahan suatu
gerbang logika terhadap noise.
3. Setiap output keluaran gerbang logika pasti
memiliki delay dari saat input dimasukkan,
karena itulah parameter gate delay seperti tPLH
dan tPHL dibuat untuk membantu analisis hasil
pengukuuran output.
4. Operating point yang dimiliki tiap IC berbeda-
beda, tetapi range umum operating point
untuk tegangan adalah 0-1 Volt memiliki nilai
LOW (nilai logika 0) dan 2-5 Volt memiliki nilai
HIGH (nilai logika 1).
5. Rangkaian kombinasional sederhana biasanya
dibuat menggunakan gerbang NAND atau
NOR saja karena kedua gerbang tersebut lebih
murah. Karena itu, setiap fungsi logika dapat
diubah bentuknya menjadi hanya mengandung
gerbang NAND atau NOR saja menggunakan
V5 V6 VOUT teorema DeMorgan.
(V) (V) (V)

000 0.8 2.13 5 0.059 4.98 4.86 6.7

010 1.08 0.365 5.01 1.1 4.9 4.7 6.25

110 1.078 3.43 1.63 0.835 5 3.4 3.3

111 2.366 1.646 0.910 0.841 0.62 0.677 0.34

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 8

 DAFTAR PUSTAKA
[1] Mervin T Hutabarat dan Arif Sasongko.,
Petunjuk Praktikum Praktikum Sistem Digital,
Laboratorium Dasar Teknik Elektro,
Bandung, 2022.
[2] https://pdf1.alldatasheet.com/datasheet
pdf/view/26836/TI/CD4007UBE.html
diakses pada 26 September 2022 jam 17.30.
[3] https://netsonic.fi/en/ic-7408-logic-gate-
chip-datasheet-and-pinout/ diakses pada 26
September 2022 jam 17.40.
[4] https://pdf1.alldatasheet.com/datasheet-
pdf/view/12608/ONSEMI/7400.html
diakses pada 26 September 2022 jam 17.48.
[5] Stephen Brown dan Zvonko Vranesic,
Fundamentals Of Digital Logic with Verilog Design,
McGrawHill, Departement of Electrical and
Computer Engineering, University of
Toronto, 2002.

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 9