Mulya Dwi Gianta Ginting (14S18042) – S1 Teknik Elektro

LAPORAN
AsistenPraktikum : Ronaldo
PRAKTIKUM SISTEM DIGITAL Tambunan (14S17047)
(ELS2102)
Waktu Praktikum : 14.00 – 17.00 WIB
PERCOBAAN 1 PARAMETER GEBANG LOGIKA / 28 September 2019
Laboratorium Dasar Teknik Elektro

Institut Teknologi Del

Abstrak
Pada praktikum ini, pertama seorang praktikan harus memeriksa
kelengkapan barang dan mengetahui cara menggunakan. Setelah
itu kita akan mempelajari tentang karakteristik dari gerbang
logika, mengenal dan memahami parameter dari gerbang logika,
dan membuat rangkaian kombinasional sederhana menggunakan
IC logika dan CMOS. Praktikum ini akan dilaksanakan di Lab
Dasar Teknik Elektro (LDTE).

Key Words — power supply, osiloskop, generator sinyal, kit

praktikum gerbang logika dan parameter gerbang logika.

2. Noise Margin

Suatu igerbang ilogika imemiliki itoleransi iagar isuatu

I. 1
PENDAHULUAN isinyal iyang idiberikan idapat ibernilai ilogika iHi iatau
Praktikum ini bertujuan untuk mengenal dan memahami iLow. iTiap ikomponen ibiasanya imemiliki itoleransi iyang
beberapa karakteristik dari gerbang logika, mengenal dan imungkin iberbeda. iJika itegangan iyang idiberikan ioleh
memahami parameter dari gerbang logika, dan membuat iinput itidak iberada ipada ibatas itoleransi, imaka ihasil
rangkaian kombinasional sederhana . Hasil yang diharapkan ikeluaran ibissa imenghasilkan idata iyang itidak iakurat.
dari praktikum ini adalah : iBatas itoleransi itegangan iderau iefektif iyang imasih
idapat iditoleransi iini iyang idimaksud idengan iNoise.
1. Dapat memahami karakteristik dari voltage transfer.
iSementara iNoice iMargin imenyangkut irange idari
2. Dapat memahami karakteristik dari noise margin.
iNoise iyang imasih idapat iditoleransi.
3. Dapat memahami karakteristik dari propagation
delay.
4. Dapat mengenal dan memahami operation point.
5. Dapat membuat rangkaian kombinasional sederhana
menggunakan IC logika CMOS.

II. LANDASAN TEORI

a. Karakteristik Voltage Transfer
Rumus untuk LOW noise margin:
Karakteristik static voltage transfer dari sebuah gerbang
logika adalah plot dari tegangan keluaran gerbang logika NML = VIL – VOL
Vout dibandingkan dengan tegangan masukan gerbang logika Rumus untuk HIGH noise margin:
Vin.
1. Operating Point
NMH = VOH - VIH
3. Gate Delay
Operating ipoint imerupakan inilai idari itegangan
ikeluaran iyang idihasilkan ioleh igerbang ilogika Gate Delay, merupakan waktu yang dibutuhkan untuk
iyang ibisa idiidentifikasikan isebagai ikeluaran iLOW mengubah input menjadi output. Ada dua jenis waktu yaitu
iatau iHIGH. mengubah dari low menjadi high (low to high propagation
time = tPLH) dan mengubah dari high ke low (high to low
propagation time = tPHL). Selain itu juga ada yang namanya
time propagation delay (tPD).

tPD = (tPLH + tPHL)/2

1
.

1
 Setelah kanal satu dan kanal dua osiloskop dibalik, maka
III. HASIL DAN ANALISIS akan muncul gambar di osiloskop seperti di bawah ini
1. Percobaan 1a

Pada gambar digunakan skala masing – masing 2 V/div DC

dan 0,2 ms/div

VOL VOH VIL VIH NML NMH

Percobaan 0V 4V 1,2 1,6 1,2 2,4
V V V V
Datasheet 0,4 3,4 V 0,8 2V 0,4 1,4
V V V V
Dari igambar itersebut idapat idianalisis ibahwa isaat
isinyal input iyang iberupa isinyal isegitiga idimasukkan ike
idalam iIC maka isinyal itersebut idikonversikan imenjadi 3. Percobaan 1c
isinyal iyang berkebalikan idari iinputnya. iKetika isinyal
iinput iyang diberikan iberupa isinyal ilow, imaka
ioutputnya idikonversikan menjadi isinyal ihigh idan
isebaliknya, isaat isinyal iinput iyang diberikan iadalah
isinyal ihigh imaka iotput iyang idihasilkan adalah isinyal
ilow. iOleh ikarena iitu, idapat idisimpulkan bahwasanya
igerbang ilogika itersebut i( iIC i74LS04) iadalah inverter.

2. Percobaan 1b
Data ipercobaan idi iosiloskop iyang ididapatkan idengan tPLH tPHL tPD tPD(AVERAGE)
icara mengubah igambar iosiloskop ipada imode ix-y,
imaka idari percobaan ididapat idata igambar iseperti idi Percobaa 0,4 10,4 10,4 5,4 ns
ibawah iini n ns ns ns
Berdasarkan data diatas, terjadi perbedaan nilai yang cukup
besar, walaupun kalau diihat berdasarkan skala sangat kecil.

4. Percobaan 1e
 Rangkaian Kombinasional Sederhana [2] Mervin, dkk, Praktikum Sistem Digital, Hal 1-10, Lab.
Persamaan yang digunakan adalah Q = A + B, namun Dasar STEI ITB, Bandung, 2011
menggunakan gerbang logika NAND dan NOR,
[3] Vahid Frank, Digital Design, Page. 73 – 76, Wiley,
Sehingga rangkaian logika yang dibentuk adalah :
Australia, 2007

Lampiran

Adapun lampiran yang diperoleh saat melakukan

praktikum yaitu:

Q = (A NOR B)NAND(A NOR B)

No. A B Q
1 0 0 0
2 0 1 1
3 1 0 1
4 1 1 1

Pada ipercobaan iini, idata iyang ididapatkan isangat ibaik.

Tidak iada ikeraguan ibahwa iIC i7400 iadalah iIC iyang
iisinya NAND idan iNOR igate.

IV. KESIMPULAN
1. Dari ipercobaan i1a ikita idapat imenyimpulkan
bahwa isinyal igerbang ilogika iyang idihasilkan
adalah iinvert iatau iberlawanan.
2. Sama iseperti ipercobaan i1a, idalam ipercobaan i1b,
kita itidak ihanya imencari ikarakteristiknya itetapi
kita imencari inilai iNML idan iNMH, iterdapat
perbedaan isecara iteratur.
3. Pada ipercobaan i1c ikita idapat imenyimpulakn
bahwa idelay itPHL idan itPLH ibernilai isama.
4. Jenis irangkaian iyang idibentuk idari ipercobaan i1e
adalah irangkaian iNAND idan iNOR. Untuk
membuat persamaan Q = A+B menggunakan
gerbang logika NAND dan NOR, maka persamaan
yang = dihasilkan adalah Q = (A NOR B)NAND(A
NOR B)

DAFTAR PUSTAKA

[1] Brown, Stephen dan Zvonko Vranesic, Fundamental of

Digital Logic with VHDL Design, Hal. 427-428, Mc
Graw Hill, Toronto, 2000