PARAMETER GERBANG LOGIKA

Praktikan: Andika Mahendra (13110053) Asisten: Melon F (13208075) Waktu Percobaan: 19 Oktoberber 2011 EL2195-Praktikum Sistem Digital Laboratorium Dasar Teknik Elektro Sekolah Teknik Elektro dan Informatika ITB
Abstrak Pada percobaan ini akan disimulasikan dengan menggunakan IC logika CMOS dan memanfaatkan osiloskop untuk menampilkan hasil beberapa karakteristik dari gerbang logika yang berupa transfer voltage. Sehingga dapat menentukan operating point, noise margin, dan gate delay. Selain itu, pada percobaan ini juga akan digunakan beberapa kombinasi untuk menentukan jenis suatu gerbang logika. Dengan melakukan percobaan ini mahasiswa dapat memahami parameter dari gerbang logika yang hanya mengenal logika hi dan low. Kata kunci: gerbang logika, voltage, noise, delay. 1. Pendahuluan Gerbang Logika adalah rangkaian dengan satu atau lebih dari satu sinyal masukan tetapi hanya menghasilkan satu sinyal berupa tegangan tinggi atau tegangan rendah. Rangkaian ini memiliki karakteristik-karakteristik yang berbeda dengan rangkaian lain, diantaranya adalah voltage transfer, noise margin, dan propagation delay. Adapun tujuan dari percobaan ini adalah: Memahami dan memahami karakteristik dari gerbang logika sederhan diantarnaya voltage transfer, noise margin, dan propagation delay. Mengenal dan memahami parameter dari gerbang logika yaitu operating point yang mempresentasikan range logika HIGH dan LOW. Dapat membuat rangkaian kombinasional sederhana menggunakan IC logika CMOS. 2.
2.1

Gambar 2.1
2.1.2 Noise Margin

Suatu gerbang logika memiliki toleransi agar suatu sinyal yang diberikan dapat bernilai logika Hi atau Low. Tiap komponen biasanya memiliki toleransi yang mungkin berbeda. Jika tegangan yang diberikan oleh input tidak berada pada batas toleransi, maka hasil keluaran bissa menghasilkan data yang tidak akurat. Batas toleransi tegangan derau efektif yang masih dapat ditoleransi ini yang dimaksud dengan Noise. Sementara Noice Margin menyangkut range dari Noise yang masih dapat ditoleransi.

Gambar 2.2

Rumus untuk LOW noise margin: NML = VIL VOL Rumus untuk HIGH noise margin: NMH = VOH - VIH
2.2 Gate Delay

Dasar Teori
Karakteristik Voltage Transfer

Karakteristik static voltage transfer dari sebuah gerbang logika adalah plot dari tegangan keluaran gerbang logika Vout dibandingkan dengan tegangan masukan gerbang logika Vin.
2.1.1 Operating Point

tPD = (tPLH + tPHL)/2

Halaman

Operating point merupakan nilai dari tegangan keluaran yang dihasilkan oleh gerbang logika yang bisa diidentifikasikan sebagai keluaran LOW atau HIGH.

Gate Delay, merupakan waktu yang dibutuhkan untuk mengubah input menjadi output. Ada dua jenis waktu yaitu mengubah dari low menjadi high (low to high propagation time = tPLH) dan mengubah dari high ke low (high to low propagation time = tPHL). Selain itu juga ada yang namanya time propagation delay (tPD).

Tukar probe osiloskop 1 dengan probe osiloskop 2, lalu amati grafik yang tampak.
Cari nilai dan posisi VOL,VOH,VIL, dan VIH dengan ketelitian 1 desimal(lihat referensi gambar 1).

Buat kesimpulan.

Catat pada BCL.

Gambar 2.3

3.

Metodologi

3.2

Percobaan 1c: Delay Gate

Alat-alat dan komponen-komponen yang digunakan dalam percobaan ini antara lain: 1 buah Project Board Modul catu daya dengan tegangan keluaran 5V Komponen IC gerbang logika 7404 1 buah, 7408 2 buah 1 buah black box IC yang merupakan salah satu dari IC gerbang logika 7410, 7411, 7427 Osiloskop dan Generator Sinyal Kabel jumper secukupnya 1 buah Kabel BNC - BNC, 2 buah kabel BNC Probe Kait / BNC - Jepit Buaya / BNC Banana 2 buah kabel Banana - Banana / Banana - Jepit Buaya merah dan hitam. Berikut mekanisme percobaannya:
3.1 Percobaan 1a dan 1b

Gambar 3.2
Susun pada project board rangkaian seperti gambar

Catat pada BCL

Atur generator sinyal, memberikan gelombang segitiga, f maks 1 kHz, Vmaks 5V, gunakan port Output

Cari nilai tPLH dan tPHL lalu lalu cari nilai tPD dan tPD (average).

3.3

Percobaan 1d

Gambar 3.1
Susun rangkaian seperti gambar di atas

Amati dan bandingkan keluaran pada layar osiloskop dengan referensi. Catat pada BCL.

Atur generator sinyal, memberikan gelombang segitiga, f maks 1 kHz, Vmaks 5V, gunakan port Output

Gambar 3.3
Susun pada project board rangkaian seperti gambar

Catat logika output dan bandingkan

Berikan semua alternatif input.

Halaman

Hubungkan output generator dan kanal 1 osiloskop ke sinyal input gerbang logika, kanal 2 ke outputnya. Atur posisi sinyal pada titik origin. Set mode x-y.

Pastikan tegangan sinyal tidak >5V. Osiloskop: Kalibrasi ground, Set 2V/div, mode DC.

3.4

Percobaan 1e: Rangkaian Kombinasional Sederhana.

Logika

Setelah kanal satu dan kanal dua osiloskop dibalik, maka akan muncul gambar di osiloskop seperti di bawah ini

Konversikan rangkaian logika kombinasional sederhana Q=A+B dengan hanya menggunakan gerbang NAND dan NOR.

Catat logika output dan bandingkan apakah sesuai harapan

Gambar 4.3
Susun rangkaian tersebut pada project board

4.

Hasil dan Analisis

4.1 Voltage Transfer Characteristic dan Noise Margin IC 74LS04

Pada percobaan 1A, didapat hasil seperti gambar di bawah ini

Gambar 4.4

Gambar 4.1

Pada gambar digunakan skala masing masing 2 V/div DC dan 0,2 ms/div VOL VO
H

Dari gambar tersebut dapat dianalisis bahwa saat sinyal input yang berupa sinyal segitiga dimasukkan ke dalam IC maka sinyal tersebut dikonversikan menjadi sinyal yang berkebalikan dari inputnya. Ketika sinyal input yang diberikan berupa sinyal low, maka outputnya dikonversikan menjadi sinyal high dan sebaliknya, saat sinyal input yang diberikan adalah sinyal high maka otput yang dihasilkan adalah sinyal low. Oleh karena itu, dapat disimpulkan bahwasanya gerbang logika tersebut ( IC 74LS04) adalah inverter.
4.2 Mencari nilai NML

VI
L

VI
H

NM
L

NM
H

Percobaan

0V

4V

1,2 V

1,6 V 2 V

1,2 V 0,4 V

2,4 V 1,4 V

Datasheet

0,4 V

3,4 V

0,8 V

dan NMH

4.3

Delay Propagasi

Data percobaan di osiloskop yang didapatkan dengan cara mengubah gambar osiloskop pada mode xy,maka dari percobaan didapat data gambar seperti di bawah ini

Data sheet tPHL

Temperature 25 C

Min 3 4

Max 13 11

Units ns ns

tPLH

Gambar 4.2

Halaman

tPLH Percobaan 0,4 ns

tPHL 10,4 ns

tPD 10,4 ns

tPD(AVERAGE) 5,4 ns

No. 1 2 3 4

A 0 0 1 1

B 0 1 0 1

F 0 1 1 1

Berdasarkan data diatas, terjadi perbedaan nilai yang cukup besar, walaupun kalau diihat berdasarkan skala sangat kecil. Hal ini disebabkan karena dalam pelaksanaannya, suhu ruangan berbeda dengan suhu yang diuji-cobakan pada datasheet sehingga perbedaan suhu yang kecil menyebabkan perbedaan nilai kecil juga.
4.4 Verifikasi Fungsi Logika

Pada percobaan ini, data yang didapatkan sangat baik. Tidak ada keraguan bahwa IC 7400 adalah IC yang isinya NAND gate. 5. Kesimpulan

Dari percobaan percobaan di atas diambil kesimpulan : F 0 0 0 0 0 0 0 1 Percobaan 2. Datasheet 0,4 V 3,4 V Percobaan VOL VO
H

No. 1 2 3 4 5 6 7 8

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

1.

Karakteristik inverternya VI
L

VI
H

NM
L

NM
H

0V

4V

1,2 V 0,8 V

1,6 V 2 V

1,2 V 0,4 V

2,4 V 1,4 V

Noise delay propagation dari inverternya adalah tPLH 0,4 ns tPHL 10,4 ns tPD 10,4 ns tPD(AVERAGE) 5,4 ns

Dari tabel hasil pengamatan di atas dapat disimpulkan bahwa isi dari gate Black Box adalah AND gate.
4.5 Rangkaian Kombinasional Sederhana

3. 4. 6. [1]
Gambar 4.5

Isi dari gate Black Box adalah AND Gate Rangkaian Inverter dapat menggunakan NAND Gate Daftar Pustaka Brown, Stephen dan Zvonko Vranesic, Fundamental of Digital Logic with VHDL Design, Hal. 427-428, Mc Graw Hill, Toronto, 2000 Mervin, dkk, Praktikum Sistem Digital, Hal 110, Lab. Dasar STEI ITB, Bandung, 2011 Vahid Frank, Digital Design, Page. 73 76, Wiley, Australia, 2007 dibuat dengan

[2] [3]

Halaman