MODUL 2 PENGGUNAAN ALTERA DE 1 & PROGRAM APLIKASI QUARTUS II
ABDUL AZIS (2210631160023)
Asisten: Regita Aulia Safitri,Tyo Bima Pratama
Tanggal Percobaan: 04/10/2023
TLE61617- PRAKTIKUM SISTEM DIGITAL
Laboratorium Dasar Teknik Elektro – Fakultas Teknik Unsika
Abstrak
Pada modul praktikum ini, praktikan akan melakukan
enam percobaan yang bertujuan untuk memahami dan
menguasai penggunaan perangkat lunak Quartus II dan
papan pengembangan Altera DE1. Percobaan ini mencakup
langkah-langkah awal seperti inisialisasi Quartus II,
pembuatan dokumen hingga pembuatan rangkaian logika,
kemudian percobaan membuat dokumen bentuk gelombang
vector dan simulasi penggunaan Altera DE1serta membuat
rangkaian clock 1hz . Hasil dari setiap percobaan mencakup,
percobaan pertama Praktikan berhasil melakukan inisialisasi
Quartus II (project wizard), percobaan kedua berhaasil
membuat dokumen rancangan dengan sukses, percobaan
ketiga berhasil membuat rangkaian logika sederhana,
percobaan empat mampu membentuk gelombang vektor dan
mensimulasikanya, percobaan kelima, Praktikan berhasil
mengintegrasikan perangkat keras yang telah dirancang
dengan papan pengembangan Altera DE1, serta menguji
implementasi fisik dari rangkaian logika. Dan percobaann
terakhir praktikan berhasil merancang dan
mengimplementasikan sebuah rangkaian yang menghasilkan
sinyal clock dengan frekuensi 1Hz.Pada modul ini bertujuan
agar praktikan dapat memahami dan menggunakan
perangkat Quartus II dan papan Altera DE1 dengan baik.
Dengan mengikuti modul ini, diharapkan praktikan akan
memiliki pemahaman yang kuat tentang konsep dasar
FPGA, proses pengembangan perangkat digital, serta
kemampuan untuk merancang dan menguji rangkaian logika
sederhana.
Kata kunci: Quartus II, Altera DE1, Gerbang logika,
FPGA
1. PENDAHULUAN
Altera DE1 adalah salah satu papan
pengembangan FPGA yang sangat populer yang
dapat digunakan untuk mendesain dan
mengimplementasikan berbagai jenis sirkuit digital
[3]. FPGA (Field Programmable Gate Array )
adalah jenis Integrated Circuit (IC) yang dirancang
untuk memungkinkan pengguna mengubah
programnya sesuai kebutuhan. Sedangkan
Quartus II adalah perangkat lunak yang digunakan
untuk merancang, mensimulasikan, dan
mengimplementasikan desain FPGA [1].
Pada praktikum ini terdapat 6 kali percobaan,
percobaan tersebut mencakup ini sialilasi quartus
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
II, lalu membuat dokumen untuk perancangan,
setelah itu kita akan memahami cara merangkai
atau menggambar dan mensimulasikan sirkuit
gerbang logika menggunakan Quartus.
Selanjutnya, kita membuat Dokumen Bentuk
Gelombang Vector dan mensimulasikanya ,
selnjtunnya kita akan diajarkan bagaimana
mengonfigurasi FPGA untuk memuat sirkuit
gerbang logika yang telah dirancang dan
percobaan terakhir yaitu membuat rangkaian clock
1hz. Dimana Kita akan mulai dengan pemahaman
dasar tentang gerbang logika, seperti gerbang
AND, OR, NOT, dan lainnya. Kemudian. Selama
praktikum ini, praktikan akan diberikan
kesempatan untuk merakit rangkaian sederhana
menggunakan gerbang logika dan melakukan
eksperimen untuk memahami bagaimana sinyal-
sinyal logika diolah dan diuji.
Setelah melakukan praktikum ini, praktikan
diharapakan praktikan mampu memahami bahkan
mengaplikasanya dan menguasai penggunaan
papan pengembangan Altera DE1 serta perangkat
lunak Quartus II.
2. STUDI PUSTAKA
Pada bagian ini berisi penjelasan umum terkait
software quartus II, Altera DE 1, gerbang logika,
modelslim, FPGA dan VDHL.
2.1 FPGA
FPGA, yang merupakan singkatan dari Field
Programmable Gate Array adalah jenis Integrated
Circuit (IC) yang dirancang untuk memungkinkan
pengguna mengubah programnya sesuai
kebutuhan. Untuk mengatur ulang FPGA, biasanya
digunakan bahasa pemrograman yang disebut
Hardware Description Language (HDL). Di dalam
FPGA, terdapat komponen logika yang disebut
"blok logika" yang dapat diatur ulang menjadi
rangkaian yang sesuai dengan kebutuhan
pengguna. FPGA memiliki kemampuan untuk
diprogram ulang, mirip dengan penggunaan
breadboard yang terintegrasi dalam satu chip.
Blok-blok logika dalam FPGA dapat diatur ulang
untuk melakukan fungsi kombinasi yang
kompleks, seperti gerbang logika AND dan OR.
1
Sebagian besar FPGA juga memiliki kemampuan
untuk menyimpan elemen-elemen memori, seperti
flip-flop atau bahkan elemen-elemen yang lebih
kompleks [1].
Gambar 2-1 Contoh FPGA
2.2 ALTERA QUARTUS II
Quartus adalah perangkat lunak yang digunakan
untuk mensimulasikan rangkaian digital dengan
menggunakan bahasa pemrograman seperti VHDL
atau Verilog. Selain itu, kita juga dapat membuat
gerbang logika secara visual melalui diagram
skematik. Software ini, yang dikembangkan oleh
Altera, memiliki kemampuan untuk melakukan
analisis dan sintesis desain, mengompilasi desain
HDL, menganalisis diagram pewaktuan, menguji
reaksi desain terhadap berbagai stimulus, dan
banyak lagi [2].
Gambar 2-2 Tampilan sofware quartus II
Program Quartus merupakan salah satu perangkat
lunak yang digunakan untuk melakukan sintesis
dan implementasi desain rangkaian yang telah
dibuat dalam bahasa pemrograman VHDL,
menghasilkan file konfigurasi FPGA dalam format
*.vhd. Dalam praktikum ini, kita menggunakan
versi 13.0s dari Quartus II [1].
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
2.3 ALTERA DE 1
Tujuan dari dewan Pengembangan dan Pendidikan
Altera DE1 yaitu untuk menyediakan sarana yang
optimal untuk prototyping desain tingkat lanjut di
bidang multimedia, penyimpanan, dan jaringan.
Ini memanfaatkan teknologi terkini dalam
perangkat keras dan alat CAD untuk mengedukasi
desainer tentang berbagai topik. Papan ini
dilengkapi dengan sejumlah fitur yang
membuatnya ideal digunakan di lingkungan
laboratorium universitas dan perguruan tinggi,
untuk berbagai macam proyek desain, serta untuk
pengembangan sistem digital yang kompleks.
Altera juga menyediakan beragam sumber daya
pendukung untuk DE1, termasuk tutorial, latihan
praktikum yang siap digunakan, dan demonstrasi
yang mengilustrasikan konsep-konsepnya [3].
Papan DE1 menawarkan beragam fitur yang
memungkinkan pengguna untuk menjalankan
berbagai proyek pengembangan multimedia.
Berbagai komponen dipilih berdasarkan desain
yang umumnya digunakan dalam produk-produk
multimedia berproduksi besar. Melalui platform
DE1 ini, pengguna dapat dengan cepat memahami
berbagai aspek penting dalam merancang proyek
untuk industri [3].
Gambar 2-1 ALTERA DE1
2.4 ModelSim
ModelSim merupakan perangkat lunak yang
digunakan untuk melakukan simulasi pada bahasa
pemrograman HDL dan gerbang logika. ModelSim
dapat digunakan secara mandiri (independen) atau
secara bersamaan dengan perangkat lunak
Quartus.
2.5 VHDL
VHDL merupakan singkatan dari Very High-Speed
Integrated Circuit Hardware Description
2
Language, adalah bahasa pemrograman yang 3.1 PERCOBAAN 1 : MENGAWALI PROGRAM
dipakai untuk melakukan pemodelan sistem APLIKASI ALTERA QUARTUS II
digital dengan pendekatan pemodelan
berdasarkan dataflow, perilaku, dan struktur.
Dengan menggunakan VHDL, sinyal-sinyal sistem New project Introduction> Save Dokumen
wizard Next dan namai file
dapat diintegrasikan dalam rangkaian, baik itu
pada perangkat FPGA maupun Integrated Circuit
(IC). Dalam proses desain rangkaian memakai
Cyclone
VHDL, seringkali diperlukan perangkat lunak Add file>Next II>EP2C20F484C Eda tools >next
seperti Modelsim atau Quartus untuk melakukan 7

simulasi dan sintesis guna memastikan bahwa

fungsionalitas dan implementasi yang diinginkan
Finish
dapat tercapai [1].

VHDL memiliki dua aplikasi utama, yaitu pada Gambar 3-1 Diagram langkah-langkah percobaan 1
perangkat FPGA (Field Programmable Gate
Arrays) dan ASIC (Application-Specific Integrated 3.2 PERCOBAAN 2 : MEMBUAT DOKUMEN
Circuits). Tetapi, dalam praktikum SISDIG yang RANCANGAN
akan kita jalani, fokusnya adalah pada penggunaan
VHDL dalam aplikasi FPGA [1].

2.6 GERBANG LOGIKA Ceklis Add file

File Save
current project

Gerbang logika dalam elektronika digital

merupakan komponen yang
New Namai file
mengimplementasikan prinsip aljabar Boolean
untuk mengontrol aliran voltase atau arus dalam
rangkaian. Dalam konteks ini, gerbang logika
dapat dianggap sebagai berbagai jenis sakelar Block diagram Save As
elektronik yang berfungsi untuk mengatur aliran
listrik sesuai dengan operasi logis berdasarkan
masukan logisnya. Dengan menggunakan gerbang Gambar 3-2 Diagram langkah-langkah percobaan 2
logika ini, berbagai perangkat elektronik dapat
beroperasi sesuai dengan fungsi yang diinginkan, 3.3 PERCOBAAN 3 : MEMBUAT RANGKAIAN
LOGIKA
karena operasi logis pada masukan logisnya akan
menghasilkan keluaran logika yang sesuai untuk
mengendalikan perangkat tersebut. Dengan kata Klik kanan di
workspace Insert Symbol
lain, gerbang logika memungkinkan perangkat kosong
elektronik untuk beroperasi sesuai dengan logika
yang telah ditentukan dalam aljabar Boolean [4].
Tempatkan Ulangi langkah 2-
Masukan nama
Berikut adalah beberapa jenis gerbang logika yang simbol (AND2)
simbol di 4 untuk simbol
worksapce OR2
umum digunakan dalam elektronika digital
diantranya Gerbang AND, Gerbang OR, Gerbang
NOT, Gerbang XOR, Gerbang NAND, Gerbang Ubah nama input
Ulangi langkah 2-
dan output pin Nama input
NOR, dan Gerbang XNOR. 4 untuk simbol
dengan klik ganda (A,B,C) output (z)
input dan ouput
pada simbol

3. METODOLOGI Hubungkan ouput

Hubungkan
dengan AND
masing masing
dengan File>save
Dalam modul ini, digunakan sejumlah alat dan orthogonal node
input dengan
output
komponen, termasuk komputer yang telah tols

dipasangi perangkat lunak Altera Quartus® dan

ModelSim®, papan pengembangan FPGA jenis
Procesing >Start
ALTERA DE1, serta kabel downloader USB- compilation
suksesfull

Blaster. Selanjutnya, langkah-langkah praktikum

akan dijelaskan pada subbab berikutnya. Gambar 3-3 Diagram langkah-langkah percobaan 3

3
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
 MegaWizard
Buat proyek Tampil
3.4 PERCOBAAN 4 : MEMBUAT DOKUMEN baru>Symbol MegaWizard
Plug-in Manager
LPM
BENTUK GELOMBANG VECTOR DAN tool>Cari Plug-in
Counter>26bits>
SIMULASI Lpm_counter>ok Manager>next
up only>next

Pilih modulus,
tempatkan blok tambah pin &
with a count
Pilih university lpm_counter komponent
Menu File New modulus of>
program VWF pada lembat lain>atur nama
50000000
kerja komponen
>next>finish

Menu melakukan Full Compilation Atur pin planer

OK>File>Save Menu Edit>Set kompilasi>menu was succesfull sesuai tabel
edit>Gride
As end time>10us procesing> Start (jika tidak ada konfigurasi pin
Size(500ns)
Compilation yang salah) di modul

Pastikan GPIO
Menu Edit>klik Insert node or telah
Menu view>Fit
kanan>insert bus>Node tersambung>do Selesai
in window
node or bus Finder wnload program
ke Altera DE1

Gambar 3-6 Diagram langkah-langkah percobaan 6

Pillih node-node
Filter>Pin:all List>node found dengan klik (>
atau >> (all)) 4. HASIL DAN ANALISIS
4.1 PERCOBAAN 1
OK>hinggs Klik salah satu
Memasukan
muncul
sinyal
input>edit>valu Dibawah ini merupakan hasil dari percobaan
simulator edit e>overwrite
gelombang
gelombang
clock pertama :

Lakukan Menu
langkah simulation>run
Masukan
tersebut untuk timing
nilainya
input yang simulation>don
lainya dan save e

Gambar 3-4 Diagram langkah-langkah percobaan 4

3.5 PERCOBAAN 5 : MEMBUAT SIMULASI

PADA ALTERA DE 1

Setting Location
Menu Menu
>A(PIN_L22),B(P
asiggment>pin procesiing>Start
IN_L21),C(PIN_M
planner Compilation
22),Z(PIN_R20)
Gambar 4-1a percobaan 1 langkah 1
Hardware
Hubungkan
setup> Currently
Altera DE1 ke Menu
selected
computer>nyala tols>Programer
hardware > USB-
kan
Blaster>close

100%
Pastikan program
succesfull>Jalankan
.sof>Start
sesuai keinginan

Gambar 3-5 Diagram langkah-langkah percobaan 5

Gambar 4-1b percobaan 1 langkah 2

3.6 PERCOBAAN 6 : MEMBUAT RANGKAIAN

CLOCK 1HZ

4
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA

Gambar 4-1c percobaan 1 langkah 3
Gambar 4-1d percobaan 1 langkah 4
Gambar 4-1e hasil percobaan 1 langkah 5
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
Gambar 4-1f percobaan 1 langkah 6
Gambar 4-1g hasil percobaan pertama
ANALISIS :
Pada percobaan ini merupakan langkah-langkah
awal yang penting dalam menggunakan Quartus II
untuk merancang proyek FPGA. Membuka
program, membuat proyek baru, mengatur lokasi
penyimpanan, memilih jenis perangkat FPGA, dan
memverifikasi pengaturan adalah langkah-langkah
yang ada pada hasil diatas, yang menjadi kunci
dalam menyiapkan lingkungan kerja untuk proyek
FPGA yang sukses.
Langkah ini merupakan persiapan awal dan
penting untuk memahami cara Quartus II bekerja
sebelum melanjutkan ke langkah-langkah desain
gerbang logika atau desain FPGA yang lebih
kompleks. Kesalahan dalam langkah-langkah awal
ini dapat mempengaruhi seluruh proses desain dan
implementasi proyek FPGA yang akan datang.
Oleh karena itu, melakukan percobaan yang benar
pada tahap awal sangat krusial.
4.2 PERCOBAAN 2
Dibawah ini merupakan hasil dari percobaan
kedua :
5

Gambar 4-2a percobaan 2 langkah 1
Gambar 4-2b percobaan 2 langkah 2
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
Gambar 4-2c percobaan 2 langkah 3
Gambar 4-2b tampilan hasil dari percobaan 2
ANALISIS:
Percobaan kedua, yang melibatkan pembuatan
dokumen rancangan (blok diagram atau skematik)
dalam Altera Quartus II, adalah langkah kedua
yang juga penting dalam proses merancang proyek
FPGA. Pada percobaan ini, praktikan diminta
untuk memilih jenis dokumen yang akan
digunakan, baik itu blok diagram atau skematik,
yang masing-masing mempunyai cara berbeda
untuk merepresentasikan rancangan logika.
Selanjutnya, praktikan harus memberikan nama
file dokumen dan mengonfirmasi opsi "Add file
current project" untuk menghubungkannya
dengan proyek yang sedang dikerjakan, lalu
mensave dokumen rangkaian tersebut .
Langkah-langkah ini mempersiapkan praktikan
untuk mulai merancang logika proyek FPGA
mereka, dan dokumen rancangan yang telah dibuat
akan menjadi dasar untuk menggambarkan dan
mengorganisasi rancangan dengan lebih rinci.
Kesalahan pada tahap ini dapat memengaruhi
kemudahan dalam pengembangan dan
pemahaman proyek secara keseluruhan.
4.3 PERCOBAAN 3
Dibawah ini merupakan bebrapa hasil dari
percobaan 3 :
Gambar 4-3a percobaan 3 langkah 1
6

Gambar 4-3b percobaan 3 langkah 2
Gambar 4-3c percobaan 3 langkah 3
Gambar 4-3d percobaan 3 langkah 4
Gambar 4-3e percobaan 3 langkah 5
Gambar 4-3f hasil akhir dari percobaan 3
ANALISIS:
Percobssn ini merupakan tahapan dalam
merancang rangkaian logika digital yang sangat
penting. Ini melibatkan beberapa langkah kunci,
seperti penambahan simbol gerbang logika,
pemberian nama yang deskriptif, pengaturan pin,
penghubungan simbol, penyimpanan dokumen,
dan kompilasi. Semua langkah tersebut
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
membentuk dasar rancangan logika digital dan
dapat memiliki dampak signifikan pada kualitas
dan kinerja keseluruhan proyek. contihnhnya,
penambahan simbol gerbang logika dengan benar
membantu dalam menentukan operasi logika yang
diinginkan oleh rangkaian, sementara pemberian
nama yang jelas memfasilitasi pemahaman dan
pencarian file yang mudah. Pengaturan pin yang
tepat dan penghubungan simbol yang benar adalah
kunci untuk memastikan bahwa sinyal-sinyal
terhubung dengan baik dalam praktik sehari-hari.
Selain itu, penyimpanan dokumen dengan baik
mempermudah pengelolaan proyek dan
sebgainya. Terakhir, proses kompilasi, yang
menerjemahkan desain logika digital menjadi
format yang dapat dimengerti oleh perangkat
keras, jadi hindari kesalahan yang dapat
mempengaruhi hasil akhir. Keseluruhan proses ini
memerlukan ketelitian dan pemahaman yang
mendalam terhadap perangkat lunak Quartus II
dan prinsip-prinsip dasar rancangan rangkaian
logika digital. Kesalahan pada tahap-tahap awal ini
dapat berdampak signifikan pada keseluruhan
kualitas dan kinerja proyek rangkaian logika
digital.
4.4 PERCOBAAN 4
Dibawah ini merupakan hasil dari percobaan
keempat :
Gambar 4-4 percobaan 4 langkah 1
7
 Gambar 4-4f percobaan 4 langkah 6

Gambar 4-4b percobaan 4 langkah 2

Gambar 4-4g percobaan 4 langkah 7

Gambar 4-4b percobaan 4 langkah 2

Gambar 4-4c percobaan 4 langkah 3

Gambar 4-4h percobaan 4 langkah 8

Gambar 4-4d percobaan 4 langkah 4

Gambar 4-4i percobaan 4 langkah 9

Gambar 4-4e percobaan 4 langkah 5

Gambar 4-4j hasil dari percobaan keempat

8
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
ANALISIS:
Percobaan keempat membuat Dokumen Bentuk
Gelombang Vector dan Simulasi, merupakan salah
satu langkah penting dalam proses desain dan
pengujian rangkaian logika digital. Langkah-
langkah yang terinci di dalam percobaan
menyoroti bagaimana membuat dan mengatur
dokumen simulasi untuk memvisualisasikan
perilaku rangkaian. Hal tersebut mencakup
pemilihan jenis dokumen, pengaturan batas waktu
dan tampilan, serta memunculkan variabel
masukan dan keluaran.
Gambar 4-5b percobaan 5 langkah 2
Selanjutnya, praktikan diminta untuk mengatur
sinyal gelombang masukan dengan rincian
periodenya, offsetnya, dan duty cycle yang sesuai.
Hal ini memungkinkan pengujian berbagai kondisi
input yang mungkin terjadi dalam rangkaian.
Proses ini diakhiri dengan menjalankan simulasi
untuk memeriksa respons rangkaian terhadap
sinyal-sinyal ini.

Keseluruhan percobaan ini memiliki peran penting Gambar 4-5c percobaan 5 langkah 3
dalam menguji, menganalisis, dan memahami
bagaimana rangkaian logika digital berperilaku
dalam berbagai situasi input.

4.5 PERCOBAAN 5
Dibawah ini merupakan hasil dari percobaan
kelima :

Gambar 4-5a percobaan 5 langkah 1

Gambar 4-5d percobaan 5 langkah 4

9
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
Gambar 4-5e percobaan 5 langkah 5 Gambar 4-5h hasil dari percobaan 5

ANALISIS:

Percobaan 5, yang melibatkan simulasi pada

Gambar 4-5f percobaan 5 langkah 6
perangkat Altera DE1, dimana percobaan ini
memiliki peran sentral dalam proses
pengembangan rangkaian logika digital. Langkah-
langkah yang dilakukan dalam percobaan ini
mencakup pengaturan pin masukan dan keluaran,
kompilasi, penghubungan perangkat ke komputer,
konfigurasi perangkat keras, dan pengunggahan
rancangan. Langkah terakhir adalah menjalankan
perangkat FPGA dengan rancangan yang telah
diunggah. Keseluruhan proses ini merupakan
langkah penting dalam siklus pengembangan yang
efisien dan efektif untuk rangkaian logika digital.
Tabel ini adalah hasil dari simulasi ALTERA DE1.

Gambar 4-5 tabel kebenran hasil simulasi

A B C Z
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
Gambar 4-5g percobaan 5 langkah 7
1 1 0 1
1 1 1 1

10
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
 Gambar 4-6b percobaan 6 langkah 2

Gambar 4-5h hasil dari simulasi ALTERA DE1 percobaan

5

Tabel 4-5 merupakan tabel hasil pengujian dimana

input (A,B,C) ditentukan oleh praktikan sesuai
ketentuan dan untuk kolom ouput (z) merupakan
hasil dari pengujian ALTERA DE1. Pada pengujian
tersebut jika output bernilai 1 maka lampu nyala.
Sedangkan, jika ouput bernilai 0 maka lampu mati.
Pada gambar 4-5b adalah salah satu gambar
ALTERA DE1 saat pengujian, bisa dilihat bahwa
pada gambar menunjukan input berturut-turut
(A,B,C) adalah 0,0,0 dan bisa dilihat pada tabel 4-5 Gambar 4-6c percobaan 6 langkah 3
ketika inputnya 0,0,0 dia menghasilkan 0 atau
lampu tidak menyala. Jadi tabel tersebut saling
berkolerasi dengan gambar 4-5h.

4.6 PERCOBAAN 6
Dibawah ini beberapa hasil dari percobaan terakhir
:

Gambar 4-6d hasil dari percobaan 6

Gambar 4-6a percobaan 6 langkah 1

Gambar 4-6e hasil dari percobaan

11
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA

ANALISIS:
Pada percobaan keenam, praktikan merancang
blok diagram rangkaian Clock 1Hz lalu
mengimplementasikan pada Altera DE1 tetapi
pada tahap pengimplentasian dilakukan oleh
asisiten praktikum karena waktu yang kurang
cukup . Dimana hasil perancangan blok diagram
rangkaian bisa dilihat pada gambar 4-6d.
sedangkan untuk Hasil dari pengimplementasian
ke ALTERA DE1 bisa dilihat pada gambar 4-6e.
terlihat pada gambar tersebut LED berkedip dan
pada bagian 7 Segment menampilkan angka dari 0
hingga 9.Pada LED dapat berkedip terjadi karena
sinyal input langsung terhubung ke lpm_counter
melalui CLOCK 1HZ, sehingga LED berubah
antara menyala dan mati dalam interval 1 detik.
Jadi, lpm itu mencounter daripada 7 segmen
tersebut nantinya akan berpengaruh pada LED
indicator.
5. KESIMPULAN
Pada modul ini terddapat enam percobaan.
Dimana tujuan praktikum ini praktikan
diharapakan mampu memahami bahkan
mengaplikasanya dan menguasai penggunaan
papan pengembangan Altera DE1 serta perangkat
lunak Quartus II.
Percobaan pertama yaitu mengawali program
aplikasi altera quartus ii. Dalam percobaan ini,
kami berhasil membuka program, membuat
proyek baru, mengatur lokasi penyimpanan,
memilih jenis perangkat FPGA, dan memverifikasi
pengaturan. Tahap ini adalah langkah persiapan
yang penting sebelum melanjutkan ke langkah-
langkah desain FPGA yang lebih kompleks.
Kesalahan pada tahap awal ini dapat berdampak
pada keseluruhan proses desain dan implementasi
proyek FPGA.
Percobaan kedua yaitu membuat dokumen
rancangan. Hasil dari percobaan kedua yaitu
berhaasil membuat dokumen rancangan dengan
sukses. Percobaan ini merupakan persiapan kedua
yang penting sebelum memulai desain logika
proyek FPGA. Dokumen rancangan yang telah
dibuat akan menjadi dasar untuk menggambarkan
dan mengorganisasi rancangan dengan lebih rinci
dalam langkah-langkah berikutnya.
Pada percobaan ketiga, membuat rangkain logika .
Dimana hasilnya kita mampu membuat rangkaian
logika sederhana. Percobaan ketiga melibatkan,
langkah-langkah awal dalam merancang rangkaian
logika digital menggunakan Quartus II. Proses ini
memerlukan pemahaman yang baik terhadap
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
Quartus II dan prinsip dasar rancangan rangkaian
logika digital.
Percobaan keempat membuat dokumen bentuk
gelombang vector dan simulasi. Hasil dari
percobaan empat mampu membentuk gelombang
vektor dan mensimulasikanya. Jadi, Praktikan
belajar membuat dokumen dengan detail
pengaturan masukan, mengatur sinyal gelombang,
dan menjalankan simulasi. percobaan ini penting
untuk menguji dan menganalisis respons
rangkaian dalam berbagai situasi input.
Percobaan 6 membuat rangkaian clock 1hz ,
praktikan berhasil membuat rangkaian CLOCK
1HZ dan menghubungkannya ke Altera DE 1
dengan bantuan Asisten Praktikum. Hasilnya,
terlihat LED berkedip dan 7 Segment menampilkan
angka dari 0 hingga 9. LED berkedip disebabkan
oleh input yang terhubung langsung ke
lpm_counter melalui sinyal 1Hz, menyebabkan
LED menyala dan mati setiap 1 detik. Sementara
itu, 7 Segment menampilkan angka berhitung
karena IC 7490 menerima sinyal dari lpm_counter
melalui pin CLOCK 1HZ.
DAFTAR PUSTAKA
[1] Kusuma, Hadi, Modul Praktikum Rangkaian
Logika, Teknik digital fakultas teknik elektro,
Telkom university,Bandung, 2015.
[2] Atmadja, benny, Modul 4 Simulasi Digital
Menggunakan Quartus II., Microcontroller
Laboratory, 2020.
[3] https://www.terasic.com.tw/cgi-
bin/page/archive.pl?Language=English&Cat
egoryNo=183&No=83&PartNo=1#contents
., Diakses pada tanggal 05 oktober 2023, Pukul
01.30
[4] https://www.gramedia.com/literasi/gerbang-
logika/, Diakses pada tanggal 05 oktober
2023, Pukul 02.00
[5] Latifa, Ulinnuha. Buku Petunjuk Praktikum
Sistem Digital. Laboratorium Dasar Teknik
Elektro, Universitas Singaperbangsa
Karawang, 2021.
12