ID
IC
BJT
FET
VGS
(kontrol tegangan)
- IC bergantung pada IB
Tipe FET
1. Junction Field Effect Transistor (JFET)
2. Metal Oxide Semiconductor Field
Effect Transistor (MOSFET)
Kontruksi JFET
2 tipe JFET : n channel dan p channel
Terdapat 3 terminal
- Drain (D)
- Source (S)
- Gate (G)
drain
gate
source
Kondisi 1
Pinch Off
Jika VDS dinaikkan
terus daerah
deplesi semakin
membesar sampai
akhirnya
bersentuhan
(pinchoff)
Saturasi
Pada titik pinchoff:
Kenaikan VDS lebih
lanjut tidak akan
menaikkan ID. VGS
pada pinchoff
dinyatakan
dengan VP
ID pada saturasi
atau maksimum
dinyatakan
dengan IDSS
Kondisi 2
VGS < 0 dan VDS
pada suatu nilai
positif:
VGS semakin
negatif, maka
daerah deplesi
akan semakin
besar
ID IDSS
VGSmenjadilebihnegatif:
JFETakanpinchoffpadateganganyglebihrendah(Vp).
IDberkurang(ID<IDSS)meskipunVDSdinaikkan
IDpada0A.VGSpadatitikinidisebutVporgatesourcecuttoffvoltage,V GS(off).
breakdownVDS>VDSmax.
Kondisi 3
Voltage Controlled Resistor:
Daerah disebelah kiri titik pinchoff dinamakan
daerah ohmic. JFET dapat dioperasikan
sebagai variable resistor dimana resistansi drain
source, rd dikontrol oleh VGS.
VGS lebih negatif, rd naik
Hubungan rd dengan VGS
ro
rd
(1 VGS
VP
)2
JFET p channel
MOSFET
- Enhancement Mode
- digunakan pada rangkaian digital
Drain(D)danSource(S)dihubungkandenganndopedregion
ndopedregiondihubungkanmelaluinchannel
nchanneldihubungkandenganGate(G)melaluiinsulatinglayerSiO2yangtipis
ndopedmaterialberadapadapdopedsubstrateyangdapatmempunyaiterminal
tambahanyangdihubungkandengansubstrate(SS)
Prinsip Kerja
Elektron bebas
mengalir dari source
ke drain melalui n
region. elektron yang
mengalir harus
melalui channel yang
sempit diantara gate
dan p region
Kurva Drain
Depletion
MOSFET
n channel
p channel
Drain(D)danSource(S)dihubungkandenganndopedregion
ndopedregionstidakberhubuganmelaluinchannel
Gate(G)berhubungandenganpdopedsubstratemelaluiinsulatinglayerSiO2yangtipis
Ketika VGS =0, VDD akan mendorong elektron bebas dari source ke drain, tetapi
substrat p hanya mempunyai sedikit elektron bebas. Tidak ada arus mengalir anatra
source dan drain, MOSFET dalam keadaan Off
VGS >0 elektron tertarik kearah substrat p dan berekombinasi dengan hole. Karena
potensial gate lebih positif, elektron terlebih dahulu tertarik dan menumpuk di sisi
substrat yang berbatasan dengan gate. Elektron akan terus menumpuk dan tidak
dapat mengalir menuju gate karena terisolasi oleh bahan insulator SiO 2.
Jika tegangan gate cukup positif, maka tumpukan elektron akan menyebabkan
terbentuknya semacam lapisan n yang negatif dan seketika itulah arus drain dan
source dapat mengalir. Lapisan yang terbentuk ini disebut dengan istilah inversion
layer. Di sini karena subtratnya tipe p, maka lapisan inversion yang terbentuk adalah
bermuatan negatif atau tipe n.
Kurva Drain
Enhancement
MOSFET
Thyristor (1)
Jenis a.l:
- SCR (Silicon Controlled Rectifier)
- TRIAC
Thyristor (2)
Thyristor (3)
Jika arus base Q1 naik, arus
collector Q2 naik, akibatnya arus
base Q1 bertambah besar dan arus
collector pada Q2 akan semakin
besar juga. Demikian seterusnya
sampai thyristor menjadi jenuh. Pada
saat tersebut thyristor dalam
keadaan ON atau seperti switch
yang tertutup
Jika arus base Q2 menurun, arus
collector Q2 akan menurun sehingga
arus base Q1 akan mengecil yang
akan mengurangi arus collector Q2.
Demikian seterusnya sampai
thryristor cutoff. Pada saat demikian
thyristor dalam keadaan OFF atau
seperti switch terbuka.
closed
switch
open
switch
SCR (1)
SCR (2)
Kurva karakteristik
TRIAC