BAB I PENDAHULUAN

1.1 Tujuan Percobaan 1. Pencacah Digital ( Counter ) Mempelajari dan memahami cara kerja rangkaian pencacah digital / counter, yang meliputi : . Pencacah !inkron ". Pencacah #inkron $. %am Digital &. 'angkaian Pengolah Data ( M!( Logic Circuit ) Mempelajari dan memahami kon#ep da#ar rangkaian pengolah data yang aplika#inya banyak dijumpai pada rangkaian logika. 'angkaian ini juga dikenal #ebagai Medium Scale Integrated logic circuit karena pemakaiannya yang relati)e #ederhana me#kipun dibangun dengan menggunakan jumlah gerbang yang cukup banyak. 1.& Da#ar Teori Counter di#ebut pula pencacah atau penghitung yaitu rangkaian logika #ekuen#ial yang digunakan untuk menghitung jumlah pul#a yang diberikan pada bagian ma#ukan. Counter digunakan untuk berbagai opera#i aritmatika, pembagi *rekuen#i, penghitung jarak (odometer), penghitung kecepatan (#pedometer), yang pengembangannya digunakan lua# dalam aplika#i perhitungan pada in#trumen ilmiah, kontrol indu#tri, komputer, perlengkapan komunika#i, dan #ebagainya . Counter ter#u#un ata# #ederetan *lip+*lop yang dimanipula#i #edemikian rupa

dengan menggunakan peta ,arnough #ehingga pul#a yang ma#uk dapat dihitung #e#uai rancangan.

-ambar 1.1 Pencacah . "it Dalam perancangannya counter dapat ter#u#un ata# #emua jeni# *lip+*lop, tergantung karakteri#tik ma#ing+ma#ing *lip+*lop ter#ebut. Dilihat dari arah cacahan, rangkaian pencacah dibedakan ata# pencacah naik ( Up Counter ) dan pencacah turun ( Down Counter ). Tiga *aktor yang haru# diperhatikan untuk membangun pencacah naik atau turun yaitu : 1. Pada tran#i#i mana /lip+*lop ter#ebut akti*. Tran#i#i pul#a dari po#iti* ke negati* atau #ebaliknya, &. 0utput /lip+*lop yang diumpankan ke /lip+*lop berikutnya diambilkan dari mana. Dari output 1 atau 12, 3. (ndikator ha#il cacahan dinyatakan #ebagai output yang mana. 0utput 1 atau 1. ketiga *aktor ter#ebut di ata# dapat dinyatakan dalam per#amaan 45+ 0'. . Counter Up adalah pencacah yang melakukan cacahan dari kecil ke arah be#ar, kemudian kembali ke cacahan a6al #ecara otomati#. 7al ter#ebut dapat di)i#uali#a#ikan dengan Tabel 1.1. ". Counter Down adalah pencacah yang melakukan cacahan dari be#ar ke arah kecil hingga cacahan terakhir kemudian kembali ke cacahan a6al. 7al ter#ebut dapat di)i#uali#a#ikan dengan Tabel 1.&.

Tabel 1.1 Tabel ,ebenaran Counter Up

Tabel 1.& Tabel ,ebenaran Counter Down

!ecara global counter terbagi ata# & jeni#, yaitu: Syncronus Counter dan Asyncronous counter. Perbedaan kedua jeni# counter ini adalah pada pemicuannya. Pada Syncronous counter pemicuan *lip+*lop dilakukan #erentak (dipicu oleh #atu #umber clock) #u#unan *lip+*lopnya paralel. !edangkan pada Asyncronous counter, minimal ada #alah #atu *lip+*lop clock yang +nya dipicu oleh keluaran *lip+*lop lain atau dari #umber clock lain, dan #u#unan *lip+*lopnya #eri. Dengan memanipula#i konek#i *lip+*lop berda#arkan peta ,arnough atau timing

diagram dapat diha#ilkan counter acak, / shift counter (counter #ebagai *ung#i register) atau pula up-down counter. 1. Syncronous counter memiliki pemicuan dari #umber clock yang #ama dan #u#unan *lip+*lopnya adalah paralel. Dalam Syncronous counter ini #endiri terdapat perbedaan penempatan atau manipula#i gerbang da#arnya yang menyebabkan perbadaan 6aktu tunda yang di #ebut carry propagation delay. Penerapan counter dalam aplika#inya adalah berupa chip ($ baik ($ TT8, maupun $M0!, antara lain adalah: (TT8) 9.:;, 9.:3, 9.1:;, 9.1:1, 9.1:&, 9.1:3, ($M0!) .;19,.;&:,.;.&,dan lain+lain. Pada counter !inkron, #umber clock diberikan pada ma#ing+ma#ing input clock dari *lip+*lop penyu#unnya, #ehingga apabila ada perubahan pul#a dari #umber, maka perubahan ter#ebut akan men+trigger #eluruh *lip+*lop #ecara ber#ama+#ama. Tabel 1.3 Tabel ,ebenaran Up Counter dan Down Counter !inkron 3 "it

-ambar 1.& 'angkaian Up Counter !inkron 3 "it

-ambar 1.3 'angkaian Down Counter !inkron 3 "it 'angkaian Up/Down Counter merupakan gabungan dari Up Counter dan Down Counter. 'angkaian ini dapat menghitung bergantian antara Up dan Down karena adanya input ek#ternal #ebagai control yang menentukan #aat menghitung Up atau Down. Pada gambar ditunjukkan rangkaian Up/Down Counter !inkron 3 bit. %ika input $<T'8 bernilai =12 maka Counter akan menghitung naik ( U ), #edangkan jika input $<T'8 bernilai =;2, Counter akan menghitung turun ( D!"# ).

-ambar 1.. 'angkaian Up/Down Counter !inkron 3 "it &. Asyncronous counter ter#u#un ata# *lip+*lop yang dihubungkan #eri dan pemicuannya tergantung dari *lip+*lop #ebelumnya, kemudian menjalar #ampai *lip+*lop M!"+nya. ,arena itulah Asyncronous counter #ering di#ebut juga #ebagai ripple-through counter. !ebuah Counter #inkron ( $ipple ) terdiri ata# #ederetan /lip+*lop yang dikon*igura#ikan dengan menyambung outputnya dari yan #atu ke yang lain. >ang berikutnya #ebuah #inyal yang terpa#ang pada input Clock // pertama akan mengubah kedudukan outpunyanya apabila tebing ( %dge ) yang benar yang diperlukan terdetek#i. 0utput ini kemudian men+trigger input clock berikutnya ketika terjadi tebing yang #eharu#nya #ampai. Dengan cara ini #ebuah #inyal pada inputnya akan me+ riplle (men+trigger input berikutnya) dari #atu // ke yang berikutnya #ehingga #inyal itu mencapau ujung

akhir deretan itu. // T dapat membagi #inyal input dengan *aktor & (dua). %adi Counter dapat menghitung dari ; #ampai &? @ 1 (dengan n #ama dengan banyaknya /lip+*lop dalam deretan itu). !ebagai contoh pencacah dengan 3 // dapat dibuat #ehingga jumlah keadaan output yang berbeda adalah A, B, a#alkan lebih kecil dari &3 @ C keadaan yang #elanjutnya di#ebut modul ( M0D ). %adi dengan . buah %,+// dapat dibuat mod +1& atau lainnya. 7al ini berarti bah6a akan mengubah *rekuen#i output pencacah. Modi*ika#i ini dilakukan dengan menambahkan gate logika. Pencacah yang dibangun dengan . %,+// untuk M0D +1& dilakukan dengan menambahkan < <D gate &+input, dimana inputnya diambil dari output // yang berlogika 1 pada biner 1;;1 (M0D+1;) yang diinginkan, #edangkan outputnya diumpankan ke input DCL%A$? atau D$%S%&? ma#ing+ma#ing //. !ebagai contoh output pencacah berturut+turut adalah D$" ( 8!" ) maka input < <D gate ter#ebut dari output D dan . Pencacah akan menghitung keata# mulai dari ; #ampai nilai tertentu. kan

tetapi dapat pula dimodi*ika#ikan #ehingga menghitung keba6ah mulai dari nilai mak#imumnya #ampai minimum yaitu dengan mengumpan // di depannya dengan output in)er#inya #eperti diperlihatkan pada -ambar 1.B.

-ambar 1.B Pencacah Asinkron Mod-10

-ambar 1.A Pencacah Turun Asinkron Mod 10 dapun tabel kebenaran dari Ep $ounter #inkron 3+bit dalam di)i#uali#a#ikan pada Tabel 1...

Tabel 1.. Tabel ,ebenaran Up Counter #inkron 3+bit

-ambar 1.9 'angkaian Up Counter #inkron 3 "it

-ambar 1.C &iming Diagram Up Counter #inkron 3 "it