MODUL IV

COUNTER, REGISTER, dan MUX-DEMUX

TUJUAN
1. Memahami prinsip kerja counter, register, dan mux-demux
2. Mengetahui jenis-jenis counter, dan register sekaligus aplikasinya dalam kehidupan
sehari hari-hari
DASAR TEORI
1. Rangkaian Count!
Counter (pencacah) adalah alat/rangkaian digital yang er!ungsi menghitung/mencacah
anyaknya pulsa c"ock atau juga er!ungsi seagai pemagi !rekuensi, pemangkit kode
iner, #ray. $da 2 jenis pencacah yaitu % &encacah sinkron (syncronuous counters) dan
&encacah tak sinkron (asyncronuous counters) yang diseut juga pencacah deret (series
counters).
'eagaimana dengan rangkaian sekuensial yang lain, untuk menyusun counter
digunakan flip-flop. Counter dapat digunakan untuk menghitung anyaknya clock-pulsa
dalam (aktu yang tersedia (pengukuran !rekuensi), counter dapat juga digunakan untuk
memagi !rekuensi dan menyimpan data. )enis !lip-!lop yang diperlukan/digunakan (*-++,
), ++ atau -'-++). &rasyarat peruahan logikanya (dari !lip-!lop yang digunakan).
U
JK_FF
J Q
~Q K
RESET
CLK
SET
Si"#o$ %$i&-%$o& J-' dngan preset dan reset.
Ta#$ k#na!an da!i %$i&-%$o& J-'
In&ut Out&ut
(!)t C$a! C$o*
k
J ' +
. / 0 0 0 / .
/ . 0 0 0 . /
. . 0 0 0 -ace race
/ / . . 1etap tetap
/ / 2 / . / .
/ / 2 . / . /
/ / 2 / / toggle
/ / / 0 0 3
4
3
4
+lip-!lop ini akan ekerja seagai counter jika pin ) dan , dieri logika tinggi (seperti
terlihat dalam tael, output 3 akan mengalami toggle jika ada transisi clock tinggi ke
rendah). 'inyal yang dicacah tidak lain adalah sinyal clock itu sendiri. 'eelum sampai ke
counter, #amar erikut memerikan penjelasan agaimana !lip-!lop )-, ini ekerja.
Diag!a" &,aktuan %$i&-%$o& J-'
*ari #amar terseut dapat dilihat ah(a, ketika ) adalah low, dan , adalah high serta
sinyal clocknya adalah transisi dari tinggi ke rendah, maka output (3) akan ernilai low.
,etika ) dan , adalah erlogika high dan sinyal clocknya adalah transisi dari tinggi ke
rendah, maka output (3) akan eruah ke komplemen seelumnya (di sini eruah dari
rendah ke tinggi) yang diseut mengalami kondisi toggle.
-angkaian counter menggunakan !lip-!lop )-, dapat di(ujudkan menggunakan
rangkaian. Counter pada rangkaian gamar memiliki lear data seesar 5 it, serta jenis
counternya adalah jenis asinkron. )ika menginginkan lear data yang yang leih esar maka
tinggal merangkaian seri seanyak yang diinginkan. *iagram pe(aktuannya dapat dilihat
pada gamar diatas.
U1
JK_FF
J Q
~Q K
RESET
CLK
SET
U2
JK_FF
J Q
~Q K
RESET
CLK
SET
U3
JK_FF
J Q
~Q K
RESET
CLK
SET
1
2 3
4
Rangkaian *ount! - #it
1.1 Rangkaian *ount! )ink!on
Up Counter
&ada counter sinkron, sumer clock dierikan pada masing-masing input clock
dari !lip-!lop penyusunnya, sehingga apaila ada peruahan pulsa dari sumer, maka
peruahan terseut akan men-trigger seluruh flip-flop secara ersama-sama.
Up *ount! )ink!on - #it
'euah counter diseut seagai up counter jika dapat menghitung secara
erurutan mulai dari ilangan terkecil sampai ilangan teresar. Contoh % 4-1-2-5-6-
7-8-9-4-1-2-:. 'edangkan down counter adalah counter yang dapat menghitung
secara erurutan dari ilangan teresar ke ilangan terkecil
Ta#$ (S.NS untuk up dan down *ount! - #it
;ntuk memuat seuah rangkaian up counter, lakukan langkah-langkah
sintesa rangkaian yang telah dijelaskan seelumnya. *ari hasil persamaan logika
erdasarkan 1ael &' <' di atas didapatkan rangkaian seperti di a(ah ini %
Rangkaian up *ount! )ink!on - #it
Down Counter
=erdasarkan tael &'/<', dapat dilihat ah(a down counting merupakan
kealikan dari up counting, sehingga rangkaiannya masih tetap menggunakan
rangkaian up counter, hanya outputnya diamilkan dari Q masing-masing !lip-!lop.
=entuk rangkaian down counter yaitu %
Rangkaian down *ount! )ink!on - #it
Up-Down Counter
-angkaian up/down ccounter merupakan gaungan dari up counter dan down
counter. -angkaian ini dapat menghitung ergantian antara up dan down karena
adanya input eksternal seagai control yang menentukan saat menghitung up atau
down. &ada gamar dia(ah ini ditunjukkan rangkaian up/down counter sinkron 5
it. )ika input C<1-. ernilai >1? maka counter akan menghitung naik (up),
sedangkan jika input C<1-. ernilai >4?, counter akan menghitung turun (down).
Rangkaian up/down *ount! )ink!on - #it
1./ Rangkaian Count! A)ink!on
&ada counter asinkron, sumer clock hanya diletakkan pada input Clock di +lip-!lop
terdepan (agian Least Significant it / LS), sedangkan input-input clock +lip-!lop yang
lain mendapatkan catu dari output !lip-!lop seelumnya. ,on!igurasi ini didapatkan dari
gamar timing diagram counter 5-it . *engan kon!igurasi ini, masing-masing !lip-!lop di-
trigger tidak dalam (aktu yang ersamaan (ripple counter).
Ta#$ k#na!an up *ount! a)ink!on --#it

=erdasarkan entuk timing diagram di atas, output dari !lip-!lop C menjadi clock
dari !lip-!lop =, sedangkan output dari !lip-!lop = menjadi clock dari !lip-!lop $.
&eruahan pada negati! di masing-masing clock !lip-!lop seelumnya menyeakan !lip-
!lop sesudahnya erganti kondisi (toggle), sehingga input-input ) dan , di masing-masing
!lip-!lop dieri nilai @1@ (si!at toggle dari ), !lip-!lop).
Up *ount! a)ink!on - #it
/. Rangkaian Rgi)t!
-egister geser adalah jenis rangkaian logika sekuensial yang erkaitan erat dengan
pencacah digital. &ada dasarnya register digunakan untuk menyimpan data digital. -egister
tidak mempunyai karakteristik urutan keadaan internal seperti pencacah. &ada a ini akan
dipelajari tentang jenis-jenis dasar register geser dan eerapa penerapannya. -egister geser
tersusun atas !lip-!lop.
-egister geser sangat penting dalam aplikasi yang meliatkan penyimpan dan trans!er
data dalam sistem digital. -egister merupakan rangkaian digital dengan dua !ungsi dasar
yaitu menyimpan dan menggeser data. ,emampuan simpan seuah register menjadikannya
sangat penting seagai piranti penyimpan data. ,onsep penyimpanan data (4 dan 1) dalam ++
*.
'on)& &n0i"&anan !gi)t!
,apasitas simpan seuah register adalah jumlah it total (1 dan 4) dari data digital
yang dapat disimpan. 'etiap tingkat (stage)/!lip-!lop dalam register geser merepresentasikan
satu it kapasitas simpan. )umlah stage/!lip-!lop menentukan kapasitas simpannya. *asar
perpindahan data dalam register geser%
/.1 Rgi)t! SISO 1Serial In Serial Out2
'"'A kependekan dari 'erial-"n-'erial-Aut (masuk-serial-keluar-serial). -egister
geser '"'A menerima data secara serial, it-per-it. 'elanjutnya mengeluar-kan data
terseut secara serial pula, it-per-it setiap satu pulsa clock. -egister geser '"'A 6-it
yang diangun dari 6 uah !lip-!lop *. *apat menyimpan data sampai 6-it, yang
sekaligus menunjukkan kapasitas simpan, yaitu 6-it.
Rangkaian !gi)t! SISO
/./ Rgi)t! G)! SI(O 1Serial In Paralel Out2
&rinsip kerja register geser '"&A ('erial-"n-&aralel-Aut) adalah semua it-it data
dimasukkan secara serial, data dikeluarkan secara paralel setelah semua data yang akan
dikirim tersimpan dalam masing-masing !lip-!lop. &ada register jenis ini, masing-masing
tingkat !lip-!lop disediakan jalur keluaran.
Rangkaian !gi)t! SI(O
/.- Rgi)t! G)! (ISO 1Paralel In Serial Out2
&ada register geser jenis &"'A (!aralel-"n-Serial-#ut), it-it data dimasukkan
secara simultan ke dalam masing-masing !lip-!lop yang ersesuaian, selanjutnya data
dikeluarkan secara serial it-per-it setiap satu pulsa clock.
#amar register geser &"'A 6-it dengan 6 jalur masukan data, 1 jalur clock dan 1
jalur masukan untuk shift atau load.
Rangkaian !gi)t! (ISO
/.3 Rgi)t! G)! (I(O 1Paralel In Paralel Out2
&roses trans!er data jenis ini adalah data dimasukkan secara paralel, kemudian
dikeluarkan secara paralel juga.
Rangkaian !gi)t! (I(O
-. Multiplexer
'euah $ultiple%er adalah rangkaian logika yang menerima eerapa input data digital
dan menyeleksi salah satu dari input terseut pada saat tertentu, untuk dikeluarkan pada sisi
output.
'eleksi data-data input dilakukan oleh selector line, yang juga merupakan input dari
&ultiple%er terseut. =lok diagram seuah &ultiple%er ditunjukkan pada gamar.
Ga"#a! 4$ok Diag!a" Mu$ti&$5!
)umlah data input maksimum pada multiplexer adalah 2
jumlah 'elect line
.
1ael ,eenaran seuah Multiplexer ditunjukkan pada 1ael dia(ah ini.
Ta#$ '#na!an Mu$ti&$5! dngan / S$*t $in
In&ut Out&ut
S
6
S
1
D
6
D
1
D
/
D
-
X 't
6 6 6 X X X 6
D
6
6 6 1 X X X 1
6 1 X 6 X X 6
D
1
6 1 X 1 X X 1
1 6 X X 6 X 6
D
/
1 6 X X 1 X 1
1 1 X X X 6 6
D
-
1 1 X X X 1 1
3. Dmultiplexer
*e&ultiple%er atau *BM;0 (demultiplexer) adalah kealikan dari M;0. *iagram
lok untuk *M;0 1-ke-6 dengan kendali masukan $ dan = serta tael keenaran yang
sesuai ditunjukkan oleh gamar di a(ah ini. *BM;0 mengirim data masukan * ke salah
satu jalur keluaran +i yang ditentukan oleh kendali masukan. -angkaian *BM;0 1-ke-6
ditunjukkan pada gamar. $plikasi *BM;0 digunakan untuk mengirim data dari satu
sumer ke salah satu dari sejumlah tujuan, seperti tomol pada eleCator kepada (ahana
eleCator terdekat. *BM;0 tidak iasa digunakan pada implementasi !ungsi =oolean
umumnya, (alaupun cara ini juga isa dilakukan.
Diag!a" #$ok dan ta#$ k#na!an untuk DEMUX 1-k-3
Rangkaian DEMUX 1-k-3
(ROSEDUR (ERCO4AAN
1. =uat rangkaian seperti gamar dia(ah ini
/uungkan rangkaian clock dengan rangkaian pada gamar diatas
$kti!kan rangkaian terseut dan catat data dengan memuat tael huungan antara
masukan dan keluaran pada rangkaian
No
.
Clock A B
1.
2.
3.
4.
2.
'usun -angkaian seperti #amar di a(ah ini
Catat sinyal keluaran yang terjadi untuk eerapa kominasi data selektor