TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

PERTEMUAN-IX

MIKROPROSESOR 80186, 80188, DAN 80286

Pendahuluan Intel 80186/80188 dan 80286 adalah versi lanjutan dari mikroprosesor sebelumnya: Mikroprosesor 8086/8088. mikroprosesor 80186/80188 dan 80286 adalah mikroprosesor 16-bit yang di buat kompatibel dengan versi 8086/8088. perangkat keras prosesor tersebut bahkan menyerupai versi-versi sebelumnya. Hal ini menyajikan tinjauan mengenai masing-masing prosesor tersebut beserta poin-poin penting mengenai perbedaan atau pengembangan dari setiap versi yang telah ada. Hal ini membahas mikroprosesor 80186/80188 dan bagian terakhir menampilkan mikroprosesor 80286.

Intel telah menambahkan empat versi pada masing-masing embedded controller untuk mengikuti mikroprosesor sejenisnya. Masing-masing kontroler tersebut merupakan versi CMOS dan di tandai dengan imbuhan dua huruf: XL, EA, EB, dan EC. Model 80C186XL dan 80C188XL paling mirip dengan model awal 80186/80188.

80186 dan 80188, sebagaimana 8086 dan 8088, sangat identik. Perbedaan antara 80186 dan 80188 terletak pada kapasitas data. 80186 (sebagaimana 8086) mempunyai bus data 16-bit, sedangkan 80188 (sebagaimana 8088) mempunyai sebuah bus data 8-bit. Struktur register internal 80186/80188 secara virtual identik dengan 8086/8088. perbedaanya, 80186/80188 mempunyai vector interupsi cadangan serta beberapa fitur I/O built in yang sangat canggih. 80186 dan 80188 sering disebut embedded controller karena aplikasinya sebagai kontroler, bukan sebagai komputer berbasis mikroprosesor.

Versi 80186/80188. Sebagaimana telah di sebutkan, 80186/80188 tersedia dalam empat versi berbeda, yang semuanya merupakan mikroprosesor CMOS. 80C186XL dan 80CI88XL adalah versi dasar dari 80186/80188, sedangkan 80C186EC dan 80CI88EC merupakan versi yang paling canggih. Bahasan ini akan menjelaskan 80186XL/80C188XL dan kemudian menggambarkan fitur-firtur tambahan serta pengembangan dari versi-versi yang lain.

PUSAT PENGEMBANGAN BAHAN AJAR UMB

Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

Diagram blok dasar 80186. Perlu di ketahui bahwa mikroprosesor ini memiliki kompatibilitas yang lebih tinggi dari rangkaian internal (internal circuitry) dari pada versi-versi 8088. diagram blok 80186 dan 80188 adalah identik, kecuali pada antrian intruksinya (pre-fetch queue), dengan terdapat 4-bit pada 80188 dan 6-bit pada 80186. seperti halnya 8088, pada 80188 juga terdapat sebuah bus interface unit (BIU) dan sebuah execution unit (EU).

Sebagai tambahan BIU dan EU, varian 80186/80188 mempunyai sebuah clok generator, PIC, kontroler DMA yang dapat di program, dan di programmable chip selection unit. Pengembanganpengembangan tersebut sangat meningkatkan manfaat 80186/80188 dan mengurangi jumlah komponen periferal yang di butuhkan untuk mengimplementasikan sebuah system. Banyak subsistem populer untuk komputer personal yang menggunakan mikroprosesor 80186\80188 untuk caching disk controller; Local Area Network (LAN) controller, dan sebagainya. Versi ini juga di gunakan pada aplikasi jaringan telepon seluler sebagai sebuah saklar (switcher). GAMBAR Perangkat lunak untuk 80186/80188 identik dengan mikroprosesor 80286, tanpa intruksi manajemen memori. Artinya, intruksi yang mirip dengan 80286 seperti perkalian immediate, cacahan pergeseran immediate,string I/O,PUSHA, POPA, BOUND, ENTER, dan LEAVE, dapat berfungsi pada mikroprosesor 80186/80188.

Fitur dasar mikroprosesor 80186/80188 Bagian ini mengemukakan pencapaian semua versi mikroprosesor 80186/80188 atau embedded controller, kecuali yang ditandai, tetapi tidak secara eksklusif. Penjelasan mendetail mengenai opersi dari setiap pencapaian dan setiap versi lanjutan di berikan pada bagian selanjutnya.

Clock generator. Clock generator internal menggantikan clock generator eksternal 8284A yang digunakan oleh mikroprosesor 8086/8088 sehingga dapat mengurangi jumlah komponen dalam sebuah system.

Programmable internal controller. Programmable internal controller (PIC) mengatur interupsi internal dan eksternal serta mengendalikan sampai dua PIC eksternal 8259. ketika 8259 terpasang, mikroprosesor 80186/80188 berfungsi senbagai master dan 8259 sebagai slave. Model 8OC186EC dan 80188EC mempunyai sebuah 8259A yang kompatibel dengan kontroler interupsi 8259 untuk menggantikan versi yang telah di jelaskan sebelumnya dengan versi yang lain (XL, EA, EB).

PUSAT PENGEMBANGAN BAHAN AJAR UMB

Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

Pewaktu. Pada bagian ini terdapat pewaktu 16-bit yang dapat di program penuh (fully programmable timer). Pewaktu 0 dan 1 membangkitkan gelombang untuk penggunaan eksternal, dan di kendalikan oleh master clock 80186/80188 atau clock eksternal. Pewaktu tersebut juga digunakan untuk menghitung kejadian eksternal. Pewaktu ketiga adalah pewaktu 2, yang merupakkan pewaktu internal dan memperoleh clock dari master clock. Keluaran dari pewaktu 2 menghasilkan sebuah interupsi setelah sejumlah clock tertentu terjadi dan dapat menyediakan sebuah clock untuk pewaktu-pewaktu yang lain. Pewaktu 2 juga dapat digunakan sebagai pewaktu watchdog karena dapat di program untuk menginterupsi mikroprosesor setelah selang waktu tertentu.

Programmable DMA unit. Programmable DMA unit dari model 80186EC/80C1188EC mempunyai dua atau empat saluranDMA. Masing-masing saluran dapat mentransfer data antar lokasi memori, antar memori dengan I/O, atau antar piranti I/O. kontroler DMA tersebut serupa dengan kontroler DMA 8237. perbedaan utamanya, kontroler DMA 8237 memiliki empat saluran DMA, sebaimana model EC.

Programmable chip selection unit. Chip selection adalah sebuah decoder memori dan I/O yang dapat di program (built-in programmable memori dan I/O decoder). Bagian ini memili,ki enam baris keluaran untuk memilih memori, tujuh baris untuk memilih I/O pada model-model XL dan EA, serta 10 baris yang memilih salah satu dari memori atau I/O pada model EB dan EC.

Fitur power save/power down. Fitur power save memungkinkan system clock terbagi menjadi 4, 8, atau 16 untuk megurangi konsumsi energi. Fitur power saving di aktifkan oleh perangkat lunak dan di nonaktifkan oleh sebuah kejadian perangkat keras seperti sebuah interupsi. Fitur power down menghentikan clock secara penuh, namun fitur ini tidak terdapat pada versi XL. Mode power down di masuki dengan manjalankan intruksi HLT dan di nonaktifkan dengan sejumlah interupsi.

Refresh control unit. Refresh control unit menghasilkan baris alamat refresh (refresh row address) pada interval yang terprogram. Refresh control unit tidak memultipleks alamat untuk DRAM- hal ini masih menjadi tanggung jawab perancang system. Alamat refresh disediakan untuk system memori pada akhir interval refresh internal terprogram, bersama dengan sinyal kontrol RFSH. System memori harus menjalankan sebuah refresh circle selama waktu aktif dari sinyal kontrol RFSH.

Pin out. Definisi pin. Daftar berikut mendefinisikan tiap pin 80C186XL, dan mencatat beberapa perbedaan antara mikroprosesor 80C186XL dan 80C188XL. PUSAT PENGEMBANGAN BAHAN AJAR UMB Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

GAMBAR

Vcc

pin ini merupakan koneksi power supply system untuk 10%, +5.0V.

Vss

pin ini merupakan koneksi ground untuk system.

X1 dan X2

pin ini secara umum berkoneksi dengan sebuah crystal resonansi (fundamental-mode parallel resonant crystal) yang mengoperasikan osilator kristal internal.

paralel sebuah

CLKOUT

pin ini menyediakan sebuah sinyal pewaktuan (timing signal) untuk periferal system pada satu setengah frekuensi clock dengan 50% siklus tugas.

RES RESET

pin ini melakukan riset pada 80186/801888. pin reset output (menjadi tinggi ketika riset) terkoneksi dengan suatu periferal

system untuk menginisialisasi peranti tersebut ketika masukan RES menjadi rendah.

TEST

pin test ini terkoneksi dengan keluaran BUSY pada mikroprosesor numeric 80187.

TMRIN0 & TMRIN1

pin-pin tersebut digunakan sebagai sumber clock eksternal untuk pewaktu 0 dan pewaktu 1.

TMROUT0 & TMROUT1

pin-pin ini menyediakan sinyal keluaran dari pewaktu 0 dan pewaktu 1, yang dapat di program untuk menghasilkan squarewave ataupun pulsa.

DRQ0 & DRQ1

pin-pin ini aktif pada level tinggi yang di gerakan oleh DMA request line untuk DMA saluran 0 dan 1.

PUSAT PENGEMBANGAN BAHAN AJAR UMB

Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

NMI

pin ini merupakan masukan non-maskable interrupt yang terletak pada bagian positif dan selalu aktif.

INT0,INT1, INT2/INTA0, & INT3/INTA1

pin ini merupakan masukan maskable interrupt. Masukan ini aktif tinggi dan dapat di program sebagai suatu tingkatan atau edgetriggered.

A19/ONCE, A18

pin ini merupakan koneksi status alamat (address status connection) yang di multipleks serta menyediakan alamat (A19-A16) dan status (S6-S3).

AD15-AD0

pin ini merupakan koneksi alamat/data yang di multipleks. Selama T1, mikroprosesor 80186 menempatkan A15-A0 pada pin-pin tersebut.

BHE

pin ini menandakan (ketika logika 0) bahwa data valid di transfer melalui koneksi bus data D15-D8.

ALE

pin ini adalah keluaran termultipleks yang mempunyai ALE satu setengah siklus clock lebih awal dari 8086. pin ini di gunakan demultipleks bus alamat/data dan alamat status.

WR

pin write ini menyebabkan data di tulis pada memori atau I/O.

RD

pin read ini menyebabkan data di baca dari memori atau I/O.

ARDY

masukan asynchronous READY menginformasikan pada 80186/80188 bahwa memori atau I/O telah siap (ready) agar 80186/80188 dapat membaca atau menulis data.

PUSAT PENGEMBANGAN BAHAN AJAR UMB

Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

SRDY

masukan synchronous READY disinkronisasikan dengan system clock untuk menyediakan relaxed timing bagi masukan ready.

LOCK

pin ini adalah sebuah keluaran yang dikontrol oleh prefiks LOCK. Jika sebuah perintah

di awali dengan lock, pin lock menjadi berlogika 0 selama durasi intruksi lock tersebut.

S2, S1, dan S0

pin ini adalh bit status yang menyediakn system dengan tipe transfer bus.

UCS

pin upper memori chip select berfungsi memilih memori pada bagian atas dari peta memori. Keluaran ini dapat di program untuk mengaktifkan ukuran memori 1K-256K byte yang berakhir pada lokasi FFFFFH.

LCS

pin lower-memori chip select mengaktifkan memori mulai pada lokasi 00000H. pin ini di program untuk memilih ukuran memori dari 1K-256K byte.

MCS0-MCS3

pin middle-memori chip select mengaktifkan empat peranti memori menengah. Pin tersebut dapat di program untuk memilih sebuah blok memori 8K-512K byte dan terdiri dari empat peranti.

PCS0-PCS4

pin ini merupakan lima buah peripheral selection line.

PCS5/A1 & PCS6/A2

pin ini di program sebagai peripheral selection line atau sebagai byte alamat internal yang di pasang, yaitu A2 dan A1.

DT/R

pin ini mengendalikan arah penyangga bus data jika di pasang pada system.

DEN

pin ini mengaktifkan penyangga bus data eksternal.

Karakteristik operasi DC

PUSAT PENGEMBANGAN BAHAN AJAR UMB

Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

Karakteristik operasi D0C harus di pahami sebelum malakukan antarmuka atau mengoperasikan mikroprosesor. Mikroprosesor 80C186/801C88 membutuhkan arus power supply antara 42 mA sampai 63 mA. Setiap pin keluaran menyediakan arus sebesar 3,0 mA untuk logika 0 dan arus sebesar-2 mA untuk logika 1.

Pewaktuan 80186/80188 Diagram pewaktuan untuk 80186 adalah identik, kecuali untuk alamat yang di multipleks yang memuat AD7-AD0 untuk menggantikan AD15-AD0 dan juga tanpa BHE. Pewaktuan dasar untuk 80186/80188 terdiri dari empat periode clock seperti pada 8086/8088. satu siklus bus untuk versi 8 MHz membutuhklan waktu 500 ns, sedangkan versi 16 MHz membutuhkan waktu 250 ns. GAMBAR

Waktu akses memori Salah satu poin penting pada digram pewaktuan mikroproseor adalah waktu akses memori. Perhitungan waktu akses untuk 80186/80188 identik dengan 8086/8088. perlu di ingat bahwa waktu akses adalah waktu yang di bagikan ke memori dan I/O untuk menyediakan data pada mikroprosesor setelah mikroprosesor mengirimkan alamat memori atau I/O. GAMBAR

MIKROPROSESOR 80386 DAN 80486

Pendahuluan Mikroprosesor 80386 adalah versi 32-bit penuh dari mikroprosesor 16-bit sebelumnya yaitu 8086/80286, dan menunjukan keunggulan suatu pengembangan arsitektur-pergeseran dari arsitektur 16-bit ke 32-bit. Banyak perbaikan dan penambahan fitur akibat pergeseran ini. Mikroprosesor 80286 memiliki fitur multitasking, manajemen memori, memori virtual (dengan atau tanpa paging), proteksi perangkat lunak (software protection), dan system memori yang besar. Seluruh perangkat lunak yang di tulis untuk 8086/80188 dan 80286 kompatibel dengan mikroprosesor 80386. jumlah memori yang dapat di alamati oleh 80386 di tingkatkan dari 1M byte pada 8086/8088 dan 16M byte pada 80286, menjadi 4G byte pada 80386. 80386 dapat beralih mode antara mode terproteksi dan mode riil tanpa perlu me-reset mikroprosesor. Sebaliknya, bagi mikroprosesor 80286, pengubahan dari mode terproteksi ke mode riil merupakan masalah karena membutuhkan reset perangkat keras.

PUSAT PENGEMBANGAN BAHAN AJAR UMB

Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

Mikroprosesor 80486 merupakan versi pengembangan dari mikroprosesor 80386 yang mengeksekusi sebagian besar intruksinya dalam sebagian clock. Mikroprosesor 80486 juga berisi memori cache 8K byte dan koprosesor numeric 80387 yang lebih baik. Perhatiakan bahwa 80486 DX4 berisi sebuah cache 16K byte. Mikroprosesor 80486 yang sekitar 50% lebih cepat. Dalam makalah ini kita akan melihat bahwa Pentium dan Pentium pro, yang keduanya berisi memori cache 16K, mempunyai kecepatan dua kali kecepatan mikroprosesor 80486. Pentium dan Pentium pro juga berisi koprosesor numeric yang telah di tingkatkan dan dapat beroperasi dengan kecepatan lima kali lebih cepat dari koprosesor numeric 80486.

Mikroprosesor 80386

Sebelum menggunakan mikroprosesor 80386 atau mikroprosesor lain dalam sebuah system, fungsi setiap pin harus di pahami terlebih dahulu. Bagian ini menjelaskan secara detail operasi tiap pin, bersama system memori eksternal dan struktur I/O 80386.

Mikroprosesor 80386DX di kemas dalam sebuah PGA (pin grid array) 132 pin. Dua versi 80386 yang umum tersedia adalah 80386DX, dan 80386SX, yang merupakan versi dengan

pengurangan bus dari 80386. sebuah versi baru dari 80386, yaitu 80386EX berisi system bus AT, kontroler DRAM, unit chip selection yang dapat di program, 26 pin alamat, dan 24 pin I/O.

80386DX mengalamati memori 4G byte melalui bus data 32-bit dan alamat 32-bit. 80386SX lebih menyerupai 80286, mengalamati memori 16M byte dengan bus alamat 24-bit melalui bus data 16-bit. 80386SX dikembangkan setelah 80386DX untuk aplikasi yang tidak membutuhkan bus versi 32-bit penuh. 80386SX digunakan pada banyak komputer personal yang menggunakan rancangan matherboard bersbasis sama dengan 80286. pada saat 80386SX masih populer, hampir seluruh aplikasi, termasuk windows, membutuhkan memori kurang dari 16M byte. Tak heran jika 80386SX melambung namanya dan merupakan versi yang lebih murah dari 80386. meskipun 80486 menjadi solusi yang lebih murah untuk upgrade ke system yang lebih baru, 80386 masih dapat di gunakan untuk sejumlah aplikasi. Sebagi contoh, 80386EX tidak digunakan pada system komputer, namun sangat populer dalam aplikasi embedded controller.

Sebagaimana versi-versi sebelumnya dari keluarga mikroprosesor Intel, 80386 membutuhkan power supply +5,0 V untuk operasinya. Power supply dengan arus rata-rata 550 mA untuk 80386 versi 25 MHZ, 500 mA untuk versi 20 MHz, dan 450 mA untuk versi 16 MHz. Selain itu, juga tersedia versi 33 MHz yang membutuhkan arus power supply 600 mA. Arus power supply untuk 80386EX adalah

PUSAT PENGEMBANGAN BAHAN AJAR UMB

Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

320 mA ketika dioperasikan pada 33 MHz. Perhatikan pada beberapa mode operasional yang normal, arus power supply dapat mencapai

GAMBAR

lebih dari 1,0 A. artinya, power supply dan distribusinya harus mampu memasok kebutuhan arus tersebut. Peranti tersebut berisi beberapa koneksi Vcc dan Vss yang seluruhnya harus terkoneksi dengan arus +5,0 V dan ground agar dapat beroperasi dengan benar. Beberapa pin di beri label N/C (no connection) yang berarti tidak boleh terkoneksi kemanapun. Versi tambahan dari 80386SX dan 80386EX tersedia dengan power supply 3,3 V. versi tersebut sering di temukan dalam portable notebook atau komputer laptop dan biasanya di kemas dalam bentuk surface mount device.

Setiap pin 80386 mampu menyediakan arus 4,0 mA (koneksi alamat dan data) atau 5,0 mA (koneksi yang lainnya). Hal ini menunjukan sebuah peningkatan penyedia arus di bandingkan dengan arus pin-out versi sebelumnya, yaitu 2,0 mA yang terdapat pada 8086, 8088 dan 80286. arus keluaran yang tersedia pada sebagian besar pin keluaran 80386EX adalah 8,0 mA. Setiap pin masukan merepresentasikan beban yang kecil, hanya membutuhkan arus 10 A. dalam beberapa system, kecuali yang terkecil, level arus tersebut membutuhkan penyangga bus (bus buffer).

Fungsi tiap grup pin dari 80386DX adalah sebagai berikut:

A31-A2

Address bus connection (koneksi bus alamat) mengalamati semua lokasi memori 1G x 32 pada system memori 80386.

D31-D0

Data bus connection (koneksi bus data) mentransfer data antara mikroprosesor dengan memorinya serta system I/O. perlu di catat bahwa 80386 berisi D15-D0.

BE3-BE0

Bank enable signal, memilih akses data dalam bentuk byte, word, atau doubleword.

PUSAT PENGEMBANGAN BAHAN AJAR UMB

Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

M/IO

Memori/IO memilih memori ketika berlogika 1 atau peranti I/O ketika berlogika 0. selama opersi I/O, bus alamat berisi alamat I/O 16 byte pada koneksi alamat A15-A2.

W/R

Write/read menandakan bahwa siklus bus saat ini sedang melakukan penulisan ketika berlogika 1 atau melakukan pembacaan ketika berlogika 0.

ADS

Address data strobe menjadi aktif ketika 80386 telah mengeluarkan alamat memori atau I/O yang valid.

RESET

Reset menginisialisasi 80386, menyebabkan 80386 memulai eksekusi perangkat lunak pada lokasi memori FFFFFFF0H.

CLK2

Clock times 2 di kendalikan oleh sinyal clock denga frekuensi dua kali frekuensi operasional 80386.

READY

Ready mengontrol jumlah wait state yang di sisipkan pada pewaktuan (timing) untuk memperpanjang akses memori.

LOCK

Lock menjadi berlogika 0 ketika sebuah intruksi di beri imbuhan dengan prefiks LOCK: yang digunakan hampir selama akses DMA.

D/C

Data/control menandakan bus data berisi data untuk atau dari memori atau I/O ketika berlogika 1. jika D/C berlogika 0, mikroprosesor dalam kondisi halt atau mengeksekusi acknowledge interupsi.

BS16

Bus size 16 memilih bus data 32-bit (BS16=1) atau bus data 16-bit (BS16=0). Dalam sebagian kasus, jika 80386DX di operasikan pada bus data 16-bit, kita menggunakan 80386SX yang memiliki bus data 16-bit.

NA

Next address menyebabkan 80386 mengeluarkan alamat dari intruksi berikutnya atau data pada siklus bus saat itu. Pin ini sering di gunakan untuk pipelining alamat.

PUSAT PENGEMBANGAN BAHAN AJAR UMB

Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

HOLD

Hold meminta aksi DMA.

HLDA

Hold acknowledge menandakan bahwa 80386 berada pada posisi hold.

PEREQ

Coprosesor request meminta 80386 melepaskan kontrol dan melupakan koneksi langsung ke koprosesor aritmatika 80387.

BUSY

Busy adalah sebuah masukan yang di gunakan oleh intruksi WAIT atau FWAIT untuk menunggu koprosesor hingga tak lagi sibuk.

ERROR

Error memberitahukan mikroprosesor bahwa sebuah kesalahan di deteksi oleh koprosesor.

INTR

Interrup request di gunakan oleh rangkaian eksternal untuk meminta interupsi.

NMI

Non-maskable interrupt meminta sebuah interupsi non-maskable sebagaimana pada versi mikroprosesor sebelumnya.

System memori. System memori fisik 80386DX berukuran 4G byte dan di alamati seperti mikroprosesor yang lain. Jika pengalamatan virtual (virtual addressing) di gunakan, maka 64T byte di petakan ke dalam ruang fisik 4G byte oleh unit manajemen memori (memory management unit) dan descriptor. (pengalamatan virtual mampu memperbesar sebuah program melebihi 4G byte jika terdapat metode swapping dengan hard disk drive yang sangat besar).

Memori terbagi empat bank memori 8-bit, yang masing-masing berisi memori hingga 1G byte. Pengaturan memori 32-bit memungkinkan pengaksesan secara langsung terhadap memori data byte, word, atau doubleword. 80386DX mampu mentransfer hingga 32-bit dalam satu siklus memori, 8088 membutuhkan empat siklus untuk melakukan transfer yang sama, 80286 dan 80386 membutuhkan dua siklus. Pada saat ini, kapasitas data menjadi penting, khususnya angka floating-point presisi tunggal yang mempunyai lebar 32-bit. Perangkat lunak tingkat tinggi biasanya menggunakan angka floating-point untuk penyimpanan data sehingga lokasi memori 32-bit mempercepat eksekusi perangkat lunak tingkat tinggi ketika di tulis dengan memanfaatkan memori yang lebih lebar ini. PUSAT PENGEMBANGAN BAHAN AJAR UMB Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

Setiap byte memori menggunakan system angka heksadesimal sebagimana pada versi-versi sebelumnya. Perbedaanya adalah 80386DX menggunakan alamat memori 32-bit, dengan penomoran byte memori dari lokasi 00000000h-FFFFFFFFH.

Dua memori bank dalam system 8086, 80286 dan 80386SX diakses melalui BLE (A0 pada 8086 dan 8026) dan BLE. Dalam 80386DX, memori bank diakses melalui empat sinyal bank enable BE3-BE0. penyusunan ini memungkinkan sebuah byte untuk diakses ketika satu sinyal bank enable di aktifkan oleh mikroprosesor. Ini juga memungkinkan sebuah word untuk di alamati ketika dua sinyal bank enable diaktifkan. Dalam banyak kasus, sebuah word di alamati dalam bank 0 dan 1, atau di bank 2 dan 3. lokasi memori 00000000H terdapat dalam bank 0, lokasi 00000001H di bank 1, lokasi 00000002H di bank 2, dan lokasi 00000003H di bank 3. 80386DX tidak berisi koneksi alamat A0 dan A1 karna telah di enkode sebagai sinyal bank enable. Seperti halnya, 80386DX, 80386SX, juga tidak mempunyai pin alamat A0 karena telah di enkode menjadi sinyal BLE dan BHE. 80386EX mengalamati data, baik dua bank untuk system memori 16-bit jika BS8=1 atau pada memori system 8bit jika BS8=0. GAMBAR

System berpenyangga. 80386DX terkoneksi dengan penyangga yang meningkatkan fan-out dari koneksi alamat, data, dan kontrolnya. Mikroprosesor tersebut di operasikan pada frekuensi 25 MHz menggunakan sebuah sinyal masukan clock 50 MHz yang di hasilkan oleh sebuah modul osilator terintegrasi. Modul isolator biasanya di gunakan untuk mrnyediakan clock dalam peralatan berbasis mikroprosesor modern. Sinyal HLDA di gunakan untuk mengaktifkan seluruh penyangga dalam sebuah sitem yang menggunakan DMA. Selain itu, pin untuk mengaktifkan penyangga di koneksikan dengan ground dalam sebuah system non-DMA.

Pipeline dan cache. Memori cache adalah sebuah penyangga yang memungkinkan 80836 agar berfungsi secara lebih efisien pada kecepatan DRAM yang lebih rendah. Pipeline adalah sebuah cara khusus dalam menangani akses memori sehingga memori memiliki tambahan waktu untuk melakukan akses data. Sebuah mikroprosesor 80386 16 MHz memungkinkan pengoperasian peranti memori dengan waktu akses 50 ns atau kurang pada kecepatan penuh. Sebenarnya, hanya sedikit DRAM yang mempunyai waktu akses tersebut. DRAM tercepat yang biasa digunakan memiliki waktu akses 60 ns atau lebih lama. Dengan demikian, di butuhkan beberapa teknik untuk membuat antarmuka dengan memori, yang lebih lambat dari pada yang di butuhkan oleh mikroprosesor. Terdapat tiga teknik, yaitu interleaved memory, caching, dan pipeline. Pipeline lebih disukai sebagai sarana antarmuka memori karena mikroprosesor 80386 mendukung pipeline akses memori. Pipelining memungkinkan memori memiliki periode clock ekstra PUSAT PENGEMBANGAN BAHAN AJAR UMB Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

untuk mengakses data. Clock ekstra menambah waktu akses dari 50 ns menjadi 81 ns pada mikroprosesor 80386 yang beroperasi dengan clock 16 MHz. Pipe, sebagimana sering di sebut, diatur oleh mikroprosesor. Ketika sebuah intruksi di ambil dari memori, mikroprosesor biasanya memilki waktu ekstra sebelum intruksi berikutnya di ambil. Selama waktu ekstra tersebut, alamat intruksi berikutnya di kirimkan dari bus alamat sebelum waktunya. Waktu ekstra tersebut (satu periode clock) di gunakan untuk menambah waktu sehingga memperlambat komponen memori. Tidak seluruh memori dapat memetik manfaat dari kehadiran pipe, yang berarti bahwa beberapa siklus memori tidak menggunakan pipeline. Siklus memori yang tidak menggunakan pipeline membutuhkan satu wait state, berbeda jika menggunakan siklus pipeline normal yang tidak membutuhkan wait state. Secara keseluruhan, pipe adalah fitur yang dapat menghemat biaya dan dapat mengurangi waktu akses yang di butuhkan system memori dalam system dengan kecepatan rendah. Tidak semua system dapat merasakan keuntungan dari adanya pipe tersebut. System tersebut biasanya beroperasi pada 20 MHz, 25 MHz, atau 33 MHz. Dalam system yang lebih tinggi tersebut, teknik lain harus di gunakan untuk meningkatkan kecepatan system memori. System memori cache dapat meningkatkan kinerja keseluruhan system memori untuk data yang di akses lebih dari satu kali. Perlu di ketahui, 80486 berisi sebuah cache internal yang dinamakan cache level satu (level one cache) dan 80386 dapat hanya sebuah cache eksternal yang dinamakan cache level dua (level two cache). GAMBAR

Cache adalah sebuah yang memori berkecepatan tinggi yang di tempatkan di antara mokroprosesor dan system memori DRAM. Memori cache biasanya berupa komponen memori RAM statis dengan waktu akses kurang dari 25 ns. Dalam banyak kasus, kita mendapati system memori cache level 2 dengan ukuran 32K dan 1M byte. Ukuran memori cache lebih di tentukan oleh aplikasinya dan bukan mikroprosesor. Jika sebuah program memiliki ukuran kecil dan menggunakan memori data yang kecil pula, pengguaan sebuah cache yang kecil akan menguntungkan. Begitu pula sebaliknya, dalam program yang besar dan membutuhkan blok memori yang besar,

direkomendasikan untuk menggunakan cache dengan ukuran terbesar. Dalam banyak kasus, sebuah cache 64K byte memang mampu memperbaiki kecepatan , namun keuntungan maksimal lebih sering di peroleh dari cache 256 byte. Saat ini, telah di ketahui bahwa peningkat ukuran cache melebihi 256 akan memberikan sedikit keuntungan pada kecepatan operasi system yang berisi sebuah mikroprosesor 80386.

System interleaved memori. System interleaved memori adalah metode lain yang di gunakan untuk memperbaiki kecepatan setiap system. Kelemahannya terletak pada strukturnya yang membutuhkan lebih banyak memori. System interleaved memori di gunakan dalam beberapa system sehingga waktu akses memori dapat di perpanjang tanpa membutuhkan wait state. Dal;am beberapa system lain, PUSAT PENGEMBANGAN BAHAN AJAR UMB Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

interleaved memori mungkin masih membutuhkan wait state, namun jumlahnya lebih sedikit. System interleaved memori membutuhkan dua atau lebih seperangkat bus alamat dan kontroler yang menyediakan alamat untuk setiap bus. System yang menggunakan dua bus penuh di namakan twoway interleave; sitem yang menggunakan empat bus penuh dinamakan four-way interleave. Interleaved memori terbagi dalam dua atau empat bagian. Sebagai contoh, jika sebuah system interleaved memori dikontruksikan untuk mikroprosesor 80386SX, satu bagian berisi alamat 16-bit 000000H-000001H, 000004H-000005H, dan seterusnya; bagian lain berisi alamat 000002-000003, 000006H-000007H, dan seterusnya. Ketika mikroprosesor mengakses lokasi 000000H-000001H, pengontrol logika interleave membangkitkan sinyal strobe alamat untuk lokasi 000002H-000003H. proses ini memilih dan mengakses sebuah word pada lokasi 000002H-000003H, sementara mikroprosesor memproses word pada lokasi 000000H-000001H. proses tersebut mengganti antar bagian memori sehingga meningkatkan kinerja system memori. Proses ini menambah waktu yang di sediakan untuk memori karena alamat di bangkitkan untuk memilih memori sebelum di akses mikroprosesor. Hal ini bisa terjadi karena mikroprosesor mengatur urutan (pipeline) alamat memori dengan mengirimkan data berikutnya sebelum data dibaca dari alamat terakhir. Masalah dalam interleaving, meskipun tidak terlalu besar, yaitu alamat memori harus di akses sehingga setiap bagian dapat di alamati secara baergantian. Hal demikian tidak selalu terjadi saat sebuah program di jalankan. Ketika sebuah program di jalankan secara normal, mikroprosesor secara bergantian mengalamati memori selama kurang lebih 93% dari waktu seharusnya. Selama 7% sisanya, mikroprosesor mengalamati data dalam bagian memori yang sama. Dengan demikian, dalam 7% akses memori tersebut, system memori harus dapat membangkitkan wait state karena pengurangan waktu akses. Pengurangan itu terjadi Karena memori harus menunggu sampai data sebelumnya di transfer sebelum memperoleh alamat memori. Akibatnya, hanya tersisa memori waktu akses yang lebih sedikit. Tak heran jika di butuhkan sebuah wait state untuk mengakses bank memori yang sama. GAMBAR

System I/O. System I/O 80386 sama dengan yang terdapat pada system berbasis mikroprosesor Intel keluarga 8086. terdapat cadangan 64K byte ruang I/O jika mengimplementasi I/O terisolasi. Dengan I/O terisolasi, intruksi IN dan OUT digunakan untuk mentransfer data I/O antara mikroprosesor dan peranti I/O. alamat port I/O terlihat pada bus koneksi alamat A15-A2, dengan BE3-BE0 yang digunakan untuk memilih byte, word, atau doubleword dari data I/O. jika I/O memory-mapped diterapkan, jumlah lokasi I/O dapat di tingkatkan menjadi sebesar 4G byte. Dengan I/O sejenis ini, semua intruksi yang mentransfer data antara mikroprosesor dan system memori dapat digunakan untuk transfer I/O karena peranti I/O di perlakukan sebagai peranti memori. Hampir seluruh system PUSAT PENGEMBANGAN BAHAN AJAR UMB Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

80386 menggunakan I/O terisolasi karena fitur proteksi I/O tersedia pada 80386 ketika di operasikan dalam mode terproteksi. Tak seperti peta I/O mikroprosesor intel sebelumnya yang mempunyai lebar 16-bit, 80386 menggunakan system I/O dengan kapasitas penuh 32-bit yang terbagi dalam empat bank. Pemetaan ini identik dengan system memori, yang juga terbagi dalam empat bank. Hampir semua transfer I/O adalah 8-bit karena kita sering menggunakan kode ASCII (kode 7-bit) untuk mentransfer data alamat alfanumerik antar mikroprosesor dan printer serta keyboard. Hal ini mungkin berubah jika, Unicode, yaitu sebuah kode alfanumerik 16-bit, telah menjadi barang umum dan 32-bit telah di gunakan dalam sejumlah system seperti memori disk dan antarmuka tampilan vidio. Jalur I/O yang lebih lebar tersebut meningkatkan kecepatan transfer data antara mikroprosesor dan peranti I/O jika di bandingkan dengan transfer data 8-bit. Lokasi I/O diurutkan dari 0000H-FFFFH. Sebuah bagian dari peta I/O di alokasikan untuk koprosesor aritmatika 80387. meskipun nomor port untuk koprosesor lebih cepat jika berada di atas peta I/O normal, penting untuk mempertimbangkan nomor tersebut ketika mendekode ruang I/O (overlap). Koprosesor menggunakan lokasi I/O 800000F8H-800000FFH untuk komunikasi antara 8037 dan 80386. koprosesor numeric 80287, yang dirancang untuk di gunakan bersama 80286, menggunakan alamat I/O 00F8H-00FFH untuk komunikasi koprosesor. Karena kita kerap mendekode koneksi alamat A15-A2 saja untuk memilih sebuah peranti I/O, perhatikan bahwa koprosesor akan mengaktifkan peranti 00F8H-00FFH, kecuali jika baris alamat A31 juga didekode. Hal ini tidak menjadi masalah karena anda sebenarnya memang di anjurkan untuk tidak menggunakan port I/O 00F8H00FFH untuk berbagai macam tujuan. GAMBAR Fitur baru yang di tambahkan pada 80386 yang terkait dengan I/O hanyalah informasi I/O privilese yang di tambahkan pada ujung TTS ketika 80386 di operasikan dalam mode terproteksi. Seperti yang di gambarkan pada bagian menejemen memori, sebuah lokasi I/O dapat di blok atau di larang penggunaanya dalam mode terproteksi. Jika lokasi I/O yang di blok di alamati maka di hasilkan sebuah interupsi (tipe 13, general fault). Pola tersebut di tambahkan sedemikian rupa sehingga pengaksesan I/O dapat di cegah dalam lingkungan multipengguna. Bloking adalah sebuah ekstensi untuk operasi mode terproteksi, sebagaimana level privilese.

Sinyal kontrol memori dan I/O. Memori dan I/O di kontrol dengan terpisah. Sinyal M/IO menandakan apakah transfer data terjadi antara mikroprosesor dengan memori (M/IO=1) atau dengan I/O (M/IO=0). Sebagai tambahan pada M/IO, system memori dan I/O harus membaca dan menulis data. Sinyal W/R berlogika 0 untuk opersi baca, dan berlogika 1 untuk tulis. Sinyal ADS dugunakan untuk mengualifikasi sinyal kontrol M/IO dan W/R. ini adalah perubahan kecil dari mikrorposesor intel sebelumnya yang tidak menggunakan ADS untuk proses kualifikasi. PUSAT PENGEMBANGAN BAHAN AJAR UMB Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

Pewaktuan. Masalah pewaktuan (timing) sangat penting untuk memahami bagaimana membuat antarmuka memori dan I/O pada mikroprosesor 80386. pada gambar tersebut memperlihatkan diagram pewaktuan untuk sebuah siklus pembacaan memori non-pipeline. Perlu di ketahui bahwa pewaktuan mengacu pada sinyal masukan CLK2, dan juga bahwa setiap siklus bus terdiri dari empat periode clock. Setiap siklus bus memiliki dari dua kondisi clock dengan tiap kondisi (T1 dan T2) terdiri dari dua periode clock. Perlu di ketahui bahwa gambar dalam waktu akses di tulis sebagai waktu nomor 3. versi 16 MHz memungkinkan memori dengan akses sebeasar 78 ns sebelum wait state di sisipkan dalam mode operasi non-pipeline. Untuk memilih mode non-pipeline, kita menempatkan logika 1 pada pin NA. Gambar ini menggambarkan pewaktuan proses baca ketika 80386 di operasikan pada mode pipeline. Perhatikan kemungkinan pewaktuan tambahan pada memori untuk mengakses data karena alamat di kirimkan sebelumnya. Mode pipeline dipilih dengan menempatkan logika 0 pada pin NA dan menggunakan latch alamat untuk mengambil alamat pipeline. Pulsa clock yang di berikan pada latch alamat berasal dari sinyal ADS. Latch alamat harus di gunakan pada system pipeline, demikian juga pada bank interleaved memori. Jumlah minimum interleaved bank, dua dan empat, telah berhasil digunakan dalam beberapa aplikasi. GAMBAR

Perhatikan bahwa alamat pipeline muncul pada satu keadaan clock penuh sebelum keadaan normal pada pengalamatan non-pipeline. Dalam 80386 versi 16 MHz, terdapat penambahan memori akses sebesar 62,5 ns. System non-pipeline memiliki waktu akses memori sebesar 78 ns untuk system memorinya; dalam system pipelined, sebesar 140,5 ns. Keuntungan menggunakan system pipeline adalah tidak di butuhkannya wait state (dalam banyak siklus bus, tetapi tidak semua) dan dapat di koneksikannya sejumlah besar peranti memori berkecepatan lebih rendah dengan mikroprosesor. Kelemahan mode ini adalah kebutuhan akan interleaved memori ketika menggunakn sitem pipeline sehingga di perlukan adanya rangkaian tambahan dan wait state berkala.

Wait state. Wait state di butuhkan jika waktu akses memori ternyata lebih panjang dari waktu akses memori yang di sediakan oleh 8386. dalam system non-pipeline 33 MHz, waktu akses memori hanya sebesar 46 ns. Kenyataannya tak ada lagi memori DRAM yang memiliki waktu akses sebesar 46 ns. Jadi, untuk mengakses DRAM, harus di tambahkan wait state (satu wait untuk DRAM 60 ns) atau PUSAT PENGEMBANGAN BAHAN AJAR UMB Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

sebuah EPROM yang memiliki waktu 100 ns (dua wait). Perlu di ketahui bahwa wait state ini terdapat dalam matherboard dan tidak bisa di pindahkan. GAMBAR

MIKROPROSESOR 80486

Mikroprosesor 80486 merupakan peranti dengan integrasi tinggi yang berisikan lebih dari 1,2 juta transistor. Dalam rangkaian ini terdapat sebuah unit menejemen memori (MMU), sebuah koprosesor numeric lengkap yang kompatibel dengan 80387, sebuah memori cache level satu berkecepatan tinggi yang berisi ruang 8K byte, dan sebuah mikroprosesor 32-bit penuh yang kompatibel dengan mikroprosesor 80386. 80486 saat ini tersedia dalam peranti 25 MHz, 33 MHz, 50 MHz, 66 MHz, atau 100 MHz. Perhatikan bahwa versi 66 MHz adalah double-clocked dan versi 100 MHz adalah tripleclocked. Pada tahun 1990, Intel mendemontrasikan sebuah versi 100 MHz (non double-clocked) dari 80486 untuk majalah computer design, namun belum dirilis. Advanced micro device (AMD) telah memproduksi sebuah versi 40 MHz yang juga tersedia dalam bentuk 80 MHz (double-clocked) dan sebuah 120 MHz (triple-clocked). 80486 tersedia dalam versi 80486DX atau 8046SX. Perbedaannya hanyalah 80486SX tidak memiliki koprosesor numeric sehingga menghemat harga. Koprosesor 80487SX tersedia sebagai komponen terpisah untuk mikroprosesor 80486SX.

Pin-out mikroprosesor 80486DX dan 80486SX. Pin-out mikroprosesor 80486DX, sebuah PGA 168 pin. 80486SX, juga di kemas dalam sebuah PGA 168 pin, tidak turut di tampilkan karena hanya memiliki sedikit perbedaan. Perhatikan bahwa pin B15 adalah NMI pada 80486DX dan pin A15 adalah NMI pada 80486SX. Perbedaan lain, pin A15 adalah IGNNE pada 80486DX (tidak terdapat pada 80486SX), pin C14 adalah FERR pada 80486DX, kemudian pin-pin B15 dan C14 pada 80486SX tidak terkoneksi. GAMBAR

Ketika melakukan koneksi mikroprosesor 80486, semua pin-pin Vcc dan Vss harus terkoneksi dengan power supply untuk operasi yang sesuai. Power supply harus mampu memasok 5,0 V sebanyak 10%, hingga arus 1,2 A untuk versi 33 MHz. Pasokan arus rata-rata adalah 650 mA untuk versi 33 MHz. Intel juga telah memproduksi versi 3,3 V yang membutuhkan arus rata-rata sebesar 500 mA pada kecepatan tiga kali clock dari 100 MHz. Keluaran logika 0 dapat menaikan arus sehingga 1,0 mA. Jika arus yang di butuhkan lebih besar, seperti yang biasa terjadi, maka 80486 harus di beri penyangga. PUSAT PENGEMBANGAN BAHAN AJAR UMB Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

Definisi pin. A31-A2 address output A31-A2 melengkapi memori dan I/O dengan alamat selama operasi normal; selama satu invalidasi cache line, A31-A4 digunakan untuk mengendalikan mikroprosesor. A20M address 20 mask mengakibatkan 80486 melapisi alamat di sekitar lokasi 000FFFFFH sampai 00000000H, sebagaimana pada mikroprosesor 8086. hal ini memungkinkan sebuah sistem memori yang berfungsi seperti system memori riil 1M byte dalam mikroprosesor 8086.

ADS

address data strobe menjadi suatu logika 0 untuk menandakan bahwa bus alamat berisi sebuah alamat memori yang valid.

AHOLD

address hold input membuat mikroprosesor menempatkan koneksi bus alamat pada keadaan impendansi yang tinggi, dengan sisa bus yang masih aktif, yang sering digunakan oleh bus master lain untuk mendapatkan akses ke sebuah siklus invalidasi cache.

BE3-BE0

keluaran byte enable yang memilih sebuah system memori ketika informasi di transfer antar mikroprosesor dan ruang memori beserta I/O. sinyal BE3 mengaktifkan pada D31-D24, BE2 mengaktifksn pada D23-D1, BE16 mengaktifkn pada D15-D8, dan BE0 mengaktifksn pada D7-D0.

BLAST

keluaran burst last menunjukan bahwa siklus burst bus telah selesai pada aktivasi sinyal BRDY berikutnya.

BOFF

masukan back-off mengakibatkan mikroprosesor menempatkan bus pada keadaan impendansi yang tinggi selama siklus clock berikutnya. Mikrprpsesor mempertahankan bus hold state hingga pin BOFF di tempatkan pada logika level 1.

BRDY

masukan burst ready di gunakan untuk memberi sinyal ke mikroprosesor bahwa sebuah siklus burst telah selesai.

BREQ

keluaran bus request menandakan bahwa 80486 telah menghasilkan sebuah permintaan bus internal (internal bus request).

BS8

masukan bus size 8 yang memerintah 80486 untuk menyusun dirinya sendiri dengan sebuah bus data 8-bit untuk mengakses komponen memori dan I/O berbasis byte.

BS16

masukan bus size 16 yang memerintah 80486 untuk menyusun dirinya sendiri dengan sebuah bus data 16-bit untuk mengakses komponen memori I/O berbasis word.

PUSAT PENGEMBANGAN BAHAN AJAR UMB

Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

CLK

clock input melengkapi 80486 dengan basis timing signal. Masukan clcok adalah masukan kompatibel TTL berupa 25 MHz untuk mengoperasikan 80486 pada 25 MHz.

D31-D0

data bus yang mentransfer data antar mikroprosesor dan memori beserta I/O sistemnaya. Koneksi bus data D7-D0 digunakan untuk menerima vector interupsi bertipe angka selama sebuah interupsi berlangsung.

D/C

keluaran data/control menandai apakah operasi adalah transfer data apakah siklus kontrol.

DP3-DP0

data parity I/O yang menediakakn paritas untuk sebush operasi tulis dan mengecek paritas untuk sebuah operasi baca.

EADS

masukan eksternal address strobe yang di gunakan dengan AHOLD untuk memberi sinyal bahwa sebuah alamat eksternal digunakan untuk melakukan siklus invalidasi cache.

FERR

keluaran floating-pont error manandakan bahwa floating-point telah mendeteksi sebuah kesalahan. Ini di gunakan untuk mempertahankan kompatilbilitas dengan perangkat lunak DOS.

FLUSH

msukan cache flush yang memaksa mikroprosesor untuk menghapus isi cache internal 8K byte.

HLDA

keluaran hold acknowledge menandakan bahwa masukan hold sedang aktif dan mikroprosesor telah menempatkan bus dalam keadaan impendansi yang tinggi.

HOLD

masukan hold meminta sebuah aksi DMA, yang menyebabkan alamat, data dan bus kontrol di tempatkan pada keadaan impendansi yang tinggi serta di kenali, agar menjadi sebuah logika 0.

IGNNE

masukan ignore numeric error menyebabkan koprosesor mengabaikan kesalahan floating-point dan melanjutkan pemrosesan data. Sinyal tersebut tidk mempengaruhi kondisi pin FERR.

INTR

masukan interrupt request yang meminta sebuah interruptmaskable, sebagainmana yang di lakukan pada kelurga intel yang lain.

KEN LOCK

masukan cache enable menyababkan bus yang ada di simpan dalam cache internal. keluaran lock menjadi sebuah logika 0 unttuk sejumlah intruksi yang di imbuhi prefiks lock.

M/IO

memori/IO mendefinisikan apakah bus alamat terdiri dari sebuah alamat memori atau sebuah port num,ber I/O yang juga di gabung denagn sinyal W/R untuk menhasilkan sinyal kontrol baca dan tulis pada memori dan I/O.

PUSAT PENGEMBANGAN BAHAN AJAR UMB

Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2

TRANSPARANSI KULIAH

TANGGALREVISI TANGGAL BERLAKU

: ---: 09 September 2004 : ----

ORGANISASI DAN ARSITEKTUR KOMPUTER II

KODE DOKUMEN

PUSAT PENGEMBANGAN BAHAN AJAR UMB

Al-Bahra. L.B, S. Kom, M. Kom Arsitektur Organisasi Komputer 2