MODUL 2 PARAMETER GERBANG LOGIKA

Muhammad Iqbal Fauzan Aulia (13217051)

Asisten: Joshua (13215043)
Tanggal Percobaan: 21/09/2018
EL2102-Praktikum Sistem Digital
Laboratorium Dasar Teknik Elektro - Sekolah Teknik Elektro dan Informatika ITB

2. STUDI PUSTAKA
1. PENDAHULUAN
2.1 KARAKTERISTIK STATIC VOLTAGE
1.1 LATAR BELAKANG
TRANSFER[1]
IC merupakan komponen yang sangat penting dan
Karakteristik static voltage transfer dari sebuah
sangat sering dipakai dalam bidang keilmuan
gerbang logika adalah plot dari tegangan keluaran
sistem digital. IC terdiri atas gerbang-gerbang
gerbang logika VOUT dibandingkan dengan
logika dan komponen-komponen lain yang
tegangan masukannya VIN. Kata static
terintegrasi menjadi sebuah sistem. Dalam
menunjukkan bahwa faktor waktu tidak
praktiknya, karakteristik dari gerbang logika tidak
diperhitungkan. Secara matematis, karakteristik
pernah sama dengan sifat idealnya. Jika
voltage transfer dapat didefinisikan sebagai VOUT =
karakteristik-karakteristik praktis tersebut tidak
f(VIN).
dipahami dengan baik, tentunya bisa terjadi
kesalahan fatal dalam penggunaan gerbang logika. Gambar 2-1 (a)Karakteristik voltage transfer dan
Oleh karena itu, pada praktikum ini dilakukan (b)operating point
percobaan untuk memahami karakteristik-
karakteristik gerbang logika.
Hal lain yang juga penting dalam penggunaan
gerbang logika adalah pemahaman terhadap
operating point dan kemampuan membuat
rangkaian sederhana menggunakan IC berbasis
CMOS yang juga akan dilakukan pada praktikum
ini.

1.2 TUJUAN PERCOBAAN

Hal-hal yang bisa didapatkan dari karakteristik
Setelah percobaan ini dilaksanakan, praktikan voltage transfer adalah sebagai berikut.
diharapkan dapat:
1. memahami karakteristik-karakteristik 2.1.1 OPERATING POINT
gerbang logika: voltage transfer, noise Operating point adalah nilai tegangan keluaran
margin, dan propagation delay. gerbang logika yang dapat diidentifikasi sebagai
2. memahami parameter gerbang logika HIGH atau LOW. Pada kasus inverter, untuk
yaitu operating point yang mendapatkan keluaran HIGH, maka nilai LOW
merepresentasikan range logika HIGH dan operating point harus menjadi masukan inverter.
LOW, Begitu pula sebaliknya.

3. dan membuat rangkaian kombinasional 2.1.2 NOISE MARGIN

sederhana menggunakan IC berbasis
CMOS. Gambar 2-2 noise margin

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 1

 Sebagai tambahan, didefinisikan dua parameter
lain, yaitu worst case propagation delay time
yang merupakan fungsi yang menghasilkan nilai
yang lebih besar di antara tPHL dan tPLH,
dirumuskan sebagai
tPD = maximum(tPHL,tPLH)
dan average propagation delay time yang
merupakan fungsi yang menghasilkan nilai rata-
rata dari tPHL dan tPLH, dirumuskan sebagai
tPD(average) = (tPHL+tPLH)/2.
Noise margin didefinisikan sebagai jumlah
tegangan derau efektif yang dapat ditoleransi oleh 3. METODOLOGI
masukan gerbang logika tanpa mengubah nilai
keluarannya. 3.1 ALAT YANG DIGUNAKAN
Untuk menentukan nilai dari noise margin,
diperlukan beberapa nilai yang dapat dilihat pada 3.1.1 IC 74LS00
gambar 2-1: VOL, VOH, VIH, dan VIL. VOL (V output
low) adalah nilai minimum dari tegangan output.
VOH (V output high) adalah nilai maksimum dari
tegangan output. VIH dan VIL didapatkan dengan
menentukan dua titik pada grafik karakteristik
voltage transfer yang memiliki nilai gradien -1. Nilai
input yang lebih tinggi ditetapkan sebagai VIH (V
input high) dan nilai yang lebih rendah ditetapkan
sebagai VIL (V input low).
Dari nilai tersebut, dapat diperoleh nilai noise
margin untuk nilai logika LOW (low noise margin)
NML=VIL-VOL
dan noise margin untuk nilai logika HIGH (high
noise margin):
NMH=VOH-VIH.

2.2 GATE DELAY[1]

Gambar 2-2 gate delay Spesifikasi:

Pada situasi praktis, ketika suatu gerbang logika

menerima tegangan input, tegangan output tidak
akan langsung terdampak. Untuk mengukur
lamanya jarak waktu antara penerimaan tegangan
input dan terdampaknya tegangan output,
digunakan dua parameter: high to low
propagation time (tPHL) dan low to high
propagation time (tPLH). Pengukuran kedua
parameter tersebut dilakukan pada posisi 50% dari
VIN dan VOUT seperti terlihat pada gambar 2-3.

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 2

3.1.2 IC 74LS04 3.1.3 IC 74LS08

Spesifikasi:

Spesifikasi:

3.1.4 IC CMOS 4007

Spesifikasi:

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 3

 3.1.6 MULTIMETER DIGITAL SANWA CD800A

3.1.5 OSILOSKOP INSTEK GDS-1152A-U

Spesifikasi:

Spesifikasi:

3.1.7 MULTIMETER DIGITAL RIGOL DM 3058 E

Spesifikasi:

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 4

 Setting keluaran generator sinyal
menjadi sinyal segitiga dengan
frekuensi maks 1 KHz, tegangan
puncak 5V, dan tegangan minimum 0V.
Gunakan port OUTPUT sebagai
keluaran

Sambungkan generator sinyal, osiloskop,

dan gerbang logika dengan konfigurasi
seperti gambar 3-1

Sambungkan power supply 5V pada VCC

3.1.8 ALAT-ALAT LAINNYA YANG DIGUNAKAN dan GND

1) Kit praktikum Gerbang Logika NOR TTL

dan Parameter Gerbang Logika
Amati bentuk sinyal pada osiloskop
2) 1 buah project board
dengan mode X-Y
3) Power supply dan generator sinyal
4) Kabel BNC-BNC/BNC-buaya/BNC- 3.2.2 PERCOBAAN 1B: MENCARI NILAI NML
banana secukupnya DAN NMH
5) Kabel banana-banana/banana-
buaya/buaya-buaya secukupnya. Gunakan inverter TTL 74LS04

3.2 LANGKAH KERJA

Berikut adalah perincian langkah kerja yang Tukar posisi probe osiloskop kanal 1 dan
dilakukan praktikan dalam melakukan percobaan- kanal 2 sehingga bertukar dari percobaan
percobaan pada praktikum kali ini. 1A

3.2.1 PERCOBAAN 1A: VOLTAGE TRANSFER

CHARACTERISTIC DAN NOISE MARGIN
Dapatkan sinyal keluaran inverter dalam
DARI IC74LS04
mode X-Y dan tumpuk gambarnya
Gambar 3-2 Bentuk rangkaian percobaan 1A dengan hasil dari percobaan 1A

Ulangi langkah di atas untuk inverter

CMOS 4007

3.2.3 PERCOBAAN 1C: DELAY PROPAGASI

Gambar 3-2 Bentuk rangkaian percobaan 1C

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 5

 3.2.5
Gunakan kit praktikum Parameter
Gerbang Logika Percobaan 1C dan susun
rangkaian seperti gambar 3-2
Atur keluaran generator sinyal menjadi
sinyal kotak dengan frekuensi 600 Hz,
setting triggering menggunakan positive
edge
PERCOBAAN 1E: RANGKAIAN
KOMBINASIONAL SEDERHANA
Buatlah gerbang logika OR (Q=A+B)
dari inverter dan gerbang logika NAND
dari percobaan 1D
Variasikan kedua A dan B input dan catat
hasilnya dalam tabel kebenaran

3.2.6 PERCOBAAN 1F: GERBANG LOGIKA NOR

Atur posisi vertikal sinyal dari kanal 1 TTL
dan kanal 2 pada posisi 50% di sumbu X
Gambar 3-4 Bentuk rangkaian kit praktikum Gerbang
Logika NOR TTL

Ulangi langkah-langkah di atas untuk

3.2.4 PERCOBAAN 1D: VERIFIKASI FUNGSI

LOGIKA
Gambar 3-3 Bentuk rangkaian percobaan 1D

Gunakan kit praktikum Gerbang Logika

NOR TTL, hubungkan VCC dan GND
ke power supply 5V dan voltmeter pada
terminal OUT

Berikan input IN A, B, dan C nilai logika

0 dan ukur tegangan OUT dan seluruh
Gunakan kit praktikum Parameter
simpul yang lain
Gerbang Logika Percobaan 1D dan
susun rangkaian seperti gambar 3-3

Ubah salah satu input menjadi nilai

Gunakan voltmeter pada pin OUT logika 1 dan ukur tegangan pada OUT
dan seluruh simpul yang lain

Variasikan ketiga masukan dari gerbang

logika dan masukan hasilnya ke tabel Ubah dua input menjadi nilai logika 1
kebenaran. Untuk logika HIGH gunakan dan ukur tegangan pada OUT. Lakukan
Vcc power supply bernilai 5V, untuk juga untuk kasus semua input bernilai
LOW gunakan ground power supply logika 1

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 6

4. HASIL
Berikut adalah data hasil percobaan.

4.1 VOLTAGE TRANSFER CHARACTERISTIC

DAN NOISE MARGIN
Grafik 4-1 IC 74LS04 Percobaan 1A

Grafik 4-2 CMOS 4007 Percobaan 1A 4.3 DELAY PROPAGASI

Grafik 4-5 Delay propagasi slope edge positif

Grafik 4-6 Delay propagasi slope edge negatif

4.4 VERIFIKASI FUNGSI LOGIKA

Tabel 4-1 Verifikasi fungsi logika
Variabel input Output
A B C IC 1 IC 2
4.2 MENCARI NILAI MNL DAN MNH 0 0 0 0 1
Grafik 4-3 IC 74LS04 Percobaan 1B 0 0 1 0 1
0 1 0 0 1
0 1 1 0 1
1 0 0 0 1
1 0 1 0 1
1 1 0 0 1
1 1 1 1 0

4.5 RANGKAIAN KOMBINASIONAL

SEDERHANA
Grafik 4-7 Rangkaian kombinasional sederhana

Tabel 4-2 Rangkaian kombinasi sederana

Grafik 4-4 CMOS 4007 Percobaan 1B
input output v output
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 7
 A B Q
0 0 0 134,6mV
0 1 1 3,472 V
1 0 1 3,473 V
1 1 1 3,473 V

DAFTAR PUSTAKA
[1] M. T. Hutabarat, et. al., Petunjuk Praktikum
Sistem Digital, Laboratorium Dasar Teknik
Elektro, Institut Teknologi Bandung, 2018.

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 8