LAPORAN PERCOBAAN IX
I. Tujuan
Tujuan dari percobaan ini adalah untuk Mengetahui tentang
perangkat keras mikrokontroler ATMEGA 16APU.
enam mode hemat daya yang dapat dipilih perangkat lunak. Mode Idle
menghentikan CPU sementara memungkinkan USART, antarmuka dua
kabel, Konverter A / D, SRAM, Timer / Penghitung, port SPI, dan
sistem interupsi untuk terus berfungsi. Mode Power-down menyimpan
isi register tetapi membekukan Osilator, menonaktifkan semua fungsi
chip lainnya hingga External Interrupt atau Hardware Reset berikutnya.
Dalam mode Hemat daya, Pengatur Waktu Asinkron terus berjalan,
memungkinkan pengguna untuk mempertahankan basis pengatur waktu
saat perangkat lainnya sedang tidur. Mode Pengurangan Noise ADC
menghentikan CPU dan semua modul I / O kecuali Asynchronous Timer
dan ADC, untuk meminimalkan kebisingan peralihan selama konversi
ADC. Dalam mode Standby, Crystal / resonator Oscillator sedang
bekerja saat perangkat lainnya sedang tidur. Hal ini memungkinkan
penyalaan yang sangat cepat dikombinasikan dengan konsumsi daya
yang rendah. Dalam mode Extended Standby, Osilator utama dan Timer
Asinkron terus berjalan.
Susunan-susunan kaki pada ATMEGA 16APU berdasarkan Gambar
3. 2 adalah sebagai berikut :
1. VCC (Tegangan suplai digial)
2. GND / Ground
3. Port A (PA7:PA0)
Port A berfungsi sebagai input analog ke A / D Converter. Port
A juga berfungsi sebagai port I / O dua arah 8-bit, jika Konverter
A / D tidak digunakan. Pin port dapat menyediakan resistor pull-
up internal (dipilih untuk setiap bit). Buffer keluaran Port A
memiliki karakteristik penggerak simetris dengan kemampuan
sumber dan wastafel yang tinggi. Ketika pin PA0 ke PA7
digunakan sebagai input dan secara eksternal ditarik rendah,
mereka akan mendapatkan arus jika resistor pull-up internal
diaktifkan. Pin Port A tri-status ketika kondisi reset menjadi
aktif, bahkan jika jam tidak berjalan.
4. Port B (PB7:PB0)
V. Simpulan
Simpulan yang dapat diperoleh dari percobaan ini adalah
ATmega16APU adalah mikrokontroler CMOS 8-bit berdaya rendah
berdasarkan arsitektur RISC yang ditingkatkan AVR.