Elektronik Digital 1

Halaman 1
SERI TEKNIK ELEKTRONIK
Elektronik Digital 1
Sirkuit Logika Kombinasi
Tertulien Ndjountche
Halaman 2
halaman 3
Kemahahadiran perangkat elektronik dalam kehidupan kita sehari-hari
kehidupan telah disertai dengan penurunan skala chip
ukuran fitur dan kompleksitas digital yang semakin meningkat
sirkuit.
Buku ini dikhususkan untuk analisis dan desain digital
sirkuit, di mana sinyal hanya dapat mengasumsikan dua kemungkinan
tingkat logika. Ini berkaitan dengan prinsip dan konsep dasar
dari elektronik digital. Ini membahas semua aspek dari
logika kombinasional dan memberikan pemahaman rinci
gerbang logika yang merupakan komponen dasar dalam
implementasi sirkuit yang digunakan untuk melakukan fungsi dan
operasi aljabar Boolean. Sirkuit logika kombinasional
dicirikan oleh keluaran yang hanya bergantung pada
nilai masukan.
Teknik yang efisien untuk menurunkan persamaan logika diusulkan
bersama-sama dengan metode analisis dan sintesis
rangkaian logika kombinasional. Setiap bab terstruktur dengan baik
dan dilengkapi dengan pilihan latihan yang diselesaikan
meliputi praktik desain logika.
Tertulien Ndjountche menerima gelar PhD di bidang kelistrikan
teknik dari Erlangen-Nuremberg University di
Jerman. Dia telah bekerja sebagai profesor dan peneliti di
universitas di Jerman dan Kanada. Dia telah menerbitkan
banyak makalah teknis dan buku di bidangnya
minat.
Z(7ib8e8-CBJIEH(
www.iste.co.uk
halaman 4
halaman 5
halaman 6
Editor Seri
Robert Baptis
Sirkuit Logika Kombinasi
Tertulien Ndjountche
halaman 7
Pertama kali diterbitkan tahun 2016 di Inggris Raya dan Amerika Serikat oleh ISTE Ltd dan John Wiley & Sons, Inc.
Terlepas dari transaksi yang adil untuk tujuan penelitian atau studi pribadi, atau kritik atau ulasan, sebagai:
diizinkan di bawah Hak Cipta, Desain dan Paten Act 1988, publikasi ini hanya dapat direproduksi,
disimpan atau ditransmisikan, dalam bentuk apa pun atau dengan cara apa pun, dengan izin tertulis sebelumnya dari penerbit,
atau dalam hal reproduksi reprografis sesuai dengan persyaratan dan lisensi yang dikeluarkan oleh
PKB. Pertanyaan tentang reproduksi di luar persyaratan ini harus dikirim ke penerbit di
alamat yang tidak disebutkan:
ISTE Ltd
John Wiley & Sons, Inc.
27-37 St George's Road
Jalan Sungai 111
London SW19 4EU
Hoboken, NJ 07030
Inggris
Amerika Serikat
www.iste.co.uk
www.wiley.com
© ISTE Ltd 2016
Hak Tertulien Ndjountche untuk diidentifikasi sebagai penulis karya ini telah ditegaskan olehnya
sesuai dengan Undang-Undang Hak Cipta, Desain dan Paten 1988.
Nomor Kontrol Perpustakaan Kongres: 2016939642
British Library Katalogisasi-dalam-Publikasi Data
Catatan CIP untuk buku ini tersedia dari British Library
ISBN 978-1-84821-984-7
halaman 8
Isi
Kata pengantar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
ix
Bab 1. Sistem Bilangan . . . . . . . . . . . . . . . . . . . . . . . . . .
1
1.1. Pengantar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1
1.2. Angka desimal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1
1.3. Bilangan biner. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2
1.4. bilangan oktal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4
1.5. Penomoran heksadesimal. . . . . . . . . . . . . . . . . . . . . . . . . .
5
1.6. Representasi dalam radix B . . . . . . . . . . . . . . . . . . . . . . . . .
6
1.7. Bilangan desimal berkode biner. . . . . . . . . . . . . . . . . . . . . .
7
1.8. Representasi bilangan bulat bertanda. . . . . . . . . . . . . . . . . . . . .
8
1.8.1. Representasi tanda-besar. . . . . . . . . . . . . . . . . . . . .
9
1.8.2. Representasi komplemen dua. . . . . . . . . . . . . . . . . . . 10
1.8.3. Representasi kelebihan-E. . . . . . . . . . . . . . . . . . . . . . . . . 12
1.9. Representasi bagian pecahan dari suatu bilangan. . . . . . . . . . . . 13
1.10. Operasi aritmatika pada bilangan biner. . . . . . . . . . . . . . . . 16
1.10.1. Tambahan. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
1.10.2. Pengurangan. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
1.10.3. Perkalian. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
1.10.4. Divisi. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
1.11. Representasi bilangan real. . . . . . . . . . . . . . . . . . . . . . 20
1.11.1. Representasi titik tetap. . . . . . . . . . . . . . . . . . . . . . . 20
1.11.2. Representasi floating-point. . . . . . . . . . . . . . . . . . . . . 22
1.12. Representasi data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
1.12.1. Kode abu-abu. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
1.12.2. kode p-keluar-n. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
1.12.3. kode ASCII. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
1.12.4. Kode lainnya. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
1.13. Kode untuk melindungi dari kesalahan. . . . . . . . . . . . . . . . . . . . . . 31
halaman 9
vi Elektronik Digital 1
1.13.1. Sedikit paritas. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
1.13.2. Kesalahan mengoreksi kode. . . . . . . . . . . . . . . . . . . . . . . . . 33
1.14. Latihan. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
1.15. Solusi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Bab 2. Gerbang Logika . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
2.1. Pengantar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
2.2. Gerbang logika. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
2.2.1. gerbang BUKAN. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
2.2.2. gerbang DAN. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
2.2.3. ATAU gerbang. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
2.2.4. gerbang XOR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
2.2.5. Gerbang logika komplementer. . . . . . . . . . . . . . . . . . . . . . . 53
2.3. Penyangga tiga keadaan. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
2.4. Fungsi logika. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
2.5. Korespondensi antara tabel kebenaran dan fungsi logika. . . . . 55
2.6. Aljabar Boolean . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
2.6.1. teorema aljabar Boolean. . . . . . . . . . . . . . . . . . . . . . . 59
2.6.2. peta Karnaugh. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
2.6.3. Penyederhanaan fungsi logika dengan banyak keluaran. . . . . . . 73
2.6.4. Faktorisasi fungsi logika. . . . . . . . . . . . . . . . . . . . 74
2.7. Implementasi rangkaian logika multi-level. . . . . . . . . . . . . . . . . 76
2.7.1. Contoh. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
2.7.2. rangkaian logika gerbang NAND. . . . . . . . . . . . . . . . . . . . . . . . 78
2.7.3. Rangkaian logika berbasis gerbang NOR. . . . . . . . . . . . . . . . . . . . . . 80
2.7.4. Representasi berdasarkan operator XOR dan AND . . . . . . . . . 82
2.8. Pertimbangan praktis. . . . . . . . . . . . . . . . . . . . . . . . . . . 89
2.8.1. Diagram waktu untuk rangkaian logika. . . . . . . . . . . . . . . . . . . 90
2.8.2. Bahaya statis. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
2.8.3. Bahaya dinamis. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
2.9. Demonstrasi beberapa identitas aljabar Boolean. . . . . . . . . . . . 93
2.10. Latihan. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
2.11. Solusi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Bab 3. Blok Fungsi Logika Kombinasional . . . . . . . . . . 115
3.1. Pengantar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
3.2. Multiplekser. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
3.3. Demultiplexer dan dekoder. . . . . . . . . . . . . . . . . . . . . . . . . 121
3.4. Implementasi fungsi logika menggunakan multiplexer atau decoder. . . 127
3.4.1. Multiplekser. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
3.4.2. Dekoder. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
3.5. Encoder. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
3.5.1. pembuat enkode 4:2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
halaman 10
Isi
vii
3.5.2. pembuat kode 8:3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
3.5.3. Pembuat kode prioritas. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
3.6. Transcoder. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
3.6.1. Kode biner dan kode Gray. . . . . . . . . . . . . . . . . . . . . . . 143
3.6.2. Kode BCD dan kelebihan-3 . . . . . . . . . . . . . . . . . . . . . . . . . 149
3.7. Generator cek paritas. . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
3.8. Pemindah barel. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
3.9. Latihan. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
3.10. Solusi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
Bab 4. Metode Sistematis untuk Penyederhanaan
Fungsi Logika . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
4.1. Pengantar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
4.2. Definisi dan pengingat. . . . . . . . . . . . . . . . . . . . . . . . . . 203
4.2.1. Definisi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
4.2.2. Prinsip minimalisasi fungsi logika. . . . . . . . . . . . . . 204
4.3. peta Karnaugh. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
4.3.1. Fungsi lima variabel. . . . . . . . . . . . . . . . . . . . . . . . 205
4.3.2. Fungsi enam variabel. . . . . . . . . . . . . . . . . . . . . . . . 207
4.3.3. Peta Karnaugh dengan variabel yang dimasukkan . . . . . . . . . . . . . . . . . 208
4.3.4. Aplikasi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
4.3.5. Representasi berdasarkan operator XOR dan AND . . . . . . . 220
4.4. Metode sistematis untuk penyederhanaan. . . . . . . . . . . . . . . . . . . 220
4.4.1. Penentuan implikan prima . . . . . . . . . . . . . . . . . . 221
4.4.2. Menemukan istilah konstitutif dari ekspresi minimal . . . . . . . 224
4.4.3. Teknik Quine–McCluskey: penyederhanaan yang tidak lengkap
fungsi yang ditentukan. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
4.4.4. Penyederhanaan fungsi dengan beberapa output. . . . . . . . . . 235
4.5. Latihan. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241
4.6. Solusi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
Daftar Pustaka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
indeks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
halaman 11
halaman 12
Kata pengantar
Kemahahadiran perangkat elektronik dalam kehidupan sehari-hari disertai dengan:
ukuran yang semakin kecil dan kompleksitas sirkuit digital yang terus meningkat. Ini
pekerjaan yang komprehensif dan mudah dipahami berkaitan dengan prinsip-prinsip dasar digital
elektronik dan memungkinkan pembaca untuk memahami seluk-beluk sirkuit digital, dari logika
gerbang ke mesin keadaan-terbatas. Ini menyajikan semua aspek yang terkait dengan kombinasional
logika dan logika sekuensial. Ini memperkenalkan teknik untuk sederhana dan ringkas
membangun persamaan logika serta metode untuk analisis dan desain digital
sirkuit. Penekanan telah diberikan secara khusus pada pendekatan desain yang dapat digunakan untuk
memastikan operasi yang andal dari mesin keadaan-terbatas. Berbagai logika yang dapat diprogram
struktur sirkuit dan aplikasinya juga telah disajikan. Setiap bab adalah
dilengkapi dengan contoh-contoh praktis dan latihan yang dirancang dengan baik yang disertai
oleh solusi yang berhasil.
Buku ini membahas semua aspek yang berbeda dari elektronik digital, menggunakan
pendekatan deskriptif yang dipadukan dengan pendekatan bertahap, rinci dan komprehensif
presentasi konsep dasar. Prinsip-prinsip logika kombinasional dan sekuensial
disajikan, serta teknik yang mendasari analisis dan desain
sirkuit digital. Analisis dan desain sirkuit digital dengan kompleksitas yang meningkat
difasilitasi oleh penggunaan abstraksi pada tingkat sirkuit dan arsitektur. Ada
tiga volume dalam seri ini dikhususkan untuk mata pelajaran berikut:
1) rangkaian logika kombinasional;
2) rangkaian logika sekuensial dan aritmatika;
3) mesin keadaan terbatas.
Pendekatan progresif telah dipilih dan bab-babnya relatif
independen satu sama lain. Untuk membantu menguasai materi pelajaran dan mempraktikkannya
konsep dan teknik yang berbeda, buku-buku ini dilengkapi dengan pilihan
latihan dan solusi.
halaman 13
x
1. Ringkasan
Volume 1 membahas rangkaian logika kombinasional. Gerbang logika adalah dasar
komponen dalam rangkaian digital. Mereka mengimplementasikan fungsi logika Boolean dan
operasi yang diterapkan pada data berkode biner. Logika kombinasional hanya digunakan
untuk fungsi dan operasi logika yang outputnya hanya bergantung pada input. Ini
volume pertama berisi empat bab berikut:
1) Sistem Nomor;
2) Gerbang Logika;
3) Blok Fungsi Logika Kombinasional;
4) Metode Sistematis untuk Penyederhanaan Fungsi Logika.
2. Pembaca
Buku ini adalah alat yang sangat diperlukan untuk semua mahasiswa teknik di bujangan atau
kursus master yang ingin memperoleh pengetahuan digital yang terperinci dan praktis
elektronik. Cukup detail untuk dijadikan referensi untuk elektronik, otomatisasi
dan insinyur komputer.
Tertulien N DJOUNTCHE
April 2016
halaman 14
1
Sistem Angka
1.1. pengantar
Sistem digital digunakan untuk memproses data dan melakukan perhitungan di sebagian besar
instrumentasi, pemantauan dan perangkat komunikasi. Sebagai besaran fisis dan
sinyal hanya dapat mengambil nilai diskrit dalam sistem digital, interpretasi dari
informasi dunia nyata memerlukan penggunaan sirkuit antarmuka seperti konverter data.
Secara umum, angka dapat direpresentasikan dalam sistem penomoran yang berbeda. NS
sistem desimal umumnya digunakan dalam transaksi rutin sedangkan sistem biner adalah
dasar elektronika digital. Setiap sistem angka (atau penomoran) didefinisikan oleh a
base (atau radix), yang merupakan kumpulan simbol yang berbeda. representasi dari
nomor dalam sistem penomoran dapat dianggap sebagai perubahan basis. Di sebuah
sistem bilangan posisional, nilai suatu bilangan tergantung pada tempat yang ditempati oleh
masing-masing digitnya dalam representasi.
1.2. Bilangan desimal
Sistem bilangan desimal menggunakan 10 angka atau simbol berikut: 0, 1, 2, 3,
4, 5, 6, 7, 8, 9. Jadi radixnya adalah 10.
E XAMPLE 1.1.– Uraikan angka 734 dan 12345 menjadi pangkat 10.
Penguraian angka 734 mengambil bentuk:
734 = (7 × 10 2 ) + (3 × 10 1 ) + (4 × 10 0 )
= 734 10
Elektronika Digital 1 : Rangkaian Logika Gabungan , Edisi Pertama. Tertulien Ndjountche.
© ISTE Ltd 2016. Diterbitkan oleh ISTE Ltd dan John Wiley & Sons, Inc.
halaman 15
2
Untuk nomor 12345, kami memiliki:
12 345 = (1 × 10 4 ) + (2 × 10 3 ) + (3 × 10 2 ) + (4 × 10 1 ) + (5 × 10 0 )
= 12 345 10
Tergantung pada posisinya, setiap angka dikalikan dengan kekuatan yang sesuai dari
10. Digit paling kanan mewakili digit satuan.
1.3. Bilangan biner
Sistem bilangan biner didasarkan pada logika dua tingkat, secara konvensional dicatat sebagai 0 (rendah
tingkat) dan 1 (tingkat tinggi). Ini adalah sistem dengan radix dua.
E XAMPLE 1.2.– Ubahlah bilangan desimal 13 dan 125 menjadi bilangan biner.
Penguraian angka 13 dalam pangkat 2 ditulis sebagai:
13 10 = (1 × 2 3 ) + (1 × 2 2 ) + (0 × 2 1 ) + (1 × 2 0 )
= 1101 2
125 10 = (1 × 2 6 ) + (1 × 2 5 ) + (1 × 2 4 ) + (1 × 2 3 ) + (1 × 2 2 ) + (0 × 2 1 )
+(1 × 2 0 ) = 1111101 2
Kode biner yang kemudian diperoleh untuk bilangan positif disebut natural
Kode biner.
Koefisien atau angka (0 atau 1) yang digunakan dalam representasi biner dari suatu angka
disebut bit.
Bit paling kanan disebut least significant bit (LSB), sedangkan bit paling kiri
disebut bit paling signifikan (MSB).
Dalam praktiknya, konversi bilangan desimal ke bilangan biner dapat dilakukan
keluar dengan membaca, dari yang terakhir ke yang pertama, sisa dari serangkaian pembagian bilangan bulat sebagai
diilustrasikan oleh Gambar 1.1.
Unit aritmatika dan logika mikroprosesor memanipulasi bilangan biner atau
kata dengan jumlah bit yang tetap.
halaman 16
Sistem Angka
3
125 2 = 62 Sisa 1 (LSB)
62 2 = 31 Sisa 0
31 2 = 15 Sisa 1
13 2=6 Sisa 1 (LSB)
15 2=7 Sisa 1
6 2=3 Sisa 0
7 2=3 Sisa 1
3 2=1 Sisa 1
3 2=1 Sisa 1
1 2=0 Sisa 1 (MSB)
1 2=0 Sisa 1 (MSB)
13 10 = 1101 2
125 10 = 1111101 2
MSB
2
2
2
2
2
2
13
0
1
1
1
1
LSB
3
2
2
2
0
2
6
MSB
2
0
1
7
1
LSB
31
1
3
1
1
62
125
1
15
0
1
Gambar 1.1. Konversi biner-desimal menggunakan
metode pembagian berurutan
Wilayah
H
V
L
V
Lmin
V
Lmax
V
Hmax
V
Hmin
Voltase
Wilayah
daerah terlarang
V
Gambar 1.2. Representasi level tegangan logika
Sebuah byte adalah kata 8-bit.
Dalam praktiknya, bit 0 dan 1 diwakili oleh level tegangan atau arus.
Gambar 1.2 menunjukkan representasi level tegangan logika. Dua daerah V H dan
V B dipisahkan oleh daerah terlarang di mana tingkat logis tidak terdefinisi.
Status logika dapat ditetapkan ke wilayah berdasarkan logika positif atau logika negatif.
Dalam kasus logika positif, wilayah V H sesuai dengan 1 (atau tingkat tinggi), dan
halaman 17
4
wilayah V B sesuai dengan 0 (atau tingkat rendah); dan dalam kasus logika negatif,
wilayah V H sesuai dengan 0 (atau tingkat rendah), dan wilayah V B sesuai dengan 1 (atau
level tinggi).
1.4. Bilangan oktal
Sistem bilangan oktal atau representasi dengan radix delapan terdiri dari:
simbol berikut: 0, 1, 2, 3, 4, 5, 6, 7.
E XAMPLE 1.3.– Ubahlah bilangan desimal 250 dan 777 menjadi bilangan oktal.
Dalam representasi radix 8, angka 250 berbentuk:
250 10 = (3 × 8 2 ) + (7 × 8 1 ) + (2 × 8 0 )
= 372 8
Dalam kasus nomor 777, kami memiliki:
777 10 = (1 × 8 3 ) + (4 × 8 2 ) + (1 × 8 1 ) + (1 × 8 0 )
= 1 411 8
Digit paling kanan disebut least significant digit (LSD), sedangkan paling kiri disebut
digit disebut digit paling signifikan (MSD).
Pendekatan praktis untuk mengubah bilangan desimal ke bilangan oktal terdiri dari:
melakukan serangkaian pembagian bilangan bulat seperti yang diilustrasikan pada Gambar 1.3.
777 8 = 97 Sisa 1 (LSD)
250 8 = 31 Sisa 2 (LSD)
97 8 = 12 Sisa 1
31 8=3 Sisa 7
12 8=1 Sisa 4
3 8=0 Sisa 3 (MSD)
1 8=0 Sisa 1 (MSD)
250 10 = 372 8
777 10 = 1411 8
LSD
7
3
0
3
8
8
8
31
8
1
4
0
1
LSD
12
97
777
1
250
2
MSD
8
8
8
MSD
1
Gambar 1.3. Konversi desimal-oktal menggunakan
halaman 18
Sistem Angka
5
Penomoran oktal dapat disimpulkan dari penomoran biner dengan mengelompokkan,
mulai dari kanan, bit berurutan dalam triplet atau, sebaliknya, dengan mengganti masing-masing
bilangan oktal dengan tiga bit yang sesuai.
E XAMPLE 1.4.– Tentukan representasi radix 8 untuk bilangan desimal 85 dan
129.
Representasi Radix 8 diperoleh dengan mengganti setiap kelompok tiga bit dengan
bilangan oktal ekuivalen. Oleh karena itu kita dapat menulis:
85 10 = 1010101 2 = 001
kan
1
010
kan
2
101
kan
5
= 125 8
Demikian pula,
129 10 = 10000001 2 = 010
kan
2
000
kan
0
001
kan
1
= 2018 8
1.5. Penomoran heksadesimal
Sistem bilangan heksadesimal atau representasi dengan radix 16 terdiri dari:
simbol berikut: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F.
E XAMPLE 1.5.– Ubahlah bilangan desimal 291 dan 1000 menjadi heksadesimal.
Angka 291 diwakili dalam radix 16 oleh:
291 10 = (1 × 16 2 ) + (2 × 16 1 ) + (3 × 16 0 )
= 123 16
Untuk bilangan 1000 diperoleh :
1 000 10 = (3 × 16 2 ) + (14 × 16 1 ) + (8 × 16 0 )
= 3E8 16
Dalam praktiknya, serangkaian pembagian bilangan bulat memungkinkan untuk mengubah desimal
bilangan ke bilangan heksadesimal. Sisa yang berbeda merupakan hasil dari
konversi, dimulai dengan yang terakhir, yang merupakan MSD, ke yang pertama, yang mewakili
LSD-nya. Kami dengan demikian memiliki:
291 16 = 18 Sisa 3 (LSD)
1000 16 = 62 Sisa 8 (LSD)
18 16 = 1 Sisa 2
62 16 = 3 Sisa 14
1 16 = 0 Sisa 1 (MSD)
3 16 = 0 Sisa 3 (MSD)
291 10 = 123 16
1000 10 = 3E8 16
halaman 19
6
14
2
LSD
16
18
16
LSD
62
8
291
3
MSD 1
1
16
0
16
1000
3
16
3
0
16
MSD
Gambar 1.4. Konversi desimal-heksadesimal menggunakan
Kami juga dapat melanjutkan seperti yang ditunjukkan pada Gambar 1.4, hasil dari setiap konversi
terdiri dari sisa pembagian yang berurutan.
Konversi biner ke heksadesimal dilakukan dengan mengelompokkan bit-bit yang mewakili
biner empat dengan empat dan mulai dari kanan, sebaliknya, menggantikan masing-masing
digit heksadesimal dengan empat bit yang sesuai.
E XAMPLE 1.6.– Ubahlah bilangan desimal 31 dan 2, 988 menjadi heksadesimal.
Untuk mendapatkan heksadesimal ekuivalen dari representasi biner, masing-masing grup
dari empat bit diganti dengan digit heksadesimal yang sesuai. Oleh karena itu kami memiliki:
31 10 = 11111 2 = 0001
kan
1
1111
kan
15=F
= 1F 16
Demikian pula,
2 988 10 = 101110101100 2 = 1011
kan
11=B
1010
kan
10=A
1100
kan
12=C
= BAC 16
Umumnya lebih mudah untuk mewakili nilai oktet menggunakan dua
digit heksadesimal karena lebih kompak.
1.6. Representasi dalam radix B
Secara umum, dalam representasi radix B, bilangan desimal N dapat didekomposisi sebagai:
berikut:
N 10 = b n−1 B n−1 + ··· + b 2 B
2+ b1B
1+ b0B
0
[1.1]
=
n−1
Σ
saya=0
b saya B saya
[1.2]
di mana B 2. Jadi, bilangan desimal N direpresentasikan dalam radix B dengan n digit,
b n−1 ··· b 2 b 1 b 0 .
halaman 20
Sistem Angka
7
Menggunakan n digit dalam penomoran radix B, kita dapat mengkodekan angka desimal dari 0
ke B n 1.
Untuk bilangan bulat yang diwakili oleh n digit dengan radix B, rumus untuk konversi
adalah sebagai berikut:
(b n−1 b n−2 ··· b 2 b 1 b 0 ) B =
n−1
Σ
saya=0
b saya B saya
= b n−1 B n−1 + b n−2 B n−2 + ··· + b 2 B
2+ b1B
1+ b0B
0
= b 0 + B(b 1 + B(b 2 + B(··· + B(b n−2 + Bb n−1 ) ··· )))
= N 10
[1.3]
E XAMPLE 1.7.– Konversikan bilangan biner 110101 2 , bilangan oktal 5671 8 dan
angka heksadesimal 5CAD 16 ke desimal.
Dalam bentuk desimal, angka 110101 2 ditulis sebagai:
110111 2 = 1 × 2 5 + 1 × 2 4 + 0 × 2 3 + 1 × 2 2 + 1 × 2 1 + 1 × 2 0
= 1 + 2( 1 + 2( 1 + 2( 0 + 2( 1 + 2 × 1 ))))
= 55 10
Untuk bilangan 5671 8 , kita peroleh:
5671 8 = 5 × 8 3 + 6 × 8 2 + 7 × 8 1 + 1 × 8 0
= 1 + 8( 7 + 8( 6 + 8 × 5 ))
= 3001 10
Konversi angka 5CAD 16 ke desimal dipengaruhi oleh:
5CAD 16 = 5 × 16 3 + 12 × 16 2 + 10 × 16 1 + 13 × 16 0
= 13 + 16( 10 + 16( 12 + 16 × 5 ))
= 23725 10
1.7. Bilangan desimal berkode biner
Untuk mewakili angka desimal berkode biner (BCD) tipe 8421, setiap digit harus:
digantikan oleh biner 4-bit yang setara.
E XAMPLE 1.8.– Berikan representasi BCD untuk bilangan desimal 90 dan 873.
halaman 21
8
Representasi BCD dari angka 90 ditulis sebagai berikut:
90 10 = 1001 0000 BCD
873 10 = 1000 0111 0011 BCD
Tabel 1.1 memberikan representasi heksadesimal, oktal, biner dan BCD dari
angka dari 0 sampai 15.
Desimal
Perwakilan
nomor
Biner Oktal Heksadesimal
BCD
0
0
0
0000
0000
1
1
1
0001
0001
2
2
2
0010
0010
3
3
3
0011
0011
4
4
4
0100
0100
5
5
5
0101
0101
6
6
6
0110
0110
7
7
7
0111
0111
8
8
10
1000
1000
9
9
11
1001
1001
10
A
12
1010
0001 0000
11
B
13
1011
0001 0001
12
C
14
1100
0001 0010
13
D
15
1101
0001 0011
14
E
16
1110
0001 0100
15
F
17
1111
0001 0101
Tabel 1.1. Tabel konversi untuk 0 angka hingga 15
Harus dicatat bahwa dengan n bit, kita dapat mewakili angka desimal antara 0
dan 10 n/4 -1. Selain kode BCD 8421, ada jenis kode BCD lainnya.
1.8. Representasi bilangan bulat bertanda
Beberapa pendekatan dapat diadopsi untuk mewakili bilangan bulat bertanda dalam sistem digital:
representasi tanda-besar (SM), representasi komplemen dua (2C), dan
representasi kelebihan-E (XSE). Masing-masing pendekatan ini mengasumsikan penggunaan format
(atau jumlah bit) diperbaiki sebelumnya.
halaman 22
Sistem Angka
9
1.8.1. Representasi tanda-besar
Pendekatan paling sederhana yang memungkinkan representasi bilangan bulat bertanda terdiri:
memesan MSB untuk tanda nomor dan bit yang tersisa untuk nomor tersebut
besarnya. Jika bit tanda diatur ke 0, angkanya positif, dan jika bit tanda diatur ke
1, angkanya negatif.
E XAMPLE 1.9.– Dengan menggunakan 8 bit, tentukan representasi sign-magnitude untuk masing-masing
bilangan desimal 55, -60, dan 0.
Kita punya:
55 10 = 00110111 2
dan 55 10 = 00110111 SM
60 10 = 00111100 2
dan
- 60 10 = 10111100 SM
Dalam kasus 0, dua representasi dimungkinkan:
+0 10 = 00000000 SM
dan
- 0 10 = 10000000 SM
Nilai bilangan desimal N yang memiliki representasi tanda-besarnya
bentuk b n−1 b n−2 ··· b 0 diberikan oleh:
N 10 = (-1) b n−1
n−2
Σ
saya=0
b saya 2 saya
[1.4]
atau
N 10 = (1 - 2b n−1 )
n−2
Σ
saya=0
b saya 2 saya
[1.5]
Dengan cara ini, dimungkinkan untuk mewakili angka-angka dalam rentang dari -(2 n−1 - 1)
ke 2 n−1 - 1, menggunakan n bit.
Namun, representasi tanda-besarnya menyajikan dua masalah. Yang pertama adalah
terkait dengan dua representasi, +0 dan -0, dari angka 0. Masalah kedua
muncul dari kenyataan bahwa representasi ini tidak sesuai untuk operasi penjumlahan,
terutama ketika salah satu angkanya negatif. Representasi komplemen keduanya
memungkinkan kita untuk memperbaiki dua masalah ini.
halaman 23
10
1.8.2. Representasi komplemen dua
Representasi komplemen dua dari suatu bilangan dengan n bit sebenarnya sesuai dengan
komplemen terhadap 2 n dan didefinisikan sebagai selisih antara 2 n dan
angka ini dalam nilai absolut.
E XAMPLE 1.10.–Menentukan representasi komplemen dua 8-bit dari
nomor 90 dan 120.
Karena angka 90 positif, representasi komplemen keduanya identik dengan
representasi biner alami:
90 10 = 01011010 2 = 01011010 2C
Angka 120 negatif dan representasi komplemen keduanya diperoleh
sebagai berikut:
2 8 120 = 136 dan 136 10 = 10001000 2 dari mana 120 10 = 10001000 2C
Demikian pula, representasi komplemen dua dari suatu bilangan dapat diperoleh dengan
mengambil komplemen satu dan kemudian menambahkan 1 (mengabaikan overflow), karena
jumlah suatu bilangan dan komplemen satu sama dengan bilangan yang semua bitnya berada pada 1
(atau tingkat logika tinggi).
N OTE 1.1.– Dengan asumsi bahwa representasi biner menggunakan n bit, dari bilangan positif
N berbentuk, b n−1 b n−2 ··· b 1 b 0 , representasi komplemen dua dari N
dapat ditulis sebagai berikut:
2 n N = (2 n 1) N + 1
= 111 ··· 11
.
n bit
2 b n−1 b n−2 ···
b1b0+ 1
[1.6]
di mana
2 n 1 = 111 ··· 11
.
n bit
2
dan pengurangan
111 ··· 11
.
n bit
2 b n−1 b n−2 ···
b1b0
[1.7]
memungkinkan untuk inversi setiap bit N atau untuk mendapatkan komplemen satu N.
halaman 24
Sistem Angka
11
E XAMPLE 1.11.– Penerapan metode yang disebutkan di atas untuk menentukan keduanya
komplemen dari angka desimal -120 menggunakan 8 bit diterjemahkan menjadi:
01111000 Representasi biner dari angka desimal 120
10000111 Komplemen satu diperoleh dengan membalik setiap bit
+
1 Penambahan 1
10001000 Pelengkap dua
dan
-120 10 = 10001000 2C
Nilai bilangan desimal N dengan pengambilan representasi komplemen dua
bentuk, b n−1 b n−2 ··· b 0 , diberikan oleh:
N 10 = -b n−1 2 n−1 +
n−2
Σ
saya=0
b saya 2 saya
[1.8]
Dengan menggunakan n bit, kita dapat merepresentasikan bilangan dalam rentang dari -2 n−1 hingga 2 n−1 - 1.
Dalam kasus representasi komplemen dua 8-bit, nilai positif tertinggi adalah:
2 8−1 - 1 = 127 10 = 01111111 2C
dan nilai negatif terkecil adalah:
-2 8−1 = -128 10 = 10000000 2C
N OTE
1.2.– Untuk mendapatkan representasi komplemen dua dari biner
representasi dari bilangan positif yang sesuai, kita harus:
– mengidentifikasi 1 bit pertama mulai dari kanan;
– ambil komplemen satu untuk setiap bit yang terletak sebelum bit yang diidentifikasi.
Mari kita tentukan representasi komplemen dua 8-bit untuk masing-masing
angka -10 10 dan -119 10 .
Menerapkan prosedur yang diberikan dalam catatan sebelumnya, seperti yang diilustrasikan pada Gambar 1.5,
representasi komplemen dua diberikan oleh:
-10 10 = 11110110 2C dan - 119 10 = 01110111 2C
halaman 25
12
(B)
00001010
pelengkap seseorang
11110110
01110111
pelengkap seseorang
Ambil
10001001
Ambil
paling kanan 1
paling kanan 1
Representasi komplemen dua :
Representasi biner dari 10 :
Representasi komplemen dua :
Representasi biner dari 119 :
(A)
Gambar 1.5. Memperoleh komplemen dua dari biner
representasi: a) 10 10 dan b) 119 10
1.8.3. Representasi kelebihan-E
Beberapa sistem menggunakan representasi kelebihan-E agar dapat merepresentasikan
angka negatif.
Dalam representasi kelebihan-E, angka dengan n bit, yang nilainya tidak bertanda adalah N,
di mana 0 N N max = 2 n 1, mewakili bilangan bulat bertanda N E, di mana E
adalah offset dari kode. Dengan demikian, kita dapat merepresentasikan bilangan bertanda dalam rentang dari
E ke N max E. Nilai offset, paling sering, dalam bentuk E = 2 n−1 atau
E = 2 n−1 1.
1.8.3.1. Kasus di mana E = 2 n−1
Menggunakan kode kelebihan-2 n−1 , sembarang bilangan N dalam rentang dari 2 n−1 hingga 2 n−1 1
diwakili oleh bilangan biner n-bit, N + 2 n−1 , yang selalu positif dan
kurang dari 2n .
E XAMPLE 1.12.– Dengan asumsi bahwa E = 2 n−1 , di mana n = 4, tentukan kelebihan-E'
representasi dari angka desimal 3 dan 6.
Kode kelebihan-8 untuk angka 3 diperoleh dengan menentukan kode biner untuk
hasil operasi 3+8=11, yaitu: 11 2 = 1011 2 . Dengan demikian:
3 10 = 1011 XS8
Untuk bilangan 6, kita memiliki 6+8=2 dan 2 10 = 0010 2 . Hasil dari:
6 10 = 0010 XS8
halaman 26
Sistem Angka
13
Kode kelebihan-2 n−1 sesuai dengan representasi komplemen dua di mana
bit tanda dilengkapi (1 diganti dengan 0 dan sebaliknya).
1.8.3.2. Kasus dimana E = 2 n−1 1
Dengan kode kelebihan-2 n−1 1, kita dapat merepresentasikan bilangan N dalam rentang dari
(2 n−1 1) hingga 2 n−1 .
Kode yang mirip dengan kode kelebihan-2 n−1 1 diadopsi dalam standar IEEE-754
digunakan untuk representasi eksponen bilangan floating-point.
E XAMPLE 1.13.–Mewakili bilangan desimal 27 dan 43 dengan menggunakan
kelebihan-2 n−1 1 kode, di mana n = 8.
Ketika n = 8, nilai offsetnya adalah E = 2
8−1 1=2 7 1 = 127.
Kode kelebihan-127 untuk nomor 27 diperoleh dengan menambahkan 127 ke 27, dan kemudian
mengubah hasilnya menjadi biner. Itu adalah:
27 + 127 = 154 154 10 = 10011010 2
dan 27 10 = 10011010 XS127
Untuk kelebihan-127 dari angka 43, kita memiliki:
43 + 127 = 84 84 10 = 01010100 2
dan
43 10 = 01010100 XS127
Tabel 1.2 memberikan representasi bilangan bulat 3-bit yang tidak ditandatangani dan ditandatangani. Itu harus
dicatat bahwa dalam representasi tanda-besar, angka desimal 0 memiliki dua kode,
+0 10
= 000 SM dan 0 10
= 100 SM . Menggunakan 3 bit, komplemen keduanya
representasi memungkinkan untuk pengkodean angka dari 3 hingga 4, sedangkan untuk kelebihan-3
representasi, angka-angka berada dalam kisaran dari 4 sampai 3.
1.9. Representasi bagian pecahan dari suatu bilangan
Suatu bilangan biasanya terdiri dari bagian bilangan bulat dan bagian pecahan, yang nilainya
lebih rendah dari 1. Bagian pecahan dari suatu bilangan dapat dinyatakan sebagai jumlah dari
pangkat negatif dari radix sistem bilangan.
Angka 0,59375 ditulis dalam representasi desimal sebagai berikut:
0,59375 10 = (5 × 10 -1 ) + (9 × 10 -2 ) + (3 × 10 -3 ) + (7 × 10 -4 ) + (5 × 10 -5 )
halaman 27
14
Desimal
Perwakilan
nomor
Biner
SM
2C
XS3
7
111
6
110
5
101
4
100
111
3
011
011
011
110
2
010
010
010
101
1
001
001
001
100
000
0
000
100
000
011
1
101
111
010
2
110
110
001
3
111
101
000
4
100
Tabel 1.2. Representasi bilangan bulat 3-bit yang tidak ditandatangani dan ditandatangani
Ini dapat diubah menjadi biner, oktal dan heksadesimal, seperti yang diberikan di bawah ini:
0,59375 10 = (1 × 2 -1 ) + (0 × 2 -2 ) + (0 × 2 -3 ) + (1 × 2 -4 ) + (1 × 2 -5 )
= 0.10011 2
= 0. 100
kan
4
110
kan
6
= 0,46 8
= 0. 1001
kan
9
1000
kan
8
= 0,98 16
Metode praktis untuk mengubah bagian pecahan dari suatu bilangan terdiri dari membawa
keluar serangkaian perkalian sambil mengekstraksi bagian bilangan bulat setiap kali.
Operasi berbeda yang diperlukan untuk mengubah angka desimal 0,59375 ditampilkan
pada Gambar 1.6:
– konversi ke biner:
0,59375 × 2=1,1875 Bilangan bulat bagian 1 (MSB)
0,1875 × 2 = 0,375
bilangan bulat bagian 0
0,375 × 2 = 0,75
bilangan bulat bagian 0
0,75 × 2 = 1,5
Bilangan bulat bagian 1
0,5 × 2 = 1,0
Bilangan bulat bagian 1 (LSB)
0,59375 10 = 0,10011 2
halaman 28
Sistem Angka
15
- konversi ke oktal:
0,59375 × 8=4,75 Bilangan bulat bagian 4 (MSD)
0,75 × 8 = 6.0
Bilangan bulat bagian 6 (LSD)
0,59375 10 = 0,46 8
– konversi ke heksadesimal:
0,59375 × 16 = 9,5 Integer bagian 9 (MSD)
0,50 × 16 = 8,0
Bilangan bulat bagian 8 (LSD)
0,59375 10 = 0,98 16
0,59375
x2
x2
0 + 0,375
x2
0 + 0,75
MSB
1 + 0,1875
x2
1 + 0,5
LSB
x2
1 + 0,0
0,59375
x8
x8
6+
MSD
0,0
LSD
4 + 0,75
0,59375
x 16
9 + 0,5
x 16
MSD
LSD
+ 0,0
8
Gambar 1.6. Konversi bilangan desimal 0,59375 menggunakan

metode perkalian berurutan
N OTE 1.3.– Mengonversi bilangan pecahan tertentu menghasilkan barisan tak terhingga dari
bit.
Ubahlah bilangan desimal 0,45 menjadi biner. Berturut-turut dikalikan dengan 2 dan
mempertahankan bagian integer dari hasil setiap kali, kami memperoleh:
0.45 × 2=0.9 Bilangan bulat bagian 0 (MSB)
0,9 × 2=1,8 Bilangan bulat bagian 1
0.2 × 2=0.4 Bagian bilangan bulat 0
0,4 × 2=0,8 Bagian bilangan bulat 0
halaman 29
16
0.2 × 2=0.4 Bagian bilangan bulat 0
0,4 × 2=0,8 Bagian bilangan bulat 0
···
···
0,45 10 = 0,01 1100 1100 ... 1100 2
Ketika representasi biner sesuai dengan urutan tak terbatas, satu kriteria
untuk menentukan jumlah bit yang dibutuhkan mungkin presisi yang harus setara
dalam kedua sistem bilangan. Dalam contoh di atas, jika kesalahan mutlak (dalam desimal) adalah
± 5 × 10 -3
, ekspansi pangkat 2
n
kemudian akan berhenti pada suku ke-n dimana
kondisi berikut diverifikasi kebenarannya:
2 -n ≤ 5 × 10 -3
[1.9]
Demikian pula, kami memiliki:
2 n 200
n
log(200)
log(2)
= 7,64 8
Dengan demikian kita bisa berhenti di baris kedelapan. Dengan demikian:
0,45 10 = 0,01110011 2
1.10. Operasi aritmatika pada bilangan biner
Operasi aritmatika pada bilangan biner dapat dieksekusi dengan cara yang sama seperti untuk
angka desimal.
Penjumlahan adalah operasi aritmatika yang paling banyak dieksekusi dalam sistem digital. NS
operasi pengurangan pada dasarnya adalah varian dari operasi penambahan, sedangkan
Operasi perkalian dan pembagian dapat dilakukan dengan menggabungkan logika
fungsi (AND, OR, shift, dll.) dan penambahan.
1.10.1. Tambahan
Dalam representasi biner, kita mulai dengan menambahkan bit dengan bobot lebih rendah, dan carry
yang mungkin diperoleh ketika jumlah bit dengan bobot yang sama melebihi yang tertinggi
halaman 30
Sistem Angka
17
nilai yang dapat direpresentasikan dengan satu bit, yaitu 1, ditransfer, setiap kali, ke
MSB berikutnya.
Dalam representasi biner, penambahan dilakukan sesuai dengan aturan berikut:
0+0 =0
0+1=1+0 =1
1+1 =0 Bawa 1
1 + 1 + 1 = 1 Carry 1
E XAMPLE 1.14.– Tambahkan angka 1010 dan 1011.
Melakukan operasi penambahan dalam biner dan desimal, kami memiliki:
1011
11
+ 0011
+3
1110
14
Jumlahnya diperoleh dengan menjumlahkan angka-angka, yang masing-masing disebut penjumlahan.
Dalam praktiknya, lebih dari dua angka dapat ditambahkan dalam sistem digital dengan awalnya
menentukan jumlah dua angka pertama, kemudian menambahkan jumlah ini ke angka ketiga
dan seterusnya.
1.10.2. Pengurangan
Dalam representasi biner, eksekusi operasi pengurangan terjadi dari
LSB ke MSBs dengan asumsi bahwa nomor yang akan dikurangi (atau
subtrahend) adalah yang lebih kecil dari dua operan. Yang membedakan adalah hasil yang didapat
setelah mengurangkan pengurangan dari minuend.
Sebelum mengurangi angka (bit pada level logika 1) dari angka lain yang lebih rendah
nilai (bit pada level logika 0), kami menambahkan nilai radix (yaitu 2) ke yang terakhir dan
pinjaman 1 kemudian dibawa ke bit tertinggi berikutnya untuk dikurangi. Aturan
yang mengatur pengurangan biner adalah:
0 - 0=0
0 - 1=1 Pinjam 1
1 - 0=1
1-1=0
E XAMPLE 1.15.– Kurangi angka 101 dari angka 1010.
halaman 31
18
Pengurangan dapat dilakukan dalam representasi biner dan desimal
representasi sebagai berikut:
1010
10
Angka yang dikurangi
0101
5
Pengurang
0101
5
Perbedaan
Selisih diperoleh dengan mengurangkan pengurangan dari minuend.
Dalam prakteknya, pengurangan dapat dilakukan seperti penambahan dengan menggunakan representasi 2C,
yang memungkinkan untuk pengkodean angka positif dan negatif.
1.10.3. Perkalian
Perkalian dilakukan dengan membentuk produk parsial untuk setiap bit dari
multiplier dan kemudian menambahkan semua produk parsial untuk menghasilkan hasil. Itu pasti
mencatat bahwa setiap produk parsial digeser satu posisi ke kiri sehubungan dengan
sebelumnya dan produk dari dua angka n-bit dapat memiliki hingga 2n bit.
Tabel perkalian dalam representasi biner dapat diringkas sebagai berikut:
0 × 0=0
0×1=0
1 × 0=0
1 × 1=1
E XAMPLE 1.16.– Kalikan angka 1101 dengan 1001.
Menjalankan perkalian dalam representasi biner diterjemahkan menjadi:
1101
perkalian
×
1001
Pengali
1101
Produk parsial pertama
0000
Produk parsial kedua
0000
Produk parsial ketiga
+ 1101
Produk parsial keempat
1110101
Produk
Operasi ini setara dengan 13 × 9 = 117 dalam desimal.
halaman 32
Sistem Angka
19
Dengan konvensi, faktor pertama dalam operasi perkalian disebut
pengali dan yang kedua disebut pengali. Perbedaan ini mutlak
tidak ada konsekuensinya karena operasi perkalian bersifat komutatif. Produknya adalah
didefinisikan sebagai hasil perkalian.
Perkalian dapat dilakukan seperti suksesi operasi penjumlahan dan pergeseran.
1.10.4. Divisi
Pembagian bilangan biner (dividen) oleh yang lain (pembagi) dilakukan
dengan berulang kali dikurangi pembagi dari dividen sampai Anda mendapatkan perbedaan yang
sama dengan nol atau lebih rendah dari pembagi dan yang mewakili sisanya. NS
berkoresponden quotient dengan jumlah kali pembagi yang terkandung dalam dividen.
Ketika dividen adalah angka 2n-bit dan pembagi adalah angka n-bit,
quotient dapat direpresentasikan sebagai jumlah n-bit. Pembagian dilakukan dengan membandingkan
n bit pembagi dengan n LSBs dari dividen. Jika pembagi lebih besar dari
dividen, tidak ada pengurangan yang dilakukan, bit hasil bagi yang sesuai diatur ke 0,
dan pembagi kemudian dibandingkan dengan n + 1 LSB dari dividen. Jika, di sisi lain
tangan, pembagi kurang dari atau sama dengan bit dividen yang dipertimbangkan, pengurangan
dilakukan dan bit hasil bagi yang sesuai diatur ke 1. Proses perbandingan
pembagi berlanjut dengan angka yang diperoleh dengan menurunkan MSB berikutnya dari
dividen di sebelah kanan selisih yang diperoleh sebelumnya.
E XAMPLE 1.17.– Bagilah bilangan 10000100 dengan 1101.
Dalam representasi biner, pembagian dilakukan sebagai berikut:
Dividen
10000100 1101 Pembagi
1101
Hasil Bagi 1010
011 1
0111 0
-
1101
Sisa
01 0
Dalam desimal, kita juga memiliki 132 13 = 10 dan sisanya adalah 2.
Suatu bilangan bulat dapat dibagi oleh bilangan lain jika hasil bagi adalah bilangan bulat
dan sisanya sama dengan nol.
halaman 33
20
1.11. Representasi bilangan real
Bilangan real berguna dalam sistem digital karena memungkinkan berbagai
perhitungan. Mereka dapat diwakili dengan titik tetap atau titik mengambang.
Representasi titik tetap memungkinkan pengkodean rentang angka yang tetap dan cepat
perhitungan, sementara pengkodean angka dengan urutan besaran yang sangat berbeda lebih mudah
dengan representasi floating-point.
1.11.1. Representasi titik tetap
Dalam representasi titik tetap, suatu bilangan dapat dinyatakan dalam bentuk:
b q−1 b q−2 ··· b 0 ,b 1 b 2 ··· b p
[1.10]
Bit tanda b q−1 sama dengan 0, untuk bilangan positif, atau 1, untuk bilangan negatif
nomor. Angka q pertama mewakili bagian bilangan bulat sedangkan angka p terakhir
merupakan bagian pecahan.
Menurut notasi SM, nilai bilangan desimal direpresentasikan dalam
radix B diberikan oleh:
N 10 = (−1) b q−1
q−2
Σ
saya = p
b saya B saya
[1.11]
Dengan menetapkan p + q = n, kita mendapatkan:
N 10 = (−1) b q−1
p+q−2
Σ
saya=0
b i−p B i−p
[1.12]
=
(
(−1) b n−p−1
n−2
Σ
saya=0
b i−p B i
)
B
p
[1.13]
dimana n adalah jumlah bit. Fixed-point representasi sehingga mungkin
dianggap mewakili bilangan bulat yang bitnya digeser menurut suatu faktor,
skala yang tergantung pada radix. Maksimum (minimum) nilai dalam fixed-point
representasi diperoleh dengan mengalikan dengan faktor penskalaan terbesar (terkecil)
bilangan bulat yang dapat direpresentasikan dengan jumlah bit yang sama. Oleh karena itu, nilai-nilai yang
dapat direpresentasikan dalam bentuk:
(B n−1 1)B p N 10 (B n−1 1)B p
[1.14]
halaman 34
Sistem Angka
21
E XAMPLE 1.18.–Dalam representasi titik tetap, kita dapat memperoleh yang berikut:
konversi:
124,37 10 = (1 × 10 2 ) + (2 × 10 1 ) + (4 × 10 0 ) + (3 × 10 1 ) + (7 × 10 2 )
11,625 10 = (1 × 2 3 ) + (0 × 2 2 ) + (1 × 2 1 ) + (1 × 2 0 ) +
(1 × 2 -1 ) + (0 × 2 -2 ) + (1 × 2 -3 ) = 1011,101 2
20,75 10 = (2 × 8 1 ) + (4 × 8 0 ) + (6 × 8 1 ) = 24,6 8
30,5 10 = (1 × 16 1 ) + (14 × 16 0 ) + (8 × 16 1 )=1E.8 16
Dalam representasi 2C, nilai desimal suatu bilangan dapat dinyatakan sebagai:
N 10 =
(
b n−p−1 · 2 n−1 +
n−2
Σ
saya=0
b i−p 2 i
)
2p
[1.15]
Menggunakan n bit, kisaran angka yang dapat diwakili diberikan oleh:
2 n−1 2 p N (2 n−1 1)2 p
[1.16]
di mana jumlah bit untuk bagian pecahan sama dengan p.
E XAMPLE 1.19.– Berikan representasi 8-bit dari angka desimal 6.25 dan
8.4375.
Kita punya:
6.25 10 = (0 × 2 3 ) + (1 × 2 2 ) + (1 × 2 1 ) + (0 × 2 0 ) + (0 × 2 -1 ) + (1 × 2 -2 )
= 0110.0100 2 = 0110.0100 2C
8.4375 10 = (1 × 2 3 ) + (0 × 2 2 ) + (0 × 2 1 ) + (0 × 2 0 )
+ (0 × 2 -1 ) + (1 × 2 -2 ) + (1 × 2 -3 ) + (1 × 2 -4 )
= 1000.0111 2C
Hasil yang diperoleh dengan mengalikan dua angka n bit harus disimpan dalam 2n
bit. Ukuran data dapat terus meningkat seiring pelaksanaan lainnya
operasi perkalian. Sebagai produk dari angka-angka dalam kisaran dari 1 hingga 1
selalu berada dalam interval yang sama, solusi yang diadopsi dalam sistem digital terdiri dari:
menggunakan representasi (q = 1 dan n = p + 1) di mana nomor tersebut dinormalisasi
dan hanya dapat bervariasi antara -1 dan 1.
halaman 35
22
1.11.2. Representasi floating-point
representasi floating-point dapat dianggap sebagai notasi ilmiah untuk digital
sistem. Sejumlah tertentu floating-point representasi telah diusulkan dalam
untuk memenuhi persyaratan berbagai aplikasi.
Bilangan desimal N dapat dikuantifikasi dan dinyatakan dalam bentuk titik-mengambang sebagai
berikut:
N 10 = (-1) S M · B E
[1.17]
di mana S adalah bit-tanda, M adalah mantissa, B adalah basis atau radix dan E adalah eksponen.
Mantissa umumnya dinormalisasi dan sesuai dengan angka yang dimulai dengan a
digit bukan nol, seperti halnya dengan representasi nomor berikut:
1234.57 10 ditulis sebagai 1.23457 × 10
3
;
0,0000071539 10 ditulis sebagai +7.1539 × 10
6
;
100010100 2 ditulis 1.00010100 × 2
8
.
Sebagai hasil dari normalisasi mantissa, M, angka 0 tidak mungkin
diwakili langsung dari ekspresi [1,17]. Untuk sampai pada ini, kita harus menggunakan
simbol tertentu. nomor yang tidak terbatas, seperti hasil pembagian dengan 0 atau
akar kuadrat dari bilangan bulat negatif, juga direpresentasikan menggunakan karakter khusus.
1.11.2.1. Standar IEEE-754
Norma atau standar telah diusulkan untuk membuat perbedaan
representasi seragam bilangan floating-point.
Dalam norma IEEE 1 -754, mantissa M dan eksponen E harus memenuhi
ketidaksetaraan berikut:
1M<2
[1.18]
dan
2-2 k-1 ≤ E ≤ 2 k-1 - 1
[1.19]
1 IEEE: Institute of Electrical and Electronics Engineers.
halaman 36
Sistem Angka
23
Setara biner dari mantissa M dengan demikian dinormalisasi, dan eksponen E
ditulis dalam bentuk bias sebelum kode sebagai kata k-bit. Nilai-nilai yang dapat
diwakili untuk nomor N sedemikian rupa sehingga:
N menit = 2 2−2 k−1 |N| N maks = (2 2 l )2 2 k−1 1
[1.20]
Parameter l didefinisikan sebagai jumlah bit mantissa. Gambar 1.7
menunjukkan kisaran angka yang dapat direpresentasikan dalam format floating-point.
angka negatif
min
N maks
0
min
NS
maksimal
NS
bilangan positif
Terwakili
Terwakili
n
Gambar 1.7. Rentang angka yang dapat diwakili
di floating-point format yang
N OTE 1.4.– Karena digit pertama dari mantissa selalu 1, itu dapat dianggap sebagai tersirat.
Ini memberi kita posisi bit tambahan yang dapat dimanfaatkan untuk meningkatkan berbagai
angka yang dapat direpresentasikan.
Perbedaan relatif antara dua angka yang berdekatan adalah urutan 2 l-l . Dia,
oleh karena itu, perlu untuk membulatkan beberapa angka sebelum mewakilinya.
presisi
Representasi yang dinormalisasi
Representasi yang didenormalisasi
Lajang
±2 126
ke (2 2
23 ) × 2 127
±2 149
ke (1 2
23 ) × 2 126
Dobel
±2 1022
ke (2 2
52 ) × 2 1023
±2 1074
ke (1 2
52 ) × 2 1022
Tabel 1.3. Rentang angka yang dapat diwakili
dengan standar IEEE-754
Mayoritas angka dalam representasi floating-point IEEE-754 dinormalisasi
dan memiliki mantissa dengan bentuk:
M = 1.f 1 f 2 ··· f l
.
F
di mana bagian pecahan (atau pecahan) f direpresentasikan dengan l bit, dan 1 M < 2.
Seperti yang ditunjukkan pada Tabel 1.4, standar IEEE-754 mendefinisikan dua format untuk nomor:
representasi: presisi tunggal (atau 32 bit, terdiri dari 1 bit tanda, 8 bit eksponen
halaman 37
24
dan 23 bit mantissa) dan presisi ganda (atau 64 bit, terdiri dari 1 bit tanda, 11
bit eksponen dan 52 bit mantissa).
Masuk Bias Mantissa
Fraksi eksponen bit
32 bit presisi tunggal 1 bit 8 bit
23 bit
64 bit ganda presisi 1 menggigit 11 bit
52 bit
Tabel 1.4. Format angka berdasarkan standar IEEE-754
Selain presisi tunggal dan ganda, standar IEEE-754 mendukung
representasi presisi empat kali lipat (atau 128 bit, terdiri dari 1 bit tanda, 15 eksponen
bit dan 112 bit mantissa), yang terutama digunakan dalam beberapa perangkat lunak.
Ketika operasi aritmatika yang melibatkan dua nomor memberikan hasil yang memiliki
eksponen yang terlalu kecil untuk secara akurat diwakili, sebuah aliran bawah diproduksi. NS
Standar IEEE-754, melalui penggunaan representasi yang didenormalisasi, menawarkan cara:
secara bertahap dengan mempertimbangkan arus bawah.
Bilangan yang didenormalisasi dicirikan oleh eksponen bias yang sama dengan 0 dan a
mantissa dari bentuk:
M = 0.f 1 f 2 ··· f l
.
F
Bit mantissa digeser satu posisi ke kanan untuk memasukkan bit pertama (tersirat
dalam representasi yang dinormalisasi), yang sekarang memiliki nilai 0. Untuk mengimbangi pergeseran
efek, eksponen meningkat 1.
Tabel 1.3 memberikan rentang angka yang dapat direpresentasikan menggunakan IEEE-754
standar.
Eksponen E adalah bilangan bulat k-bit bertanda sedemikian rupa sehingga E min E E max . Nya
representasi sesuai dengan representasi nilai bias E + b, di mana b adalah
bias dari bentuk 2 k−1 1. Selanjutnya, E min = b + 1 dan E max = b. NS
eksponen E min 1 dan E max + 1 (0 dan 2 k 1, masing-masing, dalam bias
representasi) dicadangkan untuk nol, angka yang didenormalisasi dan nilai khusus.
halaman 38
Sistem Angka
25
Untuk memudahkan pengkodean nilai positif dan negatif dari eksponen, bias, b,
ditambahkan ke nilai riil eksponen, E, sebagai berikut:
Eb=
(
E + b,
jika jumlahnya dinormalisasi
E + b 1, jika jumlahnya didenormalisasi
[1.21]
Jadi, dalam standar IEEE-754, eksponen sesuai dengan biner
representasi dari E b .
E XAMPLE 1.20.– Mewakili angka desimal 79.625 dan 1000.2 di IEEE-754
presisi tunggal.
Dalam standar IEEE-754, suatu bilangan diwakili oleh bit tanda, mantissa, dan an
eksponen. Bentuk normal dari ekuivalen biner dari bilangan yang akan dikonversi
memungkinkan identifikasi mantissa dan eksponen.
Bilangan desimal 79.625 juga dapat ditulis sebagai berikut:
79.625 10 = 1001111.101 2 = 1.001111101 2 × 2 6
– tanda bit: S = 0;
– eksponen bias (8 bit): E b = 6 10 + 127 10 = 133 10 = 10000101 2 ;
– bagian pecahan dari mantissa (23 bit):
f = 00111110100000000000000 2
dari mana:
79.625 10 = 0 10000101 00111110100000000000000 IEE754
Angka desimal 1000.2 diwakili dalam biner dalam bentuk:
1000.2 10 = 1111101000.0011001100110011 2
Bagian pecahan sesuai dengan urutan biner yang terus berulang. NS
bilangan terdekat dengan 1000.2 yang dapat direpresentasikan adalah:
1000.20001220703125 10 = 1111101000.00110011001101 2
= 1.11110100000110011001101 2 × 2 9
halaman 39
26
– eksponen bias (8 bit): E b = 9 10 + 127 10 = 136 10 = 10001000 2 ;
f = 11110100000110011001101 2
dan akhirnya:
-1000.2 10 = 1 10001000 11110100000110011001101 IEE754
Dalam representasi IEEE-754 presisi tunggal yang dikutip di atas, bit pertama menunjukkan:
tandanya, delapan bit berikutnya memungkinkan pengkodean eksponen dan 23 bit terakhir
sesuai dengan bagian pecahan dari mantissa.
Nilai-nilai berbeda yang diambil oleh angka-angka dalam representasi IEEE-754 adalah:
tercatat pada Tabel 1.5. Standar IEEE-754 menggunakan simbol khusus (NaN, tak terhingga) untuk
menunjukkan angka yang memiliki eksponen yang seluruhnya terdiri dari bit yang disetel ke 0 atau 1.
NaN atau bukan nilai bilangan digunakan untuk merepresentasikan nilai yang tidak sesuai dengan a
bilangan asli.
Eksponen
Pecahan
Nilai
Dinormalisasi
E min E E maks
f0
±(1.f) × 2 E
Didenormalisasi
E = E min 1
f > 0 ±(0.f) × 2 E min
Nol
E = E min 1
f=0
±0
Tak terbatas
E = E maks + 1
f=0
±∞
Bukan Angka
E = E maks + 1
f>0
NaN
Tabel 1.5. Nilai angka dalam representasi IEEE-754
E XAMPLE 1.21.– Carilah bilangan desimal yang sesuai dengan bentuk tunggal berikut
representasi IEEE-754 presisi:
1 100000111 11000000000000000100001 IEE754
Kita punya:
– eksponen bias (8 bit): E b = 10000111 2 = 135 10 ;
f = 11000000000000000100001 2
halaman 40
Sistem Angka
27
Menerapkan rumus ke ekspresi bilangan real dengan mulai dari IEEE-
754 representasi, yaitu:
N 10 = (−1) S (1.f) × 2 (E b 127)
kami menemukan:
N 10 = (−1) 1 (1.11000000000000000100001 2 ) × 2 (135−127)
= (−1)(111000000,000000000100001 2 )
= (−1)(2 8 + 2 7 + 2 6 + 2 10 + 2 15 )
= 448.00100708 10
dari mana:
1 100000111 11000000000000000000001 IEE754 = 448.001 10
1.11.2.2. Operasi aritmatika pada bilangan floating-point
Misalkan x = M x · B E x dan y = M y · B E y adalah dua bilangan positif (bit tanda S = 0).
Misalkan E x E y , y = M Y · B E x dan M Y = M y B
(E x -E y )
, kita punya:
x + y = (M x + M Y ) · B E x
[1.22]
dan
x y = (M x M Y ) · B E x
[1.23]
Dalam representasi floating-point, angka yang akan ditambahkan atau dikurangi harus,
dengan demikian, memiliki eksponen yang sama, seperti:
145.500 10 = 10010001.100 2 = 0.10010001100 × 2 8
27.625 10 = 00011000.101 2 = 0,00011011101 × 2 8
Pada perkalian dan pembagian diperoleh hasil sebagai berikut:
x × y = (M x × M y ) · B (E x +E y )
[1.24]
dan
x / y = (M x / M y ) · B (E x -E y )
[1.25]
halaman 41
28
Harus dicatat bahwa karena efek luapan atau kesalahan pembulatan,
operasi aritmatika dalam representasi floating-point tidak memiliki persis sama
sifat (asosiasi, distributif) seperti bilangan real.
1.12. Representasi data
Karena unit aritmatika dari sistem digital hanya mengenali keadaan biner 0 dan
1, kode diperlukan untuk memanipulasi dan mentransfer data alfanumerik (angka, huruf,
karakter khusus) antara sistem digital dan perangkat periferalnya.
1.12.1. Kode abu-abu
Kode abu-abu (atau kode biner yang dipantulkan) adalah kode yang tidak berbobot, karena tidak dianggap berasal dari
bobot tertentu untuk setiap posisi bit. Ini tidak digunakan untuk perhitungan aritmatika.
Fitur menarik yang disajikan oleh representasi kode Gray terkait dengan fakta
bahwa hanya satu bit yang mengubah nilai selama transisi dari satu kode ke kode berikutnya.
Tabel 1.6 memberikan representasi kode biner dan Gray dari bilangan desimal dari 0 sampai
15.
Konversi bilangan biner ke kode Gray dilakukan dengan memanfaatkan
pengamatan berikut:
– bit kode abu-abu yang paling signifikan, terletak paling kiri, sama dengan
MSB yang sesuai untuk bilangan biner;
– mulai dari kiri, tambahkan, tanpa memperhitungkan bit yang dibawa, masing-masing
pasangan bit yang berdekatan untuk mendapatkan bit berikutnya dalam kode Gray.
E XAMPLE 1.22.– Ubahlah bilangan biner 11001 2 menjadi kode Gray.
Kode abu-abu
1
+1
0
+0
1
1+
1
+0
0
1
Bilangan biner
Untuk bilangan biner 11001 2 , kode Gray yang sesuai adalah 10101.
Untuk mengubah kode Gray menjadi bilangan biner:
– MSB dari bilangan biner, yang terletak di paling kiri, identik dengan
bit kode Gray yang sesuai;
– mulai dari kiri, tambahkan setiap bit baru dari kode biner ke bit berikutnya
Kode abu-abu, tanpa memperhitungkan bit pelaksanaan apa pun, untuk mendapatkan bit berikutnya dari
Kode biner.
halaman 42
Sistem Angka
29
Desimal
Biner
Abu-abu
Desimal
Biner
Abu-abu
nomor
nomor
kode
nomor
nomor
kode
0
0000
0000
8
1000
1100
1
0001
0001
9
1001
1101
2
0010
0011
10
1010
1111
3
0011
0010
11
1011
1110
4
0100
0110
12
1100
1010
5
0101
0111
13
1101
1011
6
0110
0101
14
1110
1001
7
0111
0100
15
1111
1000
Tabel 1.6. Biner dan Gray kode representasi
angka desimal dari 0 hingga 15
E XAMPLE 1.23.– Ubah kode Gray 10111 menjadi bilangan biner.
1
+
+
+
+
1
1
0
1
1
0
Kode abu-abu
Bilangan biner
0
1
1
Bilangan biner yang sesuai dengan kode Gray 10111 adalah 11010 2 .
Kode abu-abu digunakan dalam peta Karnaugh dan dalam desain sirkuit logika. Mereka juga
menemukan aplikasi di encoders rotary, di mana kecenderungan untuk kesalahan meningkat dengan
jumlah bit yang mengubah status logika antara dua posisi berurutan.
1.12.2. kode p-out-of-n
Kode p-out-of-n adalah representasi n-bit yang memungkinkan hanya kombinasi yang dibuat
dari p bit pada 1 dan (n - p) bit pada 0. Jumlah kombinasi yang valid untuk p-out-of-n
kodenya adalah n!/[(n - p)!p!].
Kode p-out-of-n memungkinkan untuk mendeteksi kesalahan berdasarkan verifikasi
jumlah 1s dan 0s pada saat pembacaan setiap kombinasi kode.
Beberapa barcode menggunakan pengkodean p-out-of-n, seperti pengkodean 2-out-of-5. Tabel 1.7
menawarkan beberapa contoh kode 2-out-of-5. Kedua kode yang berbobot hanya untuk
angka yang berbeda dari nol dan daftar bobot muncul di masing-masing
denominasi.
Kode 2-out-of-5 memungkinkan untuk mendeteksi semua kesalahan yang berkaitan dengan satu bit,
tetapi tidak memungkinkan untuk koreksi kesalahan ini. Sebagai Hamming terkecil
halaman 43
30
jarak (atau jumlah bit minimum yang mengubah status logika antara dua)
kombinasi berturut-turut) adalah 2, itu tidak memungkinkan untuk mendeteksi kesalahan yang disebabkan oleh
modifikasi 2 bit.
Kode 2-dari-5
Kode 2-dari-5
0
1
2
3
6
7
4
2
1
0
0
0
1
1
0
0
1
1
0
0
0
1
1
1
0
0
0
0
0
0
1
1
2
1
0
1
0
0
0
0
1
0
1
3
1
0
0
1
0
0
0
1
1
0
4
0
1
0
1
0
0
1
0
0
1
5
0
0
1
1
0
0
1
0
1
0
6
1
0
0
0
1
0
1
1
0
0
7
0
1
0
0
1
1
0
0
0
1
8
0
0
1
0
1
1
0
0
1
0
9
0
0
0
1
1
1
0
1
0
0
Tabel 1.7. Contoh kode 2-dari-5
Barcode yang digunakan untuk menyortir huruf direpresentasikan seperti yang ditunjukkan pada Gambar 1.8(a), dengan a
serangkaian garis paralel dengan ukuran variabel. Bit 0 sesuai dengan garis kecil dan
1 bit ke garis besar. Gambar 1.8(b) menunjukkan kode batang lain yang digunakan untuk mengidentifikasi bagian
dan itu terdiri dari garis paralel dengan ketebalan yang bervariasi. 0 bit diwakili oleh
garis halus dan 1 bit dengan garis tebal.
(B)
(A)
Gambar 1.8. Barcode yang sesuai dengan representasi biner 01100
Sebuah bentuk yang lebih kompak dari barcode yang diperoleh dengan menggunakan disisipkan 2-out-of-5
pengkodean. Kode pertama diwakili oleh garis hitam (tiga garis halus dan dua garis tebal)
garis) dengan ketebalan bervariasi, dan kode kedua dengan jarak antara hitam
garis (tiga ruang sempit dan dua ruang lebar). Kode yang ditunjukkan pada Gambar 1.9(a) adalah
representasi dari kombinasi 01100 (garis hitam) diikuti oleh 11000 (spasi
antara garis belakang). Secara umum, kombinasi aneh diwakili oleh hitam
garis dan kombinasi genap diwakili oleh spasi di antara garis hitam.
Gambar 1.9(b) menunjukkan kode batang yang sesuai dengan urutan 01100, 11000, 10001
dan 00110.
Pembaca optik yang tepat diperlukan untuk membaca setiap jenis kode batang.
halaman 44
Sistem Angka
31
(B)
(A)
Gambar 1.9. Barcode berdasarkan pengkodean 2-dari-5 yang disisipkan
1.12.3. kode ASCII
Kode ASCII (atau kode standar Amerika untuk pertukaran informasi) memiliki tujuh:
bit memungkinkan untuk representasi dari 2
7 = 128 simbol.
Tabel 1.8 memberikan korespondensi antara karakter tertentu dan desimal dan
bilangan heksadesimal dari kode ASCII. Huruf N, misalnya, diwakili dalam
kode ASCII dengan jumlah 78 dalam desimal dan dengan 4E dalam heksadesimal. Kode ASCII
berisi 34 karakter yang digunakan untuk menentukan format informasi dan ruang antara
data dan untuk mengontrol pengiriman dan penerimaan simbol.
1.12.4. Kode lainnya
Mengingat jumlah karakter yang terus meningkat, sistem data lainnya
representasi dikembangkan berdasarkan kode ASCII:
– EBCDIC (atau kode pertukaran desimal berkode biner yang diperluas) adalah delapan bit
kode;
– ANSI (atau lembaga standar nasional Amerika) memungkinkan perwakilan dari
huruf abjad dari banyak bahasa;
– menggunakan kata delapan bit (untuk UTF-8), kata 16 bit (untuk UTF-16) dan kata 32 bit
(untuk UTF-32), kode universal, bernama Unicode (atau kode Universal) mewakili masing-masing
karakter dengan cara yang unik dengan nomor. Ini mencakup simbol yang digunakan di sebagian besar bahasa.
1.13. Kode untuk melindungi dari kesalahan
Ada berbagai jenis kode yang digunakan untuk mendeteksi dan memperbaiki kesalahan yang muncul di
informasi digital selama transmisi atau selama penyimpanan.
1.13.1. sedikit paritas
Untuk memfasilitasi deteksi kesalahan, bit tambahan atau bit paritas sering ditambahkan
di akhir kata biner dengan jumlah bit yang tetap. Hal ini memungkinkan untuk alokasi
paritas ganjil atau genap tergantung pada apakah jumlah total 1 bit dalam kode adalah
ganjil atau genap.
halaman 45
32
Desember
Hex
Arang
Desember
Hex
Arang
Desember
Hex
Arang
Desember
Hex
Arang
0
0
NUL
32
20
SP
64
40
@
96
60
'
1
1
SOH
33
21
!
65
41
A
97
61
A
2
2
STX
34
22
"
66
42
B
98
62
B
3
3
ETX
35
23
#
67
43
C
99
63
C
4
4
EOT
36
24
$
68
44
D
100
64
D
5
5
PERTANYAAN
37
25
%
69
45
E
101
65
e
6
6
ACK
38
26
&
70
46
F
102
66
F
7
7
BEL
39
27
'
71
47
G
103
67
G
8
8
BS
40
28
(
72
48
H
104
68
H
9
9
TAB
41
29
)
73
49
Saya
105
69
Saya
10
A
LF
42
2A
*
74
4A
J
106
6A
J
11
B
VT
43
2B
+
75
4B
K
107
6B
k
12
C
NP
44
2C
,
76
4C
L
108
6C
aku
13
D
CR
45
2D
-
77
4D
M
109
6D
M
14
E
JADI
46
2E
.
78
4E
n
110
6E
n
15
F
SI
47
2F
/
79
4F
HAI
111
6F
Hai
16
10
DLE
48
30
0
80
50
P
112
70
P
17
11
DC1
49
31
1
81
51
Q
113
71
Q
18
12
DC2
50
32
2
82
52
R
114
72
R
19
13
DC3
51
33
3
83
53
S
115
73
S
20
14
DC4
52
34
4
84
54
T
116
74
T
21
15
NAK
53
35
5
85
55
kamu
117
75
kamu
22
16
SYN
54
36
6
86
56
V
118
76
v
23
17
ETB
55
37
7
87
57
W
119
77
w
24
18
BISA
56
38
8
88
58
x
120
78
x
25
19
EM
57
39
9
89
59
kamu
121
79
kamu
26
1A
SUB
58
3A
:
90
5A
Z
122
7A
z
27
1B
ESC
59
3B
;
91
5B
[
123
7B
{
28
1C
FS
60
3C
<
92
5C
\
124
7C
|
29
1D
GS
61
3D
=
93
5D
]
125
7D
}
30
1E
RS
62
3E
>
94
5E
^
126
7E
~
31
1F
kita
63
3F
?
95
5F
_
127
7F
DEL
NUL
Batal
DLE
Pelarian tautan data
SOH
Mulai dari heading
DC1
Kontrol perangkat 1
STX
Mulai dari teks
DC2
Kontrol perangkat 2
ETX
Akhir teks
DC3
Kontrol perangkat 3
EOT
Akhir transmisi
DC4
Kontrol perangkat 4
PERTANYAAN
Pertanyaan
NAK
Pengakuan negatif
ACK
Mengakui
SYN
Idle sinkron
BEL
lonceng
ETB
Akhir dari blok transmisi
BS
Menghapus
BISA
Membatalkan
HT
Tab horisontal
EM
Akhir menengah
LF
Umpan baris
SUB
Pengganti
VT
Tab vertikal
ESC
Melarikan diri
FF
Umpan formulir
FS
Pemisah file
CR
Kereta kembali
GS
Pemisah grup
JADI
Bergeser keluar
RS
Pemisah rekaman
SI
Pergeseran masuk
kita
Pemisah satuan
SP
Ruang angkasa
DEL
Menghapus
Tabel 1.8. Tabel kode ASCII
halaman 46
Sistem Angka
33
E XAMPLE 1.24.– Untuk kata 0101101, bit paritas adalah 0 (paritas genap: 4 bit pada 1).
Untuk kata 1010001, bit paritas adalah 1 (paritas ganjil: 3 bit pada 1).
Menggunakan bit paritas tunggal memungkinkan pendeteksian semua kesalahan yang hanya memengaruhi satu
sedikit. Namun, itu tidak memungkinkan untuk koreksi kesalahan ini.
1.13.2. Kesalahan mengoreksi kode
Keandalan transmisi data umumnya dipastikan dengan menggunakan lebih rumit
kode.
1.13.2.1. Kode blok
Dalam pendekatan kode blok, sejumlah bit kontrol ditambahkan ke
pesan yang terstruktur dalam blok ukuran tetap. Dengan cara ini, horizontal dan vertikal
paritas data dapat diverifikasi.
Jarak Hamming sesuai dengan jumlah bit yang bervariasi antara dua
kata-kata yang berurutan.
E XAMPLE 1.25.– Ada jarak Hamming 3 antara kata 111011 dan
101010. Setidaknya diperlukan tiga kesalahan untuk membuat kedua kata ini identik.
Sebuah cara yang mungkin untuk meningkatkan jarak Hamming kode terdiri dari menggunakan
beberapa bit kontrol. Dalam hal ini, sebuah pesan terdiri dari m bit data dan k kontrol
bit.
E XAMPLE 1.26.– Mewakili OUI dalam kode ASCII dengan ganjil (horizontal dan vertikal)
bit paritas dan bit paritas silang memungkinkan indikasi integritas
bit paritas (horizontal dan vertikal).
Kode ASCII untuk karakter kata OUI adalah sebagai berikut:
79 10 = 4F 16 = 1001111 2 untuk O
85 10 = 55 16 = 1010101 2 untuk U
73 10 = 49 16 = 1001001 2 untuk I
Pilihan representasi dua dimensi (atau blok bit), seperti yang ditunjukkan pada:
Gambar 1.10, memungkinkan untuk definisi bit paritas mengikuti horizontal dan vertikal
arah.
Mengubah satu bit data dapat menyebabkan modifikasi vertikal
bit paritas, bit paritas horizontal dan bit paritas silang, yaitu total empat bit.
Jarak Hamming, dengan demikian, sama dengan 4.
halaman 47
34
0
010
101
110
100
111
000
111
OUI
1
0
1
0
0
1
1
101
Paritas vertikal
Kontrol bit
Paritas horisontal
Gambar 1.10. Contoh kode blok
Kode blok semacam itu memungkinkan deteksi dan koreksi semua kesalahan yang memengaruhi satu
sedikit. Hal ini memungkinkan untuk mendeteksi semua kesalahan yang mempengaruhi 2 dan 3 bit, tetapi menyajikan
ketidaknyamanan membutuhkan verifikasi sejumlah besar bit.
1.13.2.2. Kode siklik
Kode siklik didasarkan pada transkripsi bilangan biner dalam bentuk polinomial
dan pembagian polinomial.
CONTOH E 1.27.– Kode biner b n−1 b n−2 ...b 1 b 0 sesuai dengan polinomial:
b n−1 x n−1 + b n−2 x n−2 + ··· + b 1 x
1+ b0x
0
Biarkan I(x) menjadi polinomial yang terkait dengan pesan. Misalkan G(x) adalah
polinomial generator r, pesan dapat dikodekan dengan melakukan hal berikut:
operasi:
– kalikan I(x) dengan x r (atau tambahkan r nol di akhir I(x));
– menguraikan I(x)x r menjadi bentuk:
saya(x)x r
G(x)
= Q(x) + R(x)
[1.26]
– tentukan polinomial siklik T(x):
T(x) = I(x)x r R(x)
[1.27]
halaman 48
Sistem Angka
35
Polinomial T(x) adalah kelipatan dari G(x). Ini sesuai dengan representasi dari
data yang bit redundan telah ditambahkan.
Kesalahan dideteksi dengan memverifikasi pembagian T(x) dengan G(x).
N OTE 1.5.– Ekspresi yang digunakan untuk polinomial generator bervariasi menurut area aplikasi:
– CRC 2 -3-GSM: G(x) = x
3 + x + 1;
– CRC-4-ITU: G(x) = x
4 + x + 1;
– CRC-8-CCITT: G(x) = x
8 + x 2 + x + 1;
– CRC-16-CCITT: G(x) = x
16 + x 12 + x 5 + 1;
- CRC-32-IEEE: G (x) = x
32 + x 26 + x 23 + x 22 + x 16 + x 12 + x 11 + x 10 + x 8 +
x
7 + x 5 + x 4 + x 2 + x + 1;
– CRC-64-ISO: G(x) = x
64 + x 4 + x 3 + x + 1.
E XAMPLE 1.28.– Mari kita perhatikan informasi awal 101101, yang dengannya
polinomial I (x) = x
5 +x 3 +x 2 +1 dapat dikaitkan. Menggunakan generator polinomial
dalam bentuk G(x) = x
3 +x+1(r = 3), bentuk kata yang akan ditransmisikan, atau
polinomial T(x), ditentukan dengan mengikuti langkah-langkah berikut:
– perkalian I(x) dengan x r menghasilkan produk I(x)x r = 101101000;
– pembagian I(x)x r oleh G(x) menghasilkan hasil bagi Q(x) = 100001 dan
sisa R(x) = 011;
– polinomial T(x) akhirnya diperoleh dengan menambahkan r bit dari R(x) ke
ujung I(x), yaitu: T(x) = 101101011.
Dalam bentuk T(x) + E(x), informasi diasumsikan dipengaruhi oleh kesalahan
E. Dengan kode berdasarkan generator polinomial G(x), kita dapat mendeteksi:
– semua kesalahan tunggal (E = 10 ... 0);
– semua kesalahan ganda (E = 10 ... 010 ... 0) jika G(x) memiliki faktor dengan setidaknya
tiga istilah;
– semua kesalahan yang berkaitan dengan jumlah bit ganjil (E memiliki jumlah bit ganjil di
1) jika x + 1 membagi G(x);
– semua rangkaian kesalahan (E = 0 ... 01 ... 10 ... 0) yang panjangnya lebih kecil dari derajat
dari R(x);
– sebagian besar rangkaian kesalahan yang panjang.
2 CRC: pemeriksaan redundansi siklik.
halaman 49
36
1.14. Latihan
E LATIHAN 1.1.– Konversi
1) Ubahlah bilangan-bilangan berikut menjadi biner:
a) 37 10
b) 15 10
c) 187 10
d) 2 014 10
e) 2 016 10
f) 2.75 10
g) 25,25 10
h) 243.3125 10
i) 0,0625 10
j) 62 8
k) 277 8
l) 12,6 8
m) 476,35 8
n) 92 16
o) 37FD 16
p) 7FF 16
q) 1A6 16
r) 2C0 16
s) 1F.C 16
t) 9.F 16
u) A7.EC 16
2) Ubahlah bilangan berikut ke desimal:
a) 10110 2
b) 10001 2
c) 10001101 2
d) 1001000001001 2
e) 1111010111 2
f) 1011.101 2
g) 10011011001.10110 2
h) 30 8
i) 115 8
j) 55,4 8
k) 270,54 8
l) 356 16
m) 2AF 16
n) 2C1 16
o) 10FF 16
p) 1FCFA 16
q) DADA.C 16
r) F.4 16
s) EBA.C 16
3) Mengkonversi nomor-nomor berikut untuk heksadesimal:
a) 320 10
b) 6 861 10
c) 65 535 10
d) 100 8
e) 62,4 8
f) 500,25 8
g) 10001101 2
h) 1001000110100011110 2
i) 10000.1 2
j) 1000000.0000111 2
k) 1000111001.01 2
4) Ubahlah bilangan BCD berikut ke desimal:
a) 0001 1000 0100 SM
b) 0100 1001 0010 SM
c) 1001 0111 0101 0010 SM
d) 0111 0111 0111 0101 BCD
5) Berapa banyak bit yang diperlukan untuk representasi biner desimal
angka dari 0 sampai 511?
6) Berapa angka terbesar yang dapat direpresentasikan dalam penomoran biner 16-bit?
sistem?
7) a) Tentukan representasi biner dari bilangan desimal 10,05 dengan an
kesalahan mutlak sama dengan 0,005.
b) Nyatakan bilangan desimal 0,452 dalam sistem bilangan biner dengan a
kesalahan relatif 0,1%.
E XERCISE 1.2.- Representasi angka dan data
1) Misalkan X menjadi n-bit unsigned integer. Memverifikasi bahwa 2 n - X mewakili dua ini
komplemen dari -X.
2) Tentukan komplemen dua 8-bit dari bilangan berikut: -1 10 , -17 10 ,
-128 10 .
Ubahlah bilangan berikut menjadi desimal:
01111111 2C ,
11001110 2C ,
10001000 2C .
halaman 50
Sistem Angka
37
3) Tentukan representasi komplemen dua dari bilangan 63A 16 dan
8AC 16 .
4) Mengkonversi nomor berikut untuk kode ASCII:
a) 1 10 ,
b) 107 10 ,
c) 1000010 2 .
5) Gunakan kode ASCII untuk menerjemahkan ekspresi berikut:
X = cos(.7)
Y = 256 X
CETAK "X=", X; "Y=", Yo
6) a) Nyatakan angka-angka berikut dalam standar IEEE-754 presisi tunggal:
2.75 10 , 417 680 10 .
b) Carilah bilangan desimal yang bersesuaian dengan masing-masing bilangan berikut
0 10001010 01110111000110000000000 IEE754
00000000 00000000000000000000001 IEEE754
E XERCISE 1.3.– Konversi kode abu-abu/angka biner
1) Ubahlah bilangan biner berikut menjadi kode Gray:
a) 11011 2
b) 101101 2
c) 11000110 2
2) Ubah setiap kode Gray berikut ke bilangan biner:
a) 1010 Abu-abu
b) 00010 Abu-abu
c) 11000010001 Abu-abu
E XERCISE 1.4.- kode Koreksi
1) Data akan dikirim, dikodekan dengan metode CRC, yang polinomialnya
generator:
G(x) = x
3+ x + 1
Tentukan bit pesan yang akan ditransmisikan jika pesan awal adalah 101101.
Apa yang dapat kita katakan tentang transmisi jika pesan yang diterima adalah 100101 011?
2) Dengan menggunakan metode CRC coding, mewakili pesan yang akan dikirim di
kasus di mana informasi awal adalah 1011001 dan generator polinomial adalah dari
membentuk:
G(x) = x
4+ x + 1
halaman 51
38
1.15. Solusi
S OLUSI 1.1.- Konversi
1) Konversi ke representasi biner
a) 37 10 = 100101 2
b) 15 10 = 1111 2
c) 187 10 = 10111011 2
d) 2 014 10 = 11111011110 2
e) 2 016 10 = 2 11 - 2 5 = 11111100000 2
f) 2,75 10 = 10,11 2
g) 25,25 10 = 11001,01
h) 243.3125 10 = 11110011.0101 2
i) 0,0625 10 = 0,0001 2
j) 62 8 = 110010 2
k) 277 8 = 10111111 2
l) 12,6 8 = 1010,11 2
m) 476.35 8 = 100111110.011101 2
n) 92 16 = 10010010 2
o) 37FD 16 = 11011111111101 2
p) 7FF 16 = 11111111111 2
q) 1A6 16 = 110100110 2
r) 2C0 16 = 1111000000 2
s) 1F.C 16 = 11111.11 2
t) 9.F 16 = 1001.1111 2
u) A7,EC 16 = 10100111.111011 2
2) Konversi ke representasi desimal
a) 10110 2 = 22 10
b) 10001 2 = 17 10
c) 10001101 2 = 141 10
d) 1001000001001 2 = 2313 10
halaman 52
Sistem Angka
39
e) 1111010111 2 = 983 10
f) 1011.101 2 = 11.625 10
g) 10011011001.10110 2 = 1241.6875 10
h) 30 8 = 36 10
i) 115 8 = 77 10
j) 55,4 8 = 45,5 10
k) 270,54 8 = 184,6875 10
l) 356 16 = 854 10
m) 2AF 16 = 687 10
n) 2C1 16 = 705 10
o) 10FF 16 = 4351 10
p) 1FCFA 16 = 130.298 10
q) DADA.C 16 = 56026,75 10
r) F.4 16 = 15,25 10
s) EBA.C 16 = 3770,75 10
3) Konversi ke representasi heksadesimal
a) 320 10 = 140 16
b) 6 861 10 = 1ACD 16
c) 65 535 10 = 16 4 - 1 = FFFF 16
d) 100 8 = 40 16
e) 62,4 8 = 32,8 16
f) 500,25 8 = 140,54 16
g) 10001101 2 = 8D 16
h) 1001000110100011110 2 = 48D1E 16
i) 10000,1 2 = 10,8 16
j) 1000000.0000111 2 = 40.0E 16
k) 1000111001,01 2 = 239,4 16
halaman 53
40
4) BCD - konversi Decimal
a) 0001 1000 0100 BCD = 184 10
b) 0100 1001 0010 BCD = 492 10
c) 1001 0111 0101 0010 BCD = 9 752 10
d) 0111 0111 0111 0101 BCD = 7 775 10
5) Berapa banyak bit yang diperlukan untuk representasi biner desimal
angka dari 0 sampai 511?
Dengan k bit, hanya angka desimal dari 0 sampai 2 k - 1 dapat diwakili. Dengan demikian:
2 k - 1 = 511 dan k = log (512) / log (2) = 9
6) Berapa jumlah terbesar yang dapat diwakili di 16 bit penomoran biner?
Bilangan terbesar yang dapat direpresentasikan dalam sistem bilangan biner 16 bit adalah
2 16 - 1 = 65,535.
7) a) Tentukan representasi biner dari bilangan desimal 10,05 dengan an
kesalahan mutlak sama dengan 0,005.
Untuk memastikan bahwa perbedaan antara nilai yang diwakili dan desimal
Jumlah 10,05 sisa-sisa kurang dari atau sama dengan 0,005, jumlah yang diperlukan bit, n,
harus ditentukan berdasarkan hubungan berikut:
2 n 0,005
itu adalah:
n ≥ log (1 / 0,005) / log (2) = 7.64 ≃ 8
dan akhirnya kita memiliki:
10.05 10 = 1.010,00001100 2
b) Mewakili angka desimal 0,452 dalam biner dengan kesalahan relatif 0,1%.
Nilai kesalahan mutlak yang diinginkan adalah 0,001 × 0,452 = 0,000452.
Representasi biner harus memiliki sejumlah bit, n, yang memenuhi
persamaan berikut:
2n
< 0,000452
halaman 54
Sistem Angka
41
itu adalah:
n > log(1/0,000452)/ log(2) = 11,11 12
Dengan demikian:
0,452 2 = ,0111001110110110 2
S OLUSI 1.2.- Representasi angka dan data
1) Misalkan X adalah bilangan bulat n-bit yang tidak bertanda. Memverifikasi bahwa 2 n - X mewakili 2C dari
-X.
Misalkan X = X n−1 X n−2 ··· X 1 X 0 menjadi representasi biner n-bit dari positif
nomor. Kita dapat menulis:
2 n - X = (2 n - 1) - X + 1
di mana:
2 n - 1 = 111 ··· 11
.
n bit
2
Operasi pengurangan berikut:
111 ··· 11
.
n bit
2- X n−1 X n−2 ··· X 1 X 0
sama dengan inversi level logika bit X. Jadi:
2 n - X = (2 n - 1) - X +1= X + 1
adalah representasi 2C dari -X.
2) Tentukan 8-bit 2C dari bilangan berikut: -1 10 , -17 10 , -128 10 .
Untuk setiap angka, kita dapat memperoleh:
1 10 = 0000001 2
11111110 1C + 1 = 11111111 2C = -1 10
17 10 = 00010001 2
11101110 1C + 1 = 11101111 2C = -17 10
halaman 55
42
128 10 = 10000000 2
01111111 1C + 1 = 10000000 2C = 128 10
3) Ubahlah bilangan berikut ke bentuk desimal: 01111111 2C ,
11001110 2C dan
10001000 2C .
Konversi dilakukan sebagai berikut:
01111111 2C = 2 6 + 2 5 + 2 4 + 2 3 + 2 2 + 2 1 + 2 0 = 127 10
11001110 2C = 2 7 + 2 6 + 2 3 + 2 2 + 2 1 = 50 10
10001000 2C = 2 7 + 2 3 = 120 10
4) Tentukan 2C dari bilangan 63A 16 dan 8AC 16 .
Kita dapat melanjutkan sebagai berikut:
63A 16 = 011000111010 2
100111000101 1C
+
1
= 100111000110 2C = 63A 16 = 9C6 16
8AC 16 = 0000100010101100 2
1111011101010011 1C
+
1
= 1111011101010100 2C = 8AC 16 = F754 16
5) Ubahlah bilangan berikut menjadi kode ASCII:
a) 1 10
b) 107 10
c) 1000010 2
Kode ASCII yang sesuai adalah sebagai berikut:
a) 1 10 : SOH (awal heading)
b) 107 10 : k
c) 1000010 2 = 66 10 : B
6) Gunakan kode ASCII untuk menerjemahkan ekspresi berikut:
X = cos(.7)
Y = 256 X
CETAK "X=", X; "Y=", Yo
halaman 56
Sistem Angka
43
kode ASCII
Simbol Desember Hex.
x
88
58
=
61
3D
C
99
63
Hai
111
6F
S
115
73
(
40
28
.
46
2E
7
55
37
)
41
29
kamu
89
59
=
61
3D
2
50
32
5
53
35
6
54
36
*
42
2A
x
88
58
kode ASCII
Simbol Desember Hex.
P
80
50
R
82
52
Saya
73
49
n
78
4E
T
84
54
Ruang 32
20
"
34
22
x
88
58
=
61
3D
"
34
22
,
44
2C
x
88
58
"
34
22
kamu
89
59
=
61
3D
"
34
22
,
44
2C
kamu
89
59
7) a) Merupakan nomor berikut dalam presisi tunggal IEEE-754 standar:
2.75 10 dan 417 680 10 .
Konversi biner 2,75 10 menghasilkan:
2,75 10 = 10,11 2
Bentuk normalisasi ditulis sebagai:
10,11 2 = 1,011 2 × 2 1
Kami dengan demikian memiliki:
– mantissa M = 1.f (f mewakili bagian pecahan 23 bit):
f = 01100000000000000000000
– eksponen 8 bit:
E b = E + b = 1 10 + 127 10 = 128 10 = 10000000 2
- tanda bit:
S = 0 (untuk bilangan positif)
halaman 57
44
Dari mana:
2.75 10 = 0 10000000 01100000000000000000000
Untuk bilangan desimal 417 680, kita memperoleh representasi biner dari
bentuk berikut:
417 680 10 = 1100101111110010000 2
Bentuk normalisasi yang sesuai dapat dinyatakan sebagai:
1100101111110010000 2 = 1.100101111110010000 2 × 2 18
Kami dengan demikian memiliki:
– mantissa M = 1.f (f mewakili bagian pecahan 23 bit):
f = 100101111110010000000000
– eksponen 8 bit:
E b = E + b = 18 10 + 127 10 = 145 10 = 10010001 2
- tanda bit:
S = 1 (dalam kasus angka negatif)
Dan akhirnya:
417 680 10 = 1 10010001 10010111111001000000000 IEEE754
b) Carilah bilangan desimal yang bersesuaian dengan masing-masing bilangan berikut
0 10001010 01110111000110000000000 IEE754
1 00000000 00000000000000000000001 IEEE754
Untuk N 10 = 0 10001010 01110111000110000000000 IEE754 , kita memiliki:
- tanda bit:
S = 0 (untuk bilangan positif)
– eksponen 8 bit:
E b = 10001010 2 = 138 10
(nomor normal)
halaman 58
Sistem Angka
45
dan:
E = E b b = 138 127 = 11 10
– mantissa M dari 23 bit:
M = 1.f
= 1.0111011100110000000000 2
= 2 0 + 2 -2 + 2 -3 + 2 -4 + 2 -6 + 2 -7 + 2 -8 + 2 -12 + 2 -13
= 1.4652099609375 10
Karenanya:
N 10 = (−1) S M × 2 E = 1,4652099609375 × 2 11 = 3000,75 10
Dalam kasus N 10 = 1 00000000 00000000000000000000001 IEEE754 , kita
memperoleh:
tanda bit:
S = 1 (untuk bilangan negatif)
eksponen 8 bit:
E b = 00000000 2 = 0 10
(angka yang didenormalisasi)
dan:
E = E b b +1=0 127 + 1 = 126 10
mantissa M dari 23 bit:
M = 0.f
= 0,00000000000000000001
= 2 -23
dan akhirnya:
N 10 = (-1) S M × 2 E = -2 -23 × 2 -126 = -2 -149 = -1,4 × 10 -45
S OLUSI 1.3.- kode Gray / biner konversi nomor
1) Konversi kode biner–Abu-abu:
a) 11011 2 = 10110 Abu-abu
b) 101101 2 = 111011 Abu-abu
halaman 59
46
c) 11000110 2 = 10100101 Abu-abu
2) Konversi angka biner kode abu-abu:
a) 1010 Abu-abu = 1100 2
b) 00010 Abu-abu = 00011 2
c) 11000010001 Abu-abu = 10000011110 2
S OLUSI 1.4.- kode Koreksi
1) Prinsip metode CRC terdiri dari pengolahan kata dan kode sebagai
polinomial biner.
– Pengkodean
Dalam hal ini, generator polinomial adalah dari derajat 3 (r = 3) dan ditulis sebagai:
G(x) = x
3+ x + 1
Korespondensi antara pesan awal dan bentuk polinomial adalah
ditetapkan sebagai berikut:
101101
↔
I(x)=1 · x
5+ 0 · x4+ 1 · x3+ 1 · x2+ 0 · x1+ 1
Polinomial yang terkait dengan pesan awal direduksi menjadi:
saya(x) = x
5+ x3+ x2+ 1
Kita punya:
saya(x)x
3 = (x 5 + x 3 + x 2 + 1)x 3 = x 8 + x 6 + x 5 + x 3
Pembagian polinomial I(x)x
3
oleh G(x) dilakukan sebagai berikut:
x
8+ x6+ x5+ x3
x
3+ x + 1
x
8+ x6+ x5
x
5+ 1
Kecerdasan
x
3
x
3+ x+1
x + 1 Sisa
Pesan yang akan ditransmisikan, T(x), diperoleh dengan menggabungkan bit-bit dari
pesan awal, I(x), dan r bit dari sisa pembagian. Itu adalah:
101101 011
halaman 60
Sistem Angka
47
Harus dicatat bahwa pembagian dilakukan dengan menggunakan modulo 2 tambahan untuk
koefisien polinomial (0+0=0, 1+0=1, 1+1=0).
– Verifikasi
Untuk transmisi bebas kesalahan, sisa pembagian yang diterima
pesan, T(x), oleh generator polinomial, G(x), harus sama dengan 0.
Polinomial yang terkait dengan pesan yang diterima berbentuk:
101101 011
↔
x
8+ x6+ x5+ x3+ x + 1
Pembagian dilakukan sebagai berikut:
x
8+ x6+ x5+ x3+ x + 1 x3+ x + 1
x
8+ x6+ x5
x
5+ 1
Kecerdasan
x
3+ x + 1
x
3+ x + 1
0 Sisa
Sisanya adalah 0, ini adalah transmisi bebas kesalahan.
Mempertimbangkan pesan lain yang diterima, kami dapat memperoleh yang berikut:
polinomial:
100101 011
↔
x
8+ x5+ x3+ x + 1
x
8+
x
5+
x
3+
x+1x
3+ x + 1
x
8+ x6+ x5
x
5 + x 3 + x Hasil Bagi
x
6+
x
3+
x+1
x
6+
x
4+ x3
x
4+
x+1
x
4+
x
2+ x
x
2+
1
Sisa
Sisa pembagian tidak sama dengan 0, yang merupakan fitur dari yang diterima
pesan dengan kesalahan.
2) Pengkodean pesan yang akan ditransmisikan ketika generator polinomial adalah
G(x) = x
4 + x + 1 dan pesan awalnya adalah 1011001.
halaman 61
48
Pesan awal dapat diasosiasikan dengan polinomial, I(x), yang diberikan oleh:
saya(x) = x
6+ x4+ x3+ 1
Perkalian I(x) dengan x
4
Hasil di:
saya(x)x
4 = (x 6 + x 4 + x 3 + 1)x 4 = x 10 + x 8 + x 7 + x 4
x
10 + x 8 + x 7 +
x
4
x
4+ x+1
x
10 +
x
7+ x6
x
6+ x 4 + x 2 + x Hasil Bagi
x
8+
x
6+
x
4
x
8+
x
5+ x4
x
6+ x5
x
6+
x
3+ x2
x
5+
x
3+ x2
x
5+
x
2+ x
x
3+
x Sisa
Menggabungkan bit dari pesan awal, I(x), dan empat bit dari
sisa pembagian, pesan yang akan dikirim, T(x), mengambil yang berikut:
membentuk:
1011001 1010
halaman 62
2
Gerbang Logika
2.1. pengantar
Fungsi logika menyediakan cara untuk menggabungkan sinyal digital yang berbeda – atau sinyal yang
hanya dapat mengambil satu dari dua level yang mungkin: level rendah (0) dan level tinggi (1) – berdasarkan
hukum aljabar Boolean. Hukum-hukum ini diterapkan menggunakan gerbang logika, yang dapat:
diklasifikasikan menurut jumlah input yang tersedia.
Setiap gerbang logika memiliki rangkaian listrik yang setara. Namun, gerbang logika elektronik
sangat berbeda dari setara listriknya. Ini jauh lebih cepat, lebih kecil, dan mengkonsumsi
energi listrik lebih sedikit.
Gambar 2.1 menunjukkan rangkaian listrik yang sesuai dengan gerbang NOT. Cahaya-
dioda pemancar menyala ketika sakelar S 1 dibuka dan padam ketika sakelar
S 1 ditutup.
S1
S1
R
R
A
+
A
+
Gambar 2.1. Sirkuit listrik yang setara dengan gerbang NOT
Rangkaian listrik yang ditunjukkan pada Gambar 2.2 beroperasi sebagai gerbang AND. Lampu dioda
jika dan hanya jika kedua switch S 1 dan S 2 ditutup.
Gambar 2.3 menunjukkan rangkaian listrik untuk gerbang OR. Dioda menyala jika setidaknya
salah satu sakelar (S 1 atau S 2 ) ditutup.
halaman 63
50
S2
S1
S2
S1
A
+
A
+
Gambar 2.2. Sirkuit listrik yang sesuai dengan gerbang AND
S2
S1
S2
S1
+
A
A
+
Gambar 2.3. Sirkuit listrik yang sesuai dengan gerbang OR
Rangkaian listrik yang sesuai dengan gerbang XOR diilustrasikan pada Gambar 2.4. NS
dioda memancarkan cahaya tampak ketika sakelar S 1 atau sakelar S 2 ditutup.
2
S
1
S
0
1
1
0
0
1
1
0
2
S
1
S
2
S
1
S
A
+
+
A
Gambar 2.4. Sirkuit listrik yang sesuai dengan gerbang XOR, di mana
tekanan pada tombol tekan S 1 atau tombol tekan S 2 menyalakan dioda,
tetapi tekanan pada tombol tekan S 1 dan tombol tekan S 2 mematikan dioda
2.2. Gerbang logika
Gerbang logika dapat digunakan untuk menggabungkan sinyal digital berdasarkan Boolean dasar
fungsi.
halaman 64
Gerbang Logika
51
2.2.1. gerbang BUKAN
Fungsi NOT menyediakan status komplementer untuk variabel yang diberikan. NS
fungsi diwakili oleh bilah yang ditempatkan di atas variabel input dan diimplementasikan oleh
gerbang NOT (atau logika inverter).
B
A
Gambar 2.5. gerbang BUKAN. B = A
AB
01
10
Tabel 2.1. Meja kebenaran. Masukan: A; Keluaran: B
Gambar 2.6 menggambarkan simbol untuk gerbang NOT. Level logika dari variabel output
diperoleh dengan mengambil komplemen dari variabel input, seperti yang ditunjukkan pada tabel kebenaran
diberikan pada Tabel 2.1. Jadi, jika input berada pada level logika 0, output akan berada pada level logika
1, dan sebaliknya.
2.2.2. gerbang DAN
Fungsi AND, yang juga disebut produk logika, dilambangkan dengan titik (·).
A
B
C
Gambar 2.6. gerbang DAN
C=A·B
Gerbang AND dapat memiliki dua input, seperti yang diilustrasikan pada Gambar 2.6, variabel output
mengambil level logika tinggi (atau nilai 1) jika dan hanya jika variabel input keduanya berada di
tingkat logika tinggi (atau nilai 1). Dalam semua kasus lain, output diatur ke logika rendah
tingkat (atau nilai 0). Tabel 2.2 menunjukkan tabel kebenaran gerbang AND.
halaman 65
52
ABC
000
010
100
111
Tabel 2.2. Meja kebenaran.
Masukan: A, B; Keluaran: C
2.2.3. Gerbang ATAU
Fungsi OR, yang juga disebut penjumlahan logika, dilambangkan dengan tanda tambah (+).
A
C
B
Gambar 2.7. Gerbang ATAU
C=A+B
A
B
C
0
0
0
0
1
1
1
0
1
1
1
1
Masukan: A, B; keluaran: C
Gambar 2.7 menggambarkan gerbang OR, yang memiliki dua gerbang. Seperti yang diilustrasikan oleh kebenaran
tabel pada Tabel 2.3, output mengambil logika level 1 jika setidaknya salah satu dari dua input adalah
pada level logika 1, dibutuhkan logika level 0 jika kedua input berada pada level logika 0.
2.2.4. gerbang XOR
Fungsi XOR (eksklusif OR) diwakili oleh tanda tambah di dalam lingkaran (+).
Gambar 2.8 menggambarkan representasi simbolis dari gerbang XOR yang memiliki dua input.
Menurut tabel kebenaran yang ditunjukkan pada Tabel 2.4, output mengambil logika level 1,
ketika hanya satu input yang berada pada level logika 1, atau level logika 0, ketika kedua input berada
baik pada level logika 0 atau pada level logika 1.
halaman 66
Gerbang Logika
53
B
A
C
B
A
C
Gambar 2.8. Gerbang XOR (OR eksklusif)
C=AB=A·B+A·B
A
B
C
0
0
0
0
1
1
1
0
1
1
1
0
Masukan: A, B; Keluaran: C
2.2.5. Gerbang logika komplementer
NAND (NOT AND), NOR (NOT OR), dan XNOR (NOT eksklusif OR or
gerbang inklusif AND) dikatakan saling melengkapi dan berkorespondensi, untuk
gerbang AND, OR dan XOR bila diikuti oleh gerbang NOT. Mereka dicirikan
dengan persamaan logika berikut:
– Gerbang NAND: C = A · B;
– Gerbang NOR: C = A + B;
– Gerbang XNOR: C = A B = A · B + A · B = A B.
A
B
(A)
A
B
(B)
C
B
A
C
(C)
C
Gambar 2.9. NAND (TIDAK DAN) (a), NOR (TIDAK ATAU) (b) dan XNOR
(TIDAK eksklusif ATAU) (c) gerbang
Gerbang NAND dan NOR dianggap sebagai gerbang universal. Ini berarti bahwa
fungsi logika apa pun dapat diimplementasikan hanya dengan menggunakan gerbang NAND atau NOR. Itu pasti
mencatat bahwa baik gerbang XOR maupun gerbang XNOR tidak universal.
halaman 67
54
2.3. Penyangga tiga keadaan
Buffer tiga keadaan berfungsi sebagai sakelar yang dikendalikan sinyal. Sinyal aktifkan digunakan
untuk mengontrol apakah sinyal input ditransfer ke arah output atau diisolasi dari
output, yang kemudian ditahan dalam keadaan impedansi tinggi.
Output dari rangkaian yang ditunjukkan pada Gambar 2.10 dapat mengambil salah satu dari berikut:
tiga keadaan: tinggi (1), rendah (0) dan impedansi tinggi (z).
x
E
kamu
Gambar 2.10. Penyangga tiga keadaan
Ketika E = 0, output ditahan dalam keadaan impedansi tinggi.
Ketika E = 1, output berada pada kondisi yang sama dengan input (0 atau 1).
Tabel 2.5 menunjukkan tabel kebenaran untuk buffer tiga keadaan.
E
x
kamu
0
x
z
1
0
0
1
1
1
Tabel 2.5. Meja kebenaran
Menggunakan buffer tiga keadaan memungkinkan untuk menghubungkan output dari set gerbang logika
sejajar melalui garis yang sama.
2.4. Fungsi logika
Sebuah fungsi logika didefinisikan sepenuhnya ketika, untuk semua kombinasi input
variabel, nilai fungsi didefinisikan. Banyaknya kombinasi ini adalah 2 n untuk n
variabel.
Suatu fungsi tidak terdefinisi secara lengkap ketika ada setidaknya satu kombinasi input
variabel yang level logikanya tidak diketahui.
halaman 68
Gerbang Logika
55
Ketika sistem logika diimplementasikan, dua kasus dapat terjadi:
– salah satu kombinasi yang mungkin tidak akan pernah ada dalam fungsi normal dari
sistem. Ini disebut kondisi terlarang dan dilambangkan dengan - (tanda hubung);
– salah satu kombinasi ada tetapi dapat mengambil keadaan 0 atau 1. Ini disebut
kondisi tidak peduli dan dilambangkan dengan simbol x atau .
Secara umum, fungsi logika dengan demikian dapat mengambil empat status: 0, 1, x dan -.
Suatu fungsi dengan n variabel dapat diwakili oleh tabel kebenaran yang memiliki n + 1
kolom dan maksimal 2 n baris.
2.5. Korespondensi antara tabel kebenaran dan fungsi logika
Biarkan X(A,B,C) menjadi fungsi logika dengan tiga variabel, yang didefinisikan oleh a
meja kebenaran.
D EFINISI 2.1.– Berdasarkan tabel kebenaran pada Tabel 2.6, fungsi X dapat ditulis
sebagai jumlah produk berikut:
X(A,B,C) = A · B · C + A · B · C + A · B · C + A · B · C + A · B · C
=
Σ
m(0, 3, 4, 6, 7)
[2.1]
A
B
C
x
0
0
0
0
1
A·B·C
1
0
0
1
0
2
0
1
0
0
3
0
1
1
1
A·B·C
4
1
0
0
1
A·B·C
5
1
0
1
0
6
1
1
0
1
A·B·C
7
1
1
1
1
A·B·C
Tabel 2.6. Tabel kebenaran (jumlah produk)
Dengan tiga variabel, A · B · C sesuai dengan minterm, sedangkan A · B bukan a
minterm. Sebuah minterm harus berisi semua variabel fungsi.
Mengacu pada tabel kebenaran pada Tabel 2.7, bentuk perkalian dari
fungsi X dapat diperoleh sebagai berikut:
X(A,B,C)=(A + B + C) · (A + B + C) · (A + B + C)
=
Π
M(1, 2, 5)
[2.2]
halaman 69
56
A
B
C
x
0
0
0
0
1
1
0
0
1
0
A+B+C
2
0
1
0
0
A+B+C
3
0
1
1
1
4
1
0
0
1
5
1
0
1
0
A+B+C
6
1
1
0
1
7
1
1
1
1
Tabel 2.7. Tabel kebenaran (produk dari jumlah)
Dengan tiga variabel, A + B + C mewakili maxterm, sedangkan B + C bukan a
jangka panjang.
Bentuk kanonik sesuai dengan ekspresi Boolean dari fungsi logika
hanya menggunakan minterms atau maxterms. Ini unik untuk setiap fungsi logika.
Komplemen fungsi X diberikan oleh:
X(A,B,C) =
Π
M(0, 3, 4, 6, 7) =
Σ
m(1, 2, 5)
[2.3]
Dalam kasus empat variabel, fungsi logika X dianggap didefinisikan oleh
tabel kebenaran pada Tabel 2.8.
Fungsi X dapat ditulis sebagai jumlah produk berikut:
X(A, B, C, D) = A · B · C · D + A · B · C · D + A · B · C · D + A · B · C · D
=
Σ
m(1, 5, 7, 15)
[2.4]
Umumnya, hubungan berikut ada antara minterm, m i , dan
maxterm, M i , dari fungsi logika n variabel:
m i = M 2 n 1−i
atau M i = m 2 n 1−i
(0 i 2 n 1)
[2.5]
Biarkan n menjadi jumlah variabel dari fungsi logika:
– jumlah semua 2 n minterm dari suatu fungsi sama dengan 1;
– produk dari semua 2 n maxterms dari suatu fungsi sama dengan 0.
halaman 70
Gerbang Logika
57
A
B
C
D
x
0
0
0
0
0
0
1
0
0
0
1
1
A·B·C·D
2
0
0
1
0
0
3
0
0
1
1
0
4
0
1
0
0
0
5
0
1
0
1
1
A·B·C·D
6
0
1
1
0
0
7
0
1
1
1
1
A·B·C·D
8
1
0
0
0
0
9
1
0
0
1
0
10
1
0
1
0
0
11
1
0
1
1
0
12
1
1
0
0
0
13
1
1
0
1
0
14
1
1
1
0
0
15
1
1
1
1
1
A·B·C·D
Tabel 2.8. Tabel kebenaran (jumlah produk)
Hasilkali dua minterm yang berbeda sama dengan 0, sedangkan jumlah dari dua bilangan yang berbeda
maxterm sama dengan 1.
2.6. aljabar Boolean
Aljabar Boolean diterapkan pada operasi dan fungsi pada variabel logika.
Biarkan X dan Y menjadi fungsi logika (atau Boolean), yang nilainya hanya bisa 0 atau 1.
Properti berikut diverifikasi:
1) komutatifitas: X + Y = Y + X dan X · Y = Y · X;
2) asosiatif: X + (Y + Z)=(X + Y ) + Z dan X · (Y · Z)=(X · Y ) · Z;
3) distribusi: X ·(Y +Z) = X ·Y +X ·Z dan (X +Y )(X +Z) = X +Y ·Z;
4) X + Y = X · Y (teorema DeMorgan – NOR);
5) X · Y = X + Y (teorema DeMorgan – NAND).
E XAMPLE 2.1.– Menerapkan gerbang XOR dari gerbang logika NAND dan gerbang XNOR
dari gerbang logika NOR.
halaman 71
58
Persamaan logika untuk gerbang XOR diberikan oleh:
C=AB=A·B+A·B
[2.6]
dan
C=C=A·B·A·B
[2.7]
Karena A · B = A · A · B dan A · B = A · B · B, persamaan [2.7] berbentuk:
C=A·A·B·A·B·B
[2.8]
Persamaan [2.8] kemudian dapat diimplementasikan seperti yang diilustrasikan pada Gambar 2.11.
(A)
B
A
A
B
(B)
C
C
Gambar 2.11. Gerbang XOR: a) simbol; b) konstruksi menggunakan gerbang NAND
Untuk gerbang XNOR, kami memiliki:
C=AB=A·B+A·B
[2.9]
Karena
A · B = A · B = A(A + B) = A + A + B
[2.10]
dan
A · B = A · B = (A + B)B = A + B + B
[2.11]
halaman 72
Gerbang Logika
59
persamaan [2.9] menjadi:
C=A+A+B+A+B+B
[2.12]
Gambar 2.12 menggambarkan rangkaian logika yang sesuai dengan persamaan [2.12].
C
A
B
(B)
(A)
B
A
C
Gambar 2.12. Gerbang XNOR: a) simbol; b) konstruksi menggunakan gerbang NOR
2.6.1. teorema aljabar Boolean
Aljabar Boolean diatur oleh sejumlah teorema (atau properti). NS
metode aljabar penyederhanaan menggunakan sifat-sifat aljabar Boolean untuk membuatnya
mungkin untuk meminimalkan ekspresi Boolean (atau fungsi logika), sehingga mengurangi
biaya bahan untuk pelaksanaan praktis.
2.6.1.1. Fungsi NOT, AND dan OR
Tabel 2.9 memberikan properti dasar untuk operasi NOT, AND dan OR.
BUKAN
DAN
ATAU
0=1
0 · X =0 0+ X = X
1=0 1 · X = X
1+X=1
X = XX · X = XX + X = X
X·X=0X+X=1
Tabel 2.9. Properti dasar untuk operasi NOT, AND dan OR
Secara umum, untuk fungsi Boolean X, Y dan Z, dimungkinkan untuk menetapkan
teorema berikut:
halaman 73
60
– teorema penyederhanaan:
X+X·Y=X
X(X + Y ) = X
X·Y+X·Y=X
(X + Y )(X + Y ) = X
– teorema absorpsi:
X+X·Y=X+Y
X(X + Y ) = X · Y
– teorema faktorisasi dan perkalian:
(X + Y )(X + Z) = X · Z + X · Y
X · Y + X · Z = (X + Z)(X + Y )
– teorema konsensus:
X·Y+X·Z+Y·Z=X·Y+X·Z
(X + Y )(X + Z)(Y + Z)=(X + Y )(X + Z)
S Hannon ' S EKSPANSI TEOREMA .- Misalkan F (x 0 , x 1 , ..., x i , ..., x n-1 ) menjadi Boolean
fungsi logika dari n variabel. Teorema ekspansi Shannon dapat ditulis sebagai berikut:
F(x 0 ,x 1 ,...,x i ,...,x n−1 ) = x i · F(x 0 ,x 1 ,..., 0,...,x n−1 )+
x i · F(x 0 ,x 1 ,..., 1,...,x n−1 ) [2.13]
Dalam praktiknya, menerapkan teorema ekspansi Shannon memungkinkan untuk
menguraikan fungsi dari lima variabel, misalnya, untuk memunculkan dua fungsi dari
empat variabel. Dengan demikian:
F(A, B, C, D, E) = E · F(A, B, C, D, 0) + E · F(A, B, C, D, 1)
[2.14]
dimana sebenarnya F(A, B, C, D, 0) dan F(A, B, C, D, 1) merupakan fungsi dari empat
variabel.
Dengan menerapkan teorema ekspansi Shannon secara iteratif, fungsi Boolean dapat menjadi
diekspresikan dari nilai berbeda yang diperoleh untuk kombinasi input yang berbeda
variabel seperti yang diberikan dalam tabel kebenaran.
halaman 74
Gerbang Logika
61
A
B
F(A,B)
0
0
1
0
1
0
1
0
0
1
1
1
Untuk fungsi dua variabel, F(A, B), dengan tabel kebenaran pada Tabel 2.10, kita memiliki:
F(A, B) = A · F(0,B) + A · F(1,B)
[2.15]
= A[B · F(0, 0) + B · F(0, 1)] + A[B · F(1, 0) + B · F(1, 1)]
= A · B · F(0, 0) + A · B · F(0, 1) + A · B · F(1, 0) + A · B · F(1, 1)
dimana F(0, 0) = 1, F(0, 1) = 0, F(1, 0) = 0 dan F(1, 1) = 1.
2.6.1.2. XOR (eksklusif OR) dan XNOR (inklusif DAN) fungsi
Fungsi XOR (OR eksklusif) dari dua variabel didefinisikan oleh:
X Y = XY + X · Y
[2.16]
Selanjutnya, kita dapat menulis:
XY=XY
[2.17]
Definisi fungsi XNOR (AND inklusif) dengan dua variabel diberikan oleh:
XY=X·Y+X·Y
[2.18]
Perlu dicatat bahwa:
XY=XY=XY=XY=XY
[2.19]
Mari kita perhatikan fungsi Boolean, X, Y , dan Z. Tabel 2.11 menunjukkan kebenarannya
tabel untuk fungsi X (Y · Z) dan (X Y )(X Z). Dengan demikian kita dapat mengamati bahwa
X (Y · Z) berbeda dengan (X Y )(X Z).
halaman 75
62
x
kamu
Z
Y·Z
XY
XZ
X (Y · Z) (X Y )(X Z)
0
0
0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
1
1
1
1
1
0
1
0
1
0
1
0
1
1
0
0
0
1
1
0
1
1
1
1
0
0
0
0
Tabel 2.11. Tabel kebenaran untuk X (Y · Z) dan (X Y )(X Z)
Untuk fungsi X + Y + (X + Y ) dan X + Y + X + X + Y + Y , kebenarannya
tabel disajikan pada Tabel 2.12. Menyatakan semua kombinasi variabel X dan
Y di mana setiap fungsi mengambil level logika 1, kami memiliki:
X + Y + (X + Y ) = X · Y
[2.20]
dan
X+Y+X+X+Y+Y=X·Y+X·Y+X·Y
= X(Y + Y ) + X · Y
=X+X·Y
=X+Y
[2.21]
x
kamu
X+Y
XY
X Y (X + Y )
XYX+XYY
0
0
0
0
0
0
0
1
1
1
0
1
1
0
1
1
0
1
1
1
1
0
1
1
Tabel 2.12. Tabel kebenaran untuk X Y (X + Y ) dan
XYX+XYY
Oleh karena itu, fungsi X + Y + (X + Y ) dan X + Y + X + X + Y + Y bukan
setara.
Sifat dasar untuk operasi XOR dan XNOR diberikan pada Tabel 2.13.
halaman 76
Gerbang Logika
63
XOR
XNOR
0X=X0X=X
1X=X1X=X
XX=0XX=1
XX=1XX=0
Tabel 2.13. Properti dasar untuk operasi XOR dan XNOR
Teorema berikut diverifikasi untuk fungsi Boolean X, Y dan Z:
– komutatif:
XY=YX
XY=YX
– asosiatif:
X (Y Z)=(X Y ) Z = X Y Z
X ⊙ (Y ⊙ Z) = (X ⊙ Y) ⊙ Z = X ⊙ Y ⊙ Z
– faktorisasi dan distribusi:
(X · Y ) (X · Z) = X · (Y Z)
(X + Y ) (X + Z) = X + (Y Z)
– penyerapan:
X · (X Y ) = X · Y
X + (X Y ) = X + Y
– konsensus:
(X · Y ) (X · Z) + Y · Z = (X · Y ) (X · Z)
(X + Y) ⊙ (X + Z) · (Y + Z) = (X + Y) ⊙ (X + Z)
Untuk dua fungsi logika, X dan Y , dapat ditentukan bahwa:
jika X · Y = 0, maka X + Y = X Y ;
jika X + Y = 1, maka X · Y = X Y .
halaman 77
64
N OTE 2.1.– Teorema (atau properti) aljabar Boolean memiliki dua bentuk, satu disimpulkan
dari yang lain dengan mengganti:
– semua tanda tambah (+) dengan titik (·), dan sebaliknya;
– semua tanda tambah yang dilingkari (⊕) dengan titik yang dilingkari (⊙), dan sebaliknya;
– logika level 1 apa pun dengan logika level 0, dan sebaliknya.
E XAMPLE 2.2.– Tunjukkan bahwa:
(X · Y ) (X + Y ) = X Y
X Y (X · Y ) = X + Y
(X + Y) ⊙ (X ⊕ Y) = X · Y
X·Y+Y·Z+X·Z=X·YY·ZX·Z
Dengan menggunakan teorema (atau properti) aljabar Boolean, kita dapat menulis:
(X · Y ) (X + Y ) = X · Y (X + Y ) + X · Y (X + Y )
= X · Y (X + Y ) + X · Y (X + Y )
= X · Y (X · Y )+(X + Y )(X + Y )
=X·Y+X·Y
=XY
[2.22]
X Y ⊙ (X · Y )=(X Y )(X · Y )+(X Y )(X · Y )
= (X · Y + X · Y) (X · Y) + (X ⊕ Y) (X + Y)
= X · Y + (X · Y + X · Y )(X + Y )
=X·Y+X·Y+X·Y
= X(Y + Y ) + X · Y
=X+X·Y
=X+Y
[2.23]
(X + Y ) (X Y )=(X + Y ) (X · Y + X · Y )
= (X + Y ) · (X · Y + X · Y )
karena (X + Y )+(X · Y + X · Y )=1
=X·Y
[2.24]
halaman 78
Gerbang Logika
65
X · Y + Y · Z + X · Z = X · Y (Z + Z)+(X + X)Y · Z + X · (Y + Y )Z
=X·Y·Z+X·Y·Z+X·Y·Z+X·Y·Z
= X · Y · Z + X · Y · Z (X · Y · Z + X · Y · Z)
karena (X · Y · Z)(X · Y · Z + X · Y · Z)=0
= X · Y (Z + Z) (Y X)Z
=X·YY·ZX·Z
[2.25]
2.6.2. Peta Karnaugh
Metode semi-grafis, yang didasarkan pada penggunaan peta Karnaugh, lebih
cocok untuk penyederhanaan ekspresi Boolean yang lebih kompleks.
Peta Karnaugh, seperti tabel kebenaran, menyediakan representasi fungsi logika. Dia
terdiri dari sejumlah kotak atau sel, yang masing-masing disediakan untuk a
istilah (minterm atau maxterm) dari fungsi logika. Gambar 2.13 menunjukkan peta Karnaugh untuk
fungsi tiga variabel dan Gambar 2.14 menyajikan peta Karnaugh untuk empat variabel
fungsi. Variabel dapat direpresentasikan dalam dua cara. Di setiap peta, kombinasi
dari variabel ditempatkan sesuai dengan urutan pengkodean Gray sedemikian rupa sehingga
istilah yang berdekatan berada di sel tetangga atau di sel di ujung peta.
A
AB
C
00
01
11
10
A
0
2
6
0
4
5
1
3
7
(A)
B
1
C
SM
A
00
01
11
10
B
0
1
3
0
2
6
4
5
7
(B)
C
1
Gambar 2.13. Peta Karnaugh tiga variabel
Meskipun peta Karnaugh dapat digunakan untuk mengurangi fungsi logika apa pun, peta tersebut menjadi
sulit untuk dimanipulasi ketika jumlah variabel melebihi enam.
halaman 79
66
5
01
11
10
00
01
11
10
AB
CD
C
00
01
11
10
B
A
D
(A)
0
3
2
1
4
7
6
5
12
15
14
13
8
11
10
9
CD
AB
A
00
01
11
10
D
C
B
(B)
0
12
8
4
1
13
9
3
15
11
7
2
14
10
6
00
Gambar 2.14. Peta Karnaugh empat-variabel
B
1
1
0
0
0
0
0
0
AB
C
00
01
11
10
A
0
1
C
Gambar 2.15. Dua:
X=A·B·C+A·B·C=B·C
0
AB
C
00
01
11
10
A
0
B
1
C
1
0
0
0
0
1
0
Gambar 2.16. Duad:
X=A·B·C+A·B·C=A·B
halaman 80
Gerbang Logika
67
C
0
0
1
1
0
0
0
0
AB
C
00
01
11
10
A
0
B
1
Gambar 2.17. Dua:
X=A·B·C+A·B·C=B·C
C
0
0
1
1
1
0
0
1
AB
C
00
01
11
10
A
0
B
1
Gambar 2.18. quad:
X = A · B · C + A · B · C+ A · B · C + A · B · C = B
C
0
0
0
0
1
1
1
1
AB
C
00
01
11
10
A
0
B
1
Gambar 2.19. Empat:
X=A·B·C+A·B·C+A·B·C+A·B·C=C
Dengan menggunakan peta Karnaugh, penyederhanaan fungsi logika dilakukan dengan
mengelompokkan sel-sel yang berdekatan yang berisi 1s. Jumlah sel dalam satu grup harus a
pangkat 2, atau dalam bentuk 2 n (n = 1, 2, 3,...):
halaman 81
68
C
0
1
1
0
0
0
1
1
AB
C
00
01
11
10
A
0
B
1
Gambar 2.20. Empat:
X=A·B·C+A·B·C+A·B·C+A·B·C=A
0
01
11
10
AB
CD
C
00
01
11
10
B
A
D
1
0
0
1
0
1
1
0
0
1
1
0
0
1
1
00
Gambar 2.21. Oktad:
X=B
– duad dari 1 yang berdekatan: variabel yang komplemen dan non-
komplemen dapat dihilangkan (lihat Gambar 2.15–2.17);
– quad dari 1 yang berdekatan: dua variabel yang saling melengkapi dan tidak
komplemen dapat dihilangkan (lihat Gambar 2.18-2.20);
– octad dari 1 yang berdekatan: tiga variabel yang saling melengkapi dan non-
dilengkapi dapat dihilangkan (lihat Gambar 2.21-2.24).
Hanya variabel yang memiliki status logika yang sama di semua sel grup yang muncul
dalam ekspresi yang disederhanakan.
N OTE 2.2.– Dalam kasus beberapa kemungkinan untuk mengelompokkan sel-sel Karnaugh
peta, prosedur minimalisasi dapat menghasilkan lebih dari satu ekspresi logika.
halaman 82
Gerbang Logika
69
D
01
11
10
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
AB
CD
C
00
01
11
10
B
A
00
Gambar 2.22. Oktad:
X=C
D
01
11
10
0
1
1
0
1
0
0
1
1
0
0
1
1
0
0
1
AB
CD
C
00
01
11
10
B
A
00
Gambar 2.23. Octad:
X=B
Minterm yang tidak diperlukan untuk aplikasi yang diinginkan dapat digunakan untuk
meningkatkan penyederhanaan rangkaian logika. Mereka dianggap sebagai istilah tidak peduli.
E XAMPLE 2.3.– Sederhanakan ekspresi berikut:
1) X(A,B,C) = A · B · C + B · C + A · B.
2) X(A,B,C) = A · B · C + A · B · C + A · B · C + A · B · C. Kita misalkan
bahwa kondisi input A · B · C tidak mempengaruhi level logika fungsi X (do
tidak peduli kondisi).
halaman 83
70
3) X(A, B, C, D) = A · B · C · D + A · B · C · D + A · B · C · D + A · B · C · D
+A·B ·C ·D +A·B ·C ·D +A·B ·C ·D +A·B ·C ·D.
+A·B ·C ·D+A·B ·C ·D+A·B ·C ·D
+A·B·C ·D+A·B·C ·D+A·B·C ·D+A·B·C ·D
D
01
11
10
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
AB
CD
C
00
01
11
10
B
A
00
Gambar 2.24. Oktad:
X=D
Menggunakan peta Karnaugh yang ditunjukkan pada Gambar 2.25–2.30, solusi yang berbeda dapat
diperoleh.
C
1
0
0
1
1
1
0
1
AB
C
00
01
11
10
A
0
B
1
Gambar 2.25. Contoh 2.1(1):
X=A+B·C
halaman 84
Gerbang Logika
71
C
0
1
1
1
1
0
0
x
AB
C
00
01
11
10
A
0
B
1
Gambar 2.26. Contoh 2.1 (2):
X=B+A·C
D
01
11
10
0
1
0
0
0
1
0
0
0
1
1
1
1
1
0
1
AB
CD
C
00
01
11
10
B
A
00
Gambar 2.27. Contoh 2.1 (3) (kasus 1):
X = A · C · D + A · B · C+ A · B · C + A · C · D
1
01
11
10
AB
CD
C
00
01
11
10
B
A
D
0
1
0
0
0
1
0
0
0
1
1
1
1
1
0
00
Gambar 2.28. Contoh 2.1(3) (kasus 2):
X = A · B · D + B · C · D+ B · C · D + A · B · D
halaman 85
72
D
01
11
10
1
0
0
1
1
1
0
0
0
1
0
0
0
1
1
0
AB
CD
C
00
01
11
10
B
A
00
X=A·B+B·C+A·C·D
D
01
11
10
0
0
0
1
0
1
1
1
0
1
0
0
1
1
1
0
AB
CD
C
00
01
11
10
B
A
00
X=A·B·C+A·C·D+A·B·C+A·C·D
Perlu dicatat bahwa beberapa fungsi logika dapat memiliki banyak ekspresi minimal.
E XAMPLE 2.4.– Sederhanakan fungsi logika F dalam dua kasus berikut:
a) F(A,B,C) =
Σ
m(1, 3, 4, 7);
b) F(A,B,C) =
Σ
m(1, 3, 4, 7) + x(2, 5), di mana suku tidak pedulinya adalah
diwakili oleh x.
halaman 86
Gerbang Logika
73
Ekspresi minimal dari fungsi F dapat diperoleh dari Karnaugh
peta diwakili dalam Gambar 2.31 dan 2.32.
C
0
0
1
0
1
1
1
0
AB
C
00
01
11
10
A
0
B
1
Gambar 2.31. Contoh 2.2(a):
F=A·B·C+A·C+B·C
C
x
0
1
0
1
1
1
x
AB
C
00
01
11
10
A
0
B
1
Gambar 2.32. Contoh 2.2(b):
F=A·B+C
Perlu dicatat bahwa istilah tidak peduli diperhitungkan hanya jika itu bisa
berkontribusi pada penyederhanaan fungsi logika.
2.6.3. Penyederhanaan fungsi logika dengan banyak keluaran
Penyederhanaan fungsi logika dengan beberapa keluaran dapat dilakukan di
empat langkah:
1) Tulis fungsi yang akan disederhanakan dalam jumlah produk;
halaman 87
74
2) Suku-suku min yang diwakili oleh m dan suku-suku tidak peduli dengan x, membentuk
produk dari jumlah secara sistematis sesuai dengan aturan berikut:
DAN operasi:
mi·mi=mi
m i · m j =0(i = j)
mi·xi=mi
xi·xi=xi
m i · x j = x i · x j =0(i = j);
3) Buatlah tabel yang berisi istilah-istilah umum untuk fungsi yang berbeda;
4) Berdasarkan peta Karnaugh untuk setiap fungsi, kelompokkan suku-suku umum dan
kemudian sederhanakan suku-suku yang tersisa.
Namun, ketika sekelompok istilah umum adalah bagian dari kelompok yang lebih besar dari 2 n (n =
1, 2, 3) istilah, grup ini hanya dipilih jika menghasilkan ekspresi logika paling sederhana.
E XAMPLE 2.5.– Usulkan rangkaian yang mengimplementasikan rangkaian berikut:
F(A, B, C, D) =
Σ
m(0, 2, 3, 4, 6, 7, 10, 11)
G (A, B, C, D) =
Σ
m(0, 4, 8, 9, 10, 11, 12, 13)
Mempertimbangkan istilah umum (lihat peta Karnaugh yang ditunjukkan pada
Gambar 2.33 dan 2.34), kita dapat memperoleh rangkaian pada Gambar 2.35 yang terdiri dari enam
gerbang logika dengan total 16 masukan.
Dengan menyederhanakan dua fungsi secara independen, kita sampai pada:
F(A, B, C, D) = A · C + A · D + B · C
G(A, B, C, D) = A · C + C · D + A · B
Dalam hal ini, delapan gerbang logika dengan total 18 input diperlukan untuk
implementasi fungsi F dan G.
2.6.4. Faktorisasi fungsi logika
Untuk mengurangi biaya implementasi perangkat keras, seringkali perlu menemukan istilah
umum untuk beberapa fungsi.
halaman 88
Gerbang Logika
75
D
01
11
10
1
0
1
0
1
1
0
1
1
1
0
1
0
0
0
0
AB
CD
C
00
01
11
10
B
A
00
Gambar 2.33. Fungsi F
F=A·C+A·B·C+A·C·D
D
01
11
10
1
1
1
1
0
0
0
1
0
0
0
1
0
0
1
1
AB
CD
C
00
01
11
10
B
A
00
Gambar 2.34. fungsi G
G=A·C+A·B·C+A·C·D
Faktorkan (atau dekomposisi) ekspresi Boolean berikut untuk menghasilkan suku C +
D:
F(A, B, C, D) = A · C + A · D + B · C · D
G(A, B, C, D) = A · B · C + A · B · D + A · C · D + B · C · D
halaman 89
76
C
B
A
D
G
F
Gambar 2.35. Rangkaian logika untuk implementasi F dan G
Faktorisasi (atau dekomposisi) fungsi F dan G dapat dilakukan
sebagai berikut:
F=A·C+A·D+B·C·D
[2.26]
= A(C + D) + B · C · D
= A (C + D) + B (C + D)
[2.27]
dan
G=A·B·C+A·B·D+A·C·D+B·C·D
[2.28]
= A · B(C + D) + A(C + D) + B(C + D)
= A · B(C + D) + AB(C + D)
[2.29]
2.7. Implementasi sirkuit logika multi-level
Rangkaian logika kombinasional umumnya dirancang menggunakan logika dua tingkat
jaringan. Mereka muncul langsung dari ekspresi jumlah produk dan
ditandai dengan kecepatan operasi yang tinggi (atau waktu respons yang cepat) jika jumlah
input sedemikian rupa sehingga batas beban untuk setiap gerbang logika tidak terlampaui (atau jika input
spesifikasi fan-in terpenuhi).
Desain sirkuit multi-level didasarkan pada faktorisasi dan dekomposisi
fungsi logika yang diambil dalam bentuk minimalnya. Dalam prakteknya, penggunaan
level tambahan dalam sirkuit membantu mengurangi jumlah input maksimum untuk
gerbang logika ke nilai yang diizinkan oleh teknologi manufaktur.
Secara konvensional, inverter input tidak dipertimbangkan saat menentukan nomor
level rangkaian karena mungkin dipengaruhi oleh jenis rangkaian logika (aktif tinggi atau
aktif rendah) untuk dipilih.
halaman 90
Gerbang Logika
77
2.7.1. Contoh
Fungsi lima variabel, F (A, B, C, D, E), yang akan dilaksanakan. Hal ini diungkapkan
dalam bentuk jumlah produk sebagai:
F(A, B, C, D, E) = A · C + A · D + B · C + B · D + E
[2.30]
Fungsi ini dapat diimplementasikan menggunakan empat gerbang AND 2-input atau satu 5-input
Gerbang OR seperti yang ditunjukkan pada Gambar 2.36(a).
F
A
B
A
D
C
B
E
F
(B)
(A)
C
D
E
Gambar 2.36. Rangkaian logika untuk implementasi F
Setelah memfaktorkan, kita juga dapat sampai pada:
F(A, B, C, D, E)=(A + B)(C + D) + E
[2.31]
Akibatnya, fungsi F(A, B, C, D, E) dapat diimplementasikan menggunakan tiga 2-input
Gerbang OR dan satu gerbang AND dengan 2 masukan, seperti yang diilustrasikan pada Gambar 2.36(b). Pendekatan ini,
selain mengurangi jumlah gerbang logika, memungkinkan untuk meningkatkan
fan-in gerbang logika.
Dalam kasus fungsi logika empat variabel, G(A, B, C, D), diberikan dalam jumlah
bentuk produk dengan:
G(A, B, C, D) = A · C + A · D + B · C + B · D + A · B · C · D
[2.32]
implementasinya, seperti yang diilustrasikan pada Gambar 2.37(a), membutuhkan empat gerbang AND 2-input,
satu gerbang AND 4 masukan dan satu gerbang OR 5 masukan.
halaman 91
78
G
A
A
C
D
C
B
D
G
(B)
(C)
(A)
G
B
C
D
A
B
Gambar 2.37. Rangkaian logika untuk implementasi G
Implementasi seperti yang ditunjukkan pada Gambar 2.37(b) didasarkan pada faktorisasi dari
fungsi G(A, B, C, D) sebagai berikut:
G(A, B, C, D)=(A + B)(C + D)+(A + B)(C + D)
= (A · B)(C + D)+(A · B)(C + D)
[2.33]
Ini memiliki tiga level dan hanya menggunakan gerbang logika 2-input (tiga gerbang OR dan dua AND
gerbang).
Kami mengamati bahwa fungsi G(A, B, C, D) juga dapat ditulis sebagai berikut:
tata krama:
G(A, B, C, D) = A · B (C + D)
[2.34]
yang menghasilkan rangkaian logika lain, seperti yang ditunjukkan pada Gambar 2.37(c), dan yang terdiri dari:
dari satu gerbang OR, satu gerbang AND dan satu gerbang XOR.
2.7.2. Rangkaian logika gerbang NAND
Berdasarkan teorema DeMorgan, rangkaian logika yang terdiri dari gerbang AND dan OR
dapat diubah menjadi rangkaian yang hanya terdiri dari gerbang NAND (1) dengan mengganti
Gerbang AND dengan gerbang NAND, menambahkan inverter pada input gerbang OR dan dengan memasukkan
inverter dimanapun diperlukan untuk mengoreksi efek inversi non-kompensasi,
halaman 92
Gerbang Logika
79
dan, terakhir, (2) dengan mengganti semua gerbang OR dengan inverter input ke gerbang NAND (lihat
Gambar 2.38).
x
B
x
B
A
A
Gambar 2.38. Sirkuit ekivalen untuk gerbang NAND
Perhatikan fungsi logika empat variabel A, B, C dan D berikut ini:
F(A, B, C, D)=(A + B)(C · D + C · D)
[2.35]
Fungsi ini dapat diimplementasikan dengan menggunakan gerbang AND dan OR, seperti yang diilustrasikan pada:
Gambar 2.39(a). Dengan menerapkan transformasi (1) dan (2), kita dapat memperoleh rangkaian
ditunjukkan pada Gambar 2.39(b) dan sirkuit berbasis gerbang NAND ditunjukkan pada Gambar 2.39(c),
masing-masing.
F
A
B
A
B
F
A
B
C
D
C
D
(A)
C
D
C
D
F
(B)
C
D
C
D
(C)
Gambar 2.39. Implementasi fungsi F: a) rangkaian menggunakan AND dan
ATAU gerbang; b) rangkaian ekivalen; c) sirkuit berdasarkan gerbang NAND
halaman 93
80
Mari kita perhatikan fungsi lain G dari empat variabel A, B, C dan D, yang didefinisikan oleh:
G=A·B·C+A·D+B·D+C·D
[2.36]
Untuk mengimplementasikan fungsi ini hanya dengan menggunakan gerbang NAND 2-input, pertama-tama kita amati bahwa:
G = (A + B · C)(B · C + D)
[2.37]
dan selanjutnya menurunkan rangkaian yang dibangun dari gerbang AND dan OR, seperti yang diilustrasikan pada
Gambar 2.40(a). Menggunakan transformasi berdasarkan teorema DeMorgan, kita dapat memperoleh
rangkaian ekivalen pada Gambar 2.40(b), dan kemudian rangkaian berbasis gerbang NAND
direpresentasikan dalam Gambar 2.40(c).
(A)
C
G
A
(B)
B
D
C
A
G
C
D
G
(C)
B
D
A
B
Gambar 2.40. Implementasi fungsi G: a) rangkaian menggunakan AND
dan gerbang OR; b) rangkaian ekivalen; c) sirkuit berbasis gerbang NAND
N OTE 2.3.– Setiap ekspresi logika penjumlahan produk sesuai dengan rangkaian menggunakan
Gerbang AND dan OR, atau rangkaian berbasis gerbang NAND.
2.7.3. Rangkaian logika berbasis gerbang NOR
Rangkaian logika yang dibangun dari gerbang logika AND dan OR dapat diubah menjadi:
sesuai dengan teorema DeMorgan untuk sirkuit yang hanya terdiri dari gerbang NOR:
(1) dengan mengganti gerbang OR dengan gerbang NOR; dengan menambahkan inverter input ke AND
gerbang dan dengan memasukkan inverter di mana pun diperlukan untuk mengoreksi efek dari
inversi tanpa kompensasi; (2) dengan mengganti semua gerbang AND yang memiliki input inverter
dengan gerbang NOR (lihat Gambar 2.41).
halaman 94
Gerbang Logika
81
kamu
B
kamu
A
B
A
Gambar 2.41. Rangkaian ekivalen untuk gerbang NOR
Perhatikan fungsi logika berikut dengan empat variabel:
F(A, B, C, D)=(A + B)(C · D + C · D)
[2.38]
Implementasi fungsi ini menggunakan gerbang AND dan OR diilustrasikan pada:
Gambar 2.42(a). Untuk implementasi berbasis gerbang NOR, langkah pertama yang diperlukan
hasil transformasi pada rangkaian yang ditunjukkan pada Gambar 2.42(b) yang kemudian diubah menjadi
sirkuit berbasis gerbang NOR seperti yang ditunjukkan pada Gambar 2.42(c).
F
A
B
A
B
A
B
C
D
C
D
F
C
D
C
D
(A)
(B)
C
D
C
D
F
(C)
Gambar 2.42. Implementasi fungsi F: a) rangkaian menggunakan AND dan
ATAU gerbang; b) rangkaian ekivalen; c) sirkuit berbasis gerbang NOR
halaman 95
82
Gunakan hanya gerbang NOR dua input untuk mengimplementasikan fungsi empat berikut:
variabel:
G=A·B·C+A·D+B·D+C·D
[2.39]
Karena:
G = (A + B · C)(B · C + D)
[2.40]
kita dapat menurunkan rangkaian yang ditunjukkan pada Gambar 2.43(a) atau rangkaian ekivalen yang ditunjukkan pada
Gambar 2.43(b). Rangkaian berbasis gerbang NOR yang sesuai dengan fungsi G adalah
diilustrasikan pada Gambar 2.43(c).
G
C
D
B
B
D
D
A
B
G
(A)
(C)
(B)
C
G
C
A
A
Gambar 2.43. Implementasi fungsi G: a) rangkaian menggunakan AND dan
ATAU gerbang; b) sirkit ekivalen; c) sirkuit berbasis gerbang NOR
N OTE 2.4.– Setiap ekspresi logika perkalian jumlah sesuai dengan sirkuit yang terdiri dari:
gerbang OR dan AND atau ke rangkaian berbasis gerbang NOR.
2.7.4. Representasi berdasarkan operator XOR dan AND
Rangkaian logika untuk fungsi-fungsi tertentu mungkin sulit untuk dioptimalkan ketika mereka
direpresentasikan dalam bentuk jumlah produk. Menggunakan representasi berdasarkan XOR (atau
Gerbang XNOR) sering menawarkan keuntungan yang memungkinkan untuk mengurangi jumlahnya
gerbang logika dan kompleksitas jalur interkoneksi.
Selain menjadi metode penyederhanaan untuk fungsi logika, Karnaugh memetakan
juga berguna dalam mengidentifikasi istilah yang dapat lebih mudah diimplementasikan menggunakan XOR
halaman 96
Gerbang Logika
83
gerbang logika. Dalam peta Karnaugh, kelompok istilah, yang simetris, atau cermin
gambar atau duplikat satu sama lain dapat direpresentasikan dalam XOR (atau Reed-Muller)
membentuk. Gambar berikut memberikan beberapa contoh.
Untuk fungsi tiga variabel yang peta Karnaughnya direpresentasikan dalam
Gambar 2.44 dan 2.45, kita memiliki, masing-masing:
Fa=A·B·C+A·B·C+A·B·C+A·B·C
[2.41]
= A(B C) + A(B C)
=ABC
[2.42]
dan
Fb=A·B·C+A·B·C+A·B·C+A·B·C
[2.43]
= A(B C) + A(B C)
=ABC
[2.44]
1
1
1
1
AB
C
00
01
11
10
A
0
B
1
C
Gambar 2.44. Representasi dari F a = A B C
1
AB
C
00
01
11
10
A
0
B
1
C
1
1
1
Gambar 2.45. Representasi dari F b = A B C
halaman 97
84
Dalam kasus fungsi empat variabel, didefinisikan oleh peta Karnaugh yang ditunjukkan pada
Gambar 2.46-2.49, kita memiliki, masing-masing:
Fc=A·C+A·C=AC
[2.45]
Fd=A·B+A·B=AB
[2.46]
Fe=B·D+B·D=BD
[2.47]
dan
Ff=B·C+B·C=BC
[2.48]
1
AB
CD
C
00
01
11
10
B
A
D
00
01
11
10
1
1
1
1
1
1
1
Gambar 2.46. Representasi dari F c = A C
Mengingat peta Karnaugh digambarkan pada Gambar 2.50, persamaan untuk logika
fungsi ditulis sebagai berikut:
Fg=A·C+C·D+A·C·D
[2.49]
= C(A · D) + C(A · D)
=CA·D
[2.50]
halaman 98
Gerbang Logika
85
1
AB
CD
C
00
01
11
10
B
A
D
00
01
11
10
1
1
1
1
1
1
1
Gambar 2.47. Representasi dari F d = A B
1
AB
CD
C
00
01
11
10
B
A
D
00
01
11
10
1
1
1
1
1
1
1
Gambar 2.48. Representasi dari F e = B D
Kita dapat menentukan persamaan untuk fungsi logika berikut berdasarkan:
Peta Karnaugh pada Gambar 2.51:
Fh=A·B·C·D+A·B·C·D+A·B·C·D+A·B·C·D
[2.51]
= A[(B · C + B · C)D + (B · C + B · C)D]
= A[(B C)D + (B C)D]
= A(B C D)
[2.52]
halaman 99
86
1
1
1
1
AB
CD
C
00
01
11
10
B
A
D
00
01
11
10
1
1
1
1
Gambar 2.49. Representasi dari F f = B C
1
AB
CD
C
00
01
11
10
B
A
D
00
01
11
10
1
1
1
1
1
1
1
Gambar 2.50. Representasi dari F g = C A · D
Untuk peta Karnaugh yang ditunjukkan pada Gambar 2.52, persamaan fungsi logika dapat
didapat sebagai berikut:
Fi=A·B·C·D+A·B·C·D+A·B·C·D+A·B·C·D
[2.53]
= (A · C + A · C)(B · D + B · D)
= (A C)(B D)
[2.54]
halaman 100
Gerbang Logika
87
1
AB
CD
C
00
01
11
10
B
A
D
00
01
11
10
1
1
1
Gambar 2.51. Representasi dari F h = A(B C D)
1
AB
CD
C
00
01
11
10
B
A
D
00
01
11
10
1
1
1
Gambar 2.52. Representasi dari F i = (A C)(B D)
Persamaan untuk fungsi logika yang diwakili oleh peta Karnaugh ditunjukkan pada
Gambar 2.53 diberikan oleh:
Fj=A·B·C·D+A·B·C·D+A·B·C·D+A·B·C·D
[2.55]
= (A · D + A · D)(B · C + B · C)
= (A D)(B C)
[2.56]
halaman 101
88
1
AB
CD
C
00
01
11
10
B
A
D
00
01
11
10
1
1
1
Gambar 2.53. Representasi dari F j = (A D)(B C)
1
AB
CD
C
00
01
11
10
B
A
D
00
01
11
10
1
1
1
1
1
1
1
Gambar 2.54. Representasi dari F k = A B C
Peta Karnaugh yang ditunjukkan pada Gambar 2.54 sesuai dengan fungsi logika yang
persamaan ditulis sebagai berikut:
Fk=A·B·C+A·B·C+A·B·C+A·B·C
[2.57]
= A(B · C + B · C) + A(B · C + B · C)
= A(B C) + A(B C)
=ABC
[2.58]
halaman 102
Gerbang Logika
89
1
AB
CD
C
00
01
11
10
B
A
D
00
01
11
10
1
1
1
1
1
1
1
Gambar 2.55. Representasi dari F l = A B C D
Berdasarkan peta Karnaugh pada Gambar 2.54, kami memiliki:
Fl=A·B·C·D+A·B·C·D+A·B·C·D+A·B·C·D
+A·B·C·D+A·B·C·D+A·B·C·D+A·B·C·D
[2.59]
= (A · B + A · B)(C · D + C · D)+(A · B + A · B)(C · D + C · D)
= (A B)(C D)+(A B)(C D)
=ABCD
[2.60]
2.8. Pertimbangan praktis
Dalam praktiknya, pengoperasian rangkaian logika bergantung pada karakteristik listrik
dari gerbang logika.
Dalam kasus yang ideal, level logika 0 dan 1 diwakili oleh tegangan tetap (untuk
contoh tegangan ground dan supply) untuk input dan output. Pada kenyataannya, mereka
sesuai dengan tegangan yang dapat bervariasi dalam kisaran nilai tertentu.
Ketika gerbang logika digabungkan untuk membangun rangkaian logika, kita dapat menghubungkan
dua input bersama-sama atau satu input menjadi satu output. Tetapi bagaimanapun juga kita tidak dapat menghubungkan dua
output yang berbeda karena mereka dapat menghasilkan keadaan logika yang berbeda.
Diagram waktu adalah representasi grafis tentang bagaimana variabel dalam suatu sistem berkembang
lembur. Dalam kasus rangkaian logika, waktu direpresentasikan pada sumbu horizontal dan
tingkat logika (rendah atau tinggi) dari variabel diwakili pada sumbu vertikal. Di dalam
Selain beberapa karakteristik listrik, diagram waktu memberikan informasi bahwa:
Halaman 103
90
berguna dalam membangun tabel kebenaran. Ini juga menunjukkan waktu naik dan waktu jatuh untuk
sinyal, dan penundaan propagasi, yaitu waktu yang berlalu antara perubahan
tingkat input dan perubahan yang sesuai dalam output.
2.8.1. Diagram waktu untuk rangkaian logika
Diagram waktu adalah representasi grafis dari evolusi temporal logika
sinyal.
Mari kita perhatikan rangkaian logika pada Gambar 2.56(a). Persamaan logika untuk output
sinyal dalam bentuk berikut:
F=A·C+B·C
[2.61]
Diagram waktu dalam kasus ideal diilustrasikan pada Gambar 2.56(b). Namun, itu
mungkin dipengaruhi oleh penundaan propagasi yang bergantung pada waktu respons
gerbang logika yang berbeda.
F
(A)
A
C
B
C
C
SM
AC
F
(C)
B
A
C
C
SM
AC
F
B
A
(B)
x
x
2x
Gambar 2.56. a) Rangkaian logika; b) diagram waktu dalam kasus yang ideal; C)
diagram waktu yang menggambarkan efek bahaya statis
Secara umum, sirkuit yang sensitif terhadap fenomena parasit karena sinyal
propagasi sepanjang beberapa jalur dapat dipengaruhi oleh bahaya. Ada perbedaan
dibuat antara bahaya statis dan dinamis.
2.8.2. Bahaya statis
Bahaya statis dihasilkan ketika perubahan tingkat variabel input, yang
seharusnya tidak membawa modifikasi output, diterjemahkan ke dalam
generasi sinyal transien dengan tingkat logika yang salah.
halaman 104
Gerbang Logika
91
Rangkaian logika yang ditunjukkan pada Gambar 2.56(a) berisi dua jalur bersamaan dengan
delay propagasi yang berbeda. Jadi, ketika sinyal input C mengubah level logikanya,
input C dan B dari salah satu gerbang AND tidak berubah secara bersamaan. Ini
diterjemahkan menjadi bahaya statis yang dapat dilihat pada diagram waktu yang ditunjukkan pada
Gambar 2.56(c).
Untuk menekan efek bahaya statis pada pengoperasian sirkuit dua tingkat
diwakili dalam Gambar 2.57 (a), produk istilah harus diperkenalkan di antara negara bagian
ABC =111 dan ABC =110 (lihat Gambar 2.57(b)). Ini membantu mencegah
transisi input F menuju 0, seperti yang ditunjukkan pada Gambar 2.57(c).
(B)
(A)
A
C
B
F
A
C
B
F
C
C
SM
AC
B
A
x
x
2x
F
AB
(C)
Gambar 2.57. a) Sirkuit dengan bahaya statis; b) rangkaian logika berfungsi
tanpa bahaya statis; c) diagram waktu
Bentuk minimal dari persamaan logika untuk keluaran F diwakili oleh
Peta Karnaugh pada Gambar 2.58, dan suku redundan yang harus ditambahkan untuk menghilangkan
bahaya statis muncul di peta Karnaugh pada Gambar 2.59.
C
0
1
1
0
0
1
1
0
AB
C
00
01
11
10
A
0
B
1
Gambar 2.58. Sirkuit dengan bahaya
F=A·C+B·C
halaman 105
92
C
0
1
1
0
0
1
1
0
AB
C
00
01
11
10
A
0
B
1
Gambar 2.59. Sirkuit tanpa bahaya
F=A·C+B·C+A·B
Dalam praktiknya, metode yang digunakan untuk menghilangkan bahaya statis yang dapat mempengaruhi operasi
dari rangkaian logika dua tingkat terdiri dari mengidentifikasi istilah yang sesuai dengan yang berdekatan
loop di peta Karnaugh dan menambahkan istilah redundan yang sesuai ke minimum
representasi dari fungsi keluaran.
2.8.3. Bahaya dinamis
Sirkuit logika multi-level menunjukkan bahaya dinamis jika transisi input
sinyal, yang seharusnya menghasilkan satu perubahan dalam level logika output,
mengubah tingkat logika output seperti yang diinginkan hanya setelah rezim transien dengan at
setidaknya dua perubahan dalam tingkat logika.
Rangkaian logika yang ditunjukkan pada Gambar 2.60 (a) seharusnya memiliki dua jalur bersamaan
dengan delay propagasi asimetris. Operasi sirkuit dapat dipengaruhi oleh
bahaya dinamis, seperti yang ditunjukkan pada Gambar 2.60(b) untuk output G. Harus dicatat bahwa
sirkuit ini juga menghadirkan bahaya statis (output F). Dalam hal ini, menambahkan gerbang logika
yang menerapkan istilah redundan A · B untuk menghilangkan bahaya statis, sebagai
ditunjukkan pada Gambar 2.61(a), juga berkontribusi dalam menghilangkan efek bahaya dinamis,
seperti yang ditunjukkan pada Gambar 2.61(b).
Secara umum, rangkaian logika multi-level tidak dapat menghadirkan bahaya statis tetapi mungkin:
dipengaruhi oleh bahaya dinamis. Oleh karena itu, agar sirkuit dapat beroperasi tanpa bahaya,
lebih disukai untuk mengimplementasikan fungsi logika sebagai sirkuit dua tingkat dan kemudian mendeteksi dan
menghilangkan bahaya statis dengan menambahkan istilah berlebihan yang sesuai.
halaman 106
Gerbang Logika
93
F
(B)
CA
CA
F
C
3x
(A)
C
B
A
x
SM
AC
x
2x
G
G
A
C
B
Gambar 2.60. a) Rangkaian logika dan b) diagram waktu
mengilustrasikan efek dari bahaya dinamis
2.9. Demonstrasi beberapa identitas aljabar Boolean
D EMONSTRASI 2.1.– Tunjukkan bahwa X+X·Y = X. Dengan menggunakan teorema aljabar Boolean,
kita dapat menulis:
X+X·Y=X·1+X·Y
= X(1 + Y )
= X(1)
=X
[2.62]
D EMONSTRASI 2.2.– Tunjukkan bahwa X(X + Y ) = X. Dalam hal ini, kita memiliki:
X(X + Y ) = X · X + X · Y
=X+X·Y
= X(1 + Y )
=X
[2.63]
halaman 107
94
F
A
A
C
B
AB
SM
(B)
G
CA
(A)
C
G
F
3x
C
B
A
x
AC
x
2x
C
Gambar 2.61. a) Rangkaian logika yang beroperasi tanpa
bahaya dan b) diagram waktu
D EMONSTRASI 2.3.– Tunjukkan bahwa X · Y + X · Y = X. Kita memiliki:
X · Y + X · Y = X(Y + Y )
=X
[2.64]
D EMONSTRASI 2.4.– Tunjukkan bahwa (X + Y )(X + Y ) = X. Kita memiliki:
(X + Y )(X + Y ) = X · X + X · Y + X · Y + Y · Y
=X+X·Y+X·Y
= X(1 + Y + Y )
=X
[2.65]
halaman 108
Gerbang Logika
95
D EMONSTRASI 2.5.– Tunjukkan bahwa X + X · Y = X + Y . Kita punya:
X + X · Y = (X + X · Y )1 + X · Y
=X+X·Y+X·Y
= X + Y (X + X)
= X + Y (1)
=X+Y
[2.66]
D EMONSTRASI 2.6.– Tunjukkan bahwa X(X + Y ) = X · Y . Kita punya:
X(X + Y ) = X · X + X · Y
=0+ X · Y
=X·Y
[2.67]
D EMONSTRASI 2.7.– Tunjukkan bahwa X · Y + X · Z = (X + Z)(X + Y ). Kita punya:
X · Y + X · Z = X · Y (1 + Z) + X · Z(1 + Y ) + X · X
= X · Y + Y · Z(X + X) + X · Z + X · X
= (X + Z)Y + (X + Z)X
= (X + Z)(X + Y )
[2.68]
D EMONSTRASI 2.8.– Tunjukkan bahwa (X + Y )(X + Z) = X · Z + X · Y . Kita punya:
(X + Y )(X + Z) = X · X + X · Z + X · Y + Y · Z
=X·Z+X·Y+Y·Z
= X · Z + X · Y + (X + X)Y · Z
= X · Z(1 + Y ) + X · Y (1 + Z)
=X·Z+X·Y
[2.69]
D EMONSTRASI 2.9.– Tunjukkan bahwa X · Y + X · Z + Y · Z = X · Y + X · Z. Kita
memiliki:
X · Y + X · Z + Y · Z = X · Y + X · Z + Y · Z(X + X)
=X·Y+X·Z+X·Y·Z+X·Y·Z
= X · Y (1 + Z) + X · Z(1 + Y )
= X · Y (1) + X · Z(1)
=X·Y+X·Z
[2.70]
halaman 109
96
D EMONSTRASI 2.10.– Tunjukkan bahwa (X +Y )(X +Z)(Y +Z)=(X +Y )(X +Z).
Kita punya:
(X + Y )(X + Z)(Y + Z)=(X · Z + X · Y )(Y + Z)
menurut [8]
=X·Y·Z+X·Y+X·Z+X·Y·Z
= X · Z(1 + Y ) + X · Y (1 + Z)
=X·Z+X·Y
= (X + Y )(X + Z)
menurut [7]
[2.71]
D EMONSTRASI 2.11.– Tunjukkan bahwa (X · Y ) (X · Z) = X(Y Z). Kita punya:
(X · Y ) (X · Z)=(X · Y )(X · Z)+(X · Y )(X · Z)
= (X · Y )(X + Z)+(X + Y )(X · Z)
=X·Y·Z+X·Y·Z
= X(Y · Z + Y · Z)
= X(Y Z)
[2.72]
D EMONSTRASI 2.12.– Tunjukkan bahwa X(X Y ) = X · Y . Kita punya:
X(X Y ) = X(X · Y + X · Y )
=X·Y
[2.73]
D EMONSTRASI 2.13.– Tunjukkan bahwa (X ·Y )⊕(X ·Z)+Y ·Z = (X ·Y )⊕(X ·Z).
Kita punya:
(X · Y ) (X · Z) + Y · Z = (X · Y )(X · Z)+(X · Y )(X · Z) + Y · Z
= X · Y (X + Z)+(X + Y )X · Z + Y · Z
= X · Y · Z + X · Z(1 + Z) + Y · Z
= X · Y · Z + X · Z + (X + X)Y · Z
= X · Y (Z + Z) + X · Z(1 + Y )
=X·Y+X·Z
= X · Y (1 + Z) + X · Z(1 + Y )
=X·Y+X·Y·Z+X·Z+X·Y·Z
halaman 110
Gerbang Logika
97
=X·X·Y+X·Y·Z+X·X·Z+X·Y·Z
= X · Y (X + Z)+(X + Y )X · Z
= X · Y (X · Z)+(X · Y )X · Z
= (X · Y ) (X · Z)
[2.74]
2.10. Latihan
E LATIHAN 2.1.– Fungsi dari n variabel.
Berapa banyak fungsi logika yang berbeda yang dapat kita implementasikan menggunakan n variabel input?
E LATIHAN 2.2.– Analisis rangkaian logika.
Buatlah tabel kebenaran untuk rangkaian yang ditunjukkan pada Gambar 2.62. Menggunakan minimal
jumlah gerbang NAND, usulkan rangkaian untuk mengimplementasikan F.
kamu
x
F
Z
Gambar 2.62. Sirkuit logika
E LATIHAN 2.3.– Penyederhanaan fungsi logika.
Sederhanakan ekspresi logika berikut:
a) X + Y + X · Y + (X + Y ) · X · Y
b) X · Y · Z + X · Y · Z + X · Y · Z + X · Y · Z
c) X · Y · X · Z
d) (X + Y )(X + Z)(Y + Z)
e) (W + X + Y · Z)(W + X)(X + Y )
f) W · X · Z + X · Y · Z + W · X · Y + X · Y · Z + W · Y · Z
g) W · X · Z + W · Z + X · Y · Z + W · X · Y
h) (X + Y + Z)(X + Y + Z)(X + Y + Z)
halaman 111
98
E XERCISE 2.4.– Fungsi logika yang setara.
Verifikasi persamaan berikut:
a) A · B · C + A · C + B · C = C (A · B)
b) A B (A + B) + A · B = A B
c) (A + B) (A + C) + A = A + B
d) (A B) (A · B) + A · B = A + B
e) A · B · C + A · C · D + A · B · C · D + A · B · C · D + A · C · D + A · B · C =
A·CA·CB·D
f) A · B · D + B · C · D + A · B · C + B · C · D + A · C · D = A · B + C · D
E LATIHAN 2.5.– Penyederhanaan fungsi menggunakan metode peta Karnaugh.
Dengan menggunakan metode peta Karnaugh, sederhanakan setiap fungsi logika berikut:
E(A, B, C, D) =
Σ
mm(0, 2, 3, 4, 5, 8, 11, 12, 13, 14, 15)
[2.75]
F(A, B, C, D) =
Σ
m(0, 1, 3, 4, 6, 7, 8, 9, 11, 12, 13, 14, 15)
[2.76]
G (A, B, C, D) =
Σ
m(0, 2, 4, 5, 10, 12, 15) +
Σ
x(8, 14)
[2.77]
H(A, B, C, D) =
Σ
mm(1, 3, 6, 8, 11, 14) +
Σ
x(2, 5, 12, 13, 15) [2,78]
E LATIHAN 2.6.– Analisis rangkaian dengan gerbang NAND/NOR.
B
(B)
G
F
(A)
A
C
A
A
C
B
A
A
A
A
A
Gambar 2.63. a) Rangkaian dengan gerbang NAND dan b) rangkaian dengan gerbang NOR
Tentukan fungsi logika F yang diimplementasikan oleh rangkaian yang ditunjukkan pada:
Gambar 2.63(a). Tentukan fungsi logika G yang diimplementasikan oleh rangkaian yang ditunjukkan pada
Gambar 2.63(b). Pastikan F = G
halaman 112
Gerbang Logika
99
E LATIHAN 2.7.– Bentuk kanonik dari fungsi logika.
Mari kita perhatikan fungsi logika yang ditunjukkan pada Gambar 2.64.
D
A
B
C
D
A
B
C
G
F
(A)
(B)
Gambar 2.64. a) Rangkaian dengan gerbang NOR dan b) rangkaian dengan gerbang NAND
Tentukan ekspresi logika untuk output F dan G.
Nyatakan fungsi logika F sebagai jumlah hasil kali.
Berikan bentuk perkalian jumlah dari G.
E LATIHAN 2.8.– Penyederhanaan rangkaian logika.
Sederhanakan setiap rangkaian logika yang ditunjukkan pada Gambar 2.65.
E LATIHAN 2.9.– Implementasi fungsi H.
Mari kita perhatikan fungsi logika tiga variabel yang didefinisikan sebagai berikut:
H(A,B,C) = A · B + A · B + B · C
[2.79]
Dengan asumsi variabel input adalah A, B dan C, usulkan rangkaian logika hanya menggunakan
Gerbang NAND 2-masukan untuk mengimplementasikan fungsi H.
E XERCISE 2.10.– Implementasi fungsi logika Y .
Menggunakan jumlah minimum gerbang logika (NOT, AND, OR) untuk merealisasikan
fungsi logika berikut:
Y = (A · B) (B · C)
[2.80]
halaman 113
100
L
C
A
B
A
C
A
B
C
A
B
C
D
(A)
(B)
(D)
(F)
P
Q
(C)
(e)
A
B
C
H
B
C
D
A
G
K
B
0
E LATIHAN 2.11.– Implementasi sirkuit dengan gerbang NAND/NOR.
Mari kita perhatikan fungsi logika berikut:
P(A, B, C, D) = A · B + A · C · D
[2.81]
danQ(A, B, C, D)=(A + B + C)(A + D)
[2.82]
Dengan asumsi bahwa variabel input A, B, C, dan D, serta komplemennya,
tersedia, usulkan rangkaian logika berdasarkan gerbang NAND 2-masukan dan rangkaian logika
berdasarkan gerbang NOR 2-input untuk masing-masing fungsi ini.
halaman 114
Gerbang Logika
101
E LATIHAN 2.12.– Sirkuit kontrol untuk sakelar.
Kami ingin beralih dalam paket empat arah yang diidentifikasi oleh biner delapan bit
kode I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 , dimana I 7 adalah bit yang paling signifikan. Sinyal D 0 diatur
pada 1 jika tidak ada arah yang dipilih dan switching, berdasarkan kode setiap paket, adalah
dilakukan sebagai berikut:
D 1 = 1 jika 32 N 63,
D 2 = 1 jika 64 N 127,
D 3 = 1 jika 128 N 159,
D 4 = 1 jika 192 N 255,
Angka N menjadi angka desimal yang sesuai dengan kode
I7I6I5I4I3I2I1I0.
a) Tentukan ekspresi Boolean untuk fungsi logika seleksi (D 1 ,
D 2 , D 3 dan D 4 ) untuk setiap arah.
Deduksi ekspresi Boolean untuk fungsi D 0 .
b) Implementasikan fungsi-fungsi ini hanya dengan menggunakan inverter dan gerbang NAND paling banyak
tiga masukan.
2.11. Solusi
S OLUSI 2.1.- Fungsi dengan n variabel.
Dengan n variabel, tabel kebenaran memiliki 2 n kolom dan kita dapat memilih angka apa saja
dari 2 n bit untuk setiap kolom. Jadi, ada 2
2n
fungsi yang berbeda dengan n variabel.
n123
4
Jumlah fungsi 4 16 256 65, 536
S OLUSI 2.2.- Analisis rangkaian logika.
Dengan menganalisis rangkaian logika, persamaan untuk output F dapat diperoleh sebagai:
berikut:
F=X·X·Y·X·Y·Y·Z·X·Y·Y·Z
= (Y + Y · X)Z(1 + X + X · Y ) = (X + Y )Z = X · Z + Y · Z
halaman 115
102
x
kamu
Z
F
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
0
1
1
1
1
kamu
Z
x
x
kamu
Z
F
F
Gambar 2.66. Sirkuit yang disederhanakan
Tabel 2.14 menunjukkan tabel kebenaran yang dibangun berdasarkan persamaan logika untuk
keluaran F
Sirkuit yang diperoleh dari penyederhanaan ditunjukkan pada Gambar 2.66.
S OLUSI 2.3.- Penyederhanaan ekspresi logika.
Penyederhanaan dilakukan dengan menggunakan teorema aljabar Boolean.
a) X + Y + X · Y + (X + Y ) · X · Y = X + Y + Y = 1
b) X · Y · Z + X · Y · Z + X · Y · Z + X · Y · Z = X · Y + X · Z
c) X · Y · X · Z = X · Y + X · Z
d) (X + Y )(X + Z)(Y + Z) = X · Y · Z + X · Y · Z
e) (W + X + Y · Z)(W + X)(X + Y ) = X · Y + W · Y · Z
halaman 116
Gerbang Logika
103
F)
W·X·Z+X·Y·Z+W·X·Y+X·Y·Z
+ W · Y · Z = W · X(Y + Z) + Y · Z
= W · X(Y + Z) + Y + Z
=W·X+Y·Z
G)
W·X·Z+W·Z+X·Y·Z+W·X·Y=X·Y+X·Z+W·Z
H)
(X + Y + Z)(X + Y + Z)(X + Y + Z)=(Y + Z)(X + Y + Z)
karena (A + B)(A + B) = A
= Z(X + Y ) + Y · Z
karena (A + B)(A + C) = A · C + A · C
=X·Z+Y
S OLUSI 2.4.- fungsi logika Setara.
Verifikasi persamaan berikut:
a) A · B · C + A · C + B · C = A · B · C + (A · B)C
= C (A · B)
b) A B (A + B) + A · B = A [B (A · B)] + A · B
= A [B(1 A)] + A · B
= A (A · B) + A · B
=A·B+A·B
=AB
halaman 117
104
c) (A + B) (A + C) + A = (A + B)(A + C)+(A · B)(A · C) + A
=A·B+A·C+B·C+A
= A(1 + C) + B(1 + C)
karena A + A · B = A + B
=A+B
d) (A B) (A · B) + A · B = (A B)(A · B)+(A B)(A · B) + A · B
= (A B)(A · B) + A · B + A · B
=AB+A·B+A·B
karena (A B)(A · B) + A · B = A B + A · B
= A · B + A · B + A(B + B)
=A·B+A·B+A
=A·B+A+B
=A+B
e) A · B · C + A · C · D + A · B · C · D + A · B · C · D + A · C · D
+A·B·C
= A · C(B + D)+(A · C + A · C)B · D + A · C(B + D)
= (A · C + A · C)B · D + (A · C + A · C)(B + D)
= (A · C A · C)B · D + (A · C A · C)(B · D)
karena (A · C)(A · C)=0 dan (A · C)(A · C)=0
= (A · C A · C)B · D + (A · C A · C)(B · D)
=A·CA·CB·D
halaman 118
Gerbang Logika
105
f) A · B · D + B · C · D + A · B · C + B · C · D + A · C · D
= A · B · D + C · D(B + B + A) + A · B · C
=A·B·D+C·D+A·B·C
= A · B(C + D) + C · D
= A · B(C + D) + C + D
=A·B+C·D
karena X + X · Y = X + Y
S OLUSI 2.5.- Penyederhanaan fungsi menggunakan metode peta Karnaugh.
– Fungsi E:
Fungsi E(A, B, C, D) memiliki tiga bentuk minimal yang dapat diperoleh dari
peta Karnaugh, seperti yang ditunjukkan pada Gambar 2.67, sebagai berikut:
E(A, B, C, D) = A · B + B · C + C · D + A · B · C + A · C · D (a)
= A · B + B · C + C · D + A · B · C + B · C · D (b)
= A · B + B · C + C · D + A · B · D + B · C · D (c)
D
01
11
10
00
01
11
10
00
01
11
10
(A)
(B)
(C)
x
1
0
0
0
x
1
x
1
1
0
1
x
x
0
1
AB
CD
C
00
01
11
10
B
A
D
x
1
0
0
0
x
1
x
1
1
0
1
x
x
0
1
AB
CD
C
00
01
11
10
B
A
D
x
1
0
0
0
x
1
x
1
1
0
1
x
x
0
1
AB
CD
C
00
01
11
10
B
A
00
Gambar 2.67. Peta Karnaugh (fungsi E)
halaman 119
106
– Fungsi F:
Dalam kasus fungsi F(A, B, C, D), ada enam kemungkinan solusi.
Gambar 2.68 menunjukkan peta Karnaugh yang sesuai dengan solusi yang berbeda. Dengan demikian:
F(A, B, C, D) = C · D + B · D + B · C + A · B (a)
= C · D + B · D + B · C + A · C (b)
= C · D + B · D + B · C + A · D (c)
= B · C + B · D + C · D + A · B (d)
= B · C + B · D + C · D + A · C (e)
= B · C + B · D + C · D + A · D (f)
D
01
11
10
00
01
11
10
00
01
11
10
00
01
11
10
1
1
1
1
1
1
1
1
0
1
1
0
1
0
1
1
AB
CD
C
00
01
11
10
B
A
D
1
1
1
1
1
1
1
1
0
1
1
0
1
0
1
1
AB
CD
C
00
01
11
10
B
A
D
1
1
1
1
1
1
1
1
0
1
1
0
1
0
1
1
AB
CD
C
00
01
11
10
B
A
D
00
01
11
10
00
01
11
10
1
1
1
1
1
1
1
1
0
1
1
0
1
0
1
1
(A)
(B)
(C)
(D)
(e)
(F)
1
1
1
1
1
1
1
1
0
1
1
0
1
0
1
1
AB
CD
C
00
01
11
10
B
A
D
AB
CD
C
00
01
11
10
B
A
D
1
1
1
1
1
1
1
1
0
1
1
0
1
0
1
1
AB
CD
C
00
01
11
10
B
A
00
Gambar 2.68. Peta Karnaugh (fungsi F)
halaman 120
Gerbang Logika
107
– Fungsi G:
Fungsi G memiliki dua bentuk minimum yang sesuai dengan peta Karnaugh, sebagai
ditunjukkan pada Gambar 2.69. Dengan demikian, kita dapat menulis:
G(A, B, C, D) = A · B · C + A · B · C + B · D + C · D (a)
= A · B · C + A · B · C + B · D + A · D (b)
D
01
11
10
1
1
1
0
0
1
0
1
0
00
01
11
10
00
01
00
01
11
10
1
1
(B)
1
0
1
0
x
1
0
AB
CD
C
B
A
D
(A)
1
1
0
0
1
0
1
0
x
1
0
1
0
0
AB
CD
C
11
10
B
A
00
Gambar 2.69. Peta Karnaugh (fungsi G)
– Fungsi H:
Karena setiap peta Karnaugh pada Gambar 2.70 sesuai dengan bentuk minimal, kami memperoleh
tiga ekspresi logika berikut:
H(A, B, C, D) = A · C · D + B · C · D + A · B · D + B · C · D (a)
= A · C · D + B · C · D + A · C · D + B · C · D (b)
= A · C · D + B · C · D + A · B · D + A · C · D (c)
D
01
11
10
00
01
11
10
00
01
11
10
(A)
(B)
(C)
0
1
0
x
0
x
1
x
1
1
0
1
x
x
0
1
AB
CD
C
00
01
11
10
B
A
D
0
1
0
x
0
x
1
x
1
1
0
1
x
x
0
1
AB
CD
C
00
01
11
10
B
A
D
0
1
0
x
0
x
1
x
1
1
0
1
x
x
0
1
AB
CD
C
00
01
11
10
B
A
00
Gambar 2.70. Peta Karnaugh (fungsi H)
Halaman 121
108
S OLUSI 2.6.- Analisis
sirkuit dengan NAND / NOR gerbang.
Untuk rangkaian yang ditunjukkan pada Gambar 2.63(a), kita memiliki:
F=A+A+B+A+A+C
[2.83]
= (A + A + B)(A + A + C)
= (A + A · B)(A + A · C)
= (A + B)(A + C)
[2.84]
= A(1 + B + C) + B · C
=A+B·C
[2.85]
Untuk rangkaian yang direpresentasikan pada Gambar 2.63(b), kita memiliki:
G=A·A·B·A·A·C
[2.86]
=A·A·B+A·A·C
= A(A + B) + A(A + C)
= A(B + C)
[2.87]
Kemudian dapat diverifikasi bahwa:
G = A(B + C)
=A+B·C
=F
[2.88]
S OLUSI 2.7.- bentuk Canonical dari fungsi logika.
Dengan menganalisis setiap rangkaian logika, kita dapat menulis:
F=A+C+B+A+B+C+B+C+D+C+B+D
[2.89]
= (A + C + B)(A + B + C)(B + C + D)(C + B + D)
= (A · C + B)(A + B · C)(B · C + D)(C + B · D)
= (A · B + A · B · C)(C · D + B · C · D)
=A·B·C·D+A·B·C·D
[2.90]
=
Σ
m(0, 15)
[2.91]
Halaman 122
Gerbang Logika
109
dan
G=A·C·B·A·B·C·B·C·D·C·B·D
[2.92]
= (A · C + B)(A + B · C)(B · C + D)(C + B · D)
= (A · B + A · B · C)(C · D + B · C · D)
=A·B·C·D+A·B·C·D
= (A + B + C + D)(A + B + C + D)
[2.93]
=
Π
m(0, 15)
[2.94]
Perlu diperhatikan bahwa G = F.
S OLUSI 2.8.- Penyederhanaan sirkuit logika.
Gambar 2.71 menggambarkan rangkaian yang diperoleh setelah penyederhanaan.
Q
A
B
C
L
(D)
(A)
A
B
(C)
C
(F)
B
P
C
B
H
C
C
B
A
(B)
G
K
(e)
C
A
– sirkuit (a):
G = A · C + A · C(A + B + C)
[2,95]
=A·C+A+B+C
= A(C + 1) + B + C
=A+B+C
[2.96]
halaman 123
110
– sirkuit (b):
H = (A B) (A C)
[2.97]
= (A A) (B C)
= 0 (B C)
=BC=BC
[2.98]
– sirkuit (c):
K = A · B · B · C(C + D)
[2,99]
= (A + B)B · C(C + D)
= A · B · C(C + D)
= A · B · C(1 + D)
=A·B·C
[2.100]
– sirkuit (d):
L=A·B+C+AB+A+C
[2.101]
=A·B+C+A·C+AB
=A·B+A+C+AB
=A+B+C+AB
= A(1 + B) + B(1 + A) + C
=A·B·C
[2.102]
– sirkuit (e):
P=A·B·B·C+A·D·B+C+B+C
[2.103]
= A · B(B + C) + A · D · B · C + B · C
= (A + A · D + 1)B · C
=B·C
[2.104]
halaman 124
Gerbang Logika
111
– sirkuit (f):
Q = (A B)B C + A B(B C)
[2.105]
= (A B) (B C)
= (A C) (B B)
= (A C) 0
=AC
[2.106]
S OLUSI 2.9.- Pelaksanaan fungsi H.
Fungsi H dapat ditulis sebagai berikut:
H=A·B+A·B+B·C
[2.107]
= A · B + (A + C)B
= A(A + B)+(A + C)B
=A·A·B+A·C·B
=A·A·B·A·C·B
[2.108]
Menggunakan persamaan [2.108], rangkaian logika berdasarkan gerbang NAND ditunjukkan pada
Gambar 2.72 dapat diperoleh.
A
H
B
A
C
B
A
Gambar 2.72. Implementasi H: rangkaian logika berdasarkan gerbang NAND
S OLUSI 2.10.- Pelaksanaan fungsi logika Y.
Mengamati bahwa:
Y = (A · B) (B · C) = A · B + B · C = A · B + B + C
[2.109]
karena A·B·B·C = 0, fungsi Y dapat diimplementasikan seperti pada Gambar 2.73.
halaman 125
112
kamu
B
A
C
Gambar 2.73. Implementasi fungsi Y
S OLUSI 2.11.- Pelaksanaan NAND / NOR gerbang.
Gambar 2.74 dan 2.75 menggambarkan rangkaian yang sesuai dengan fungsi logika P
dan Q masing-masing.
B
B
A
D
C
A
D
C
A
P
(C)
C
A
D
P
(A)
P
(B)
A
B
A
Gambar 2.74. Implementasi P: a) rangkaian logika menggunakan AND dan OR
gerbang; b) rangkaian logika berdasarkan gerbang NAND; c) rangkaian logika berdasarkan
gerbang NOR
S OLUSI sirkuit 2.12.- Control untuk switcher.
Konversi desimal ke biner berikut memungkinkan untuk menentukan bit
I 7 , I 6 , I 5 , I 4 , I 3 , I 2 , I 1 dan I 0 :
32 10 = 00100000 2
128 10 = 10000000 2
63 10 = 00111111 2
159 10 = 10011111 2
64 10 = 01000000 2
192 10 = 11000000 2
127 10 = 01111111 2
255 10 = 11111111 2
Tabel kebenaran untuk rangkaian kontrol dapat dibangun seperti yang ditunjukkan pada Tabel 2.15.
halaman 126
Gerbang Logika
113
A
D
C
B
A
C
B
A
A
(C)
(A)
(B)
Q
Q
Q
A
B
C
D
A
D
Gambar 2.75. Implementasi Q: a) rangkaian logika menggunakan OR dan AND
gerbang; b) rangkaian logika berdasarkan gerbang NAND; c) rangkaian logika berdasarkan
gerbang NOR
7
1
saya 2
saya 3
saya 4
saya 6
saya 5
saya 7
saya 0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
1
0
1
1
1
1
0
0
1
1
0
0
1
1
1
1
0
0
0
0
192
255
128
159
64
127
32
63
Fungsi
D
D
D
D
D
D
D
D
4
3
2
1
=
saya 7
= saya 6
saya 7
= saya 6 saya 5
saya 7
= saya 6
saya 6 saya 5
1
2
3
4
Saya
Saya
Untuk setiap rentang pilihan, fungsi output hanya bergantung pada bit yang tidak
mengubah keadaan logika. Kami dengan demikian memiliki:
D 1 = Saya 7 · Saya 6 · Saya 5
D 2 = Saya 7 · Saya 6
D 3 = Saya 7 · Saya 6 · Saya 5
D 4 = Saya 7 · Saya 6
dan
D0=D4+D3+D2+D1
halaman 127
114
Fungsi output, D 0 , juga dapat ditulis sebagai berikut:
D0=D4+D3+D2+D1
[2.110]
= Saya 7 · Saya 6 + Saya 7 · Saya 6 · Saya 5 + Saya 7 · Saya 6 + Saya 7 · Saya 6 · Saya 5
= I 7 (I 6 + I 6 · I 5 ) + I 7 (I 6 + I 6 · I 5 )
= I 7 (I 6 + I 5 ) + I 7 (I 6 + I 5 )
= I 7 I 5 + I 7 I 5 + I 6 (I 7 + I 7 )
=I7I5+I6
= (I 7 I 5 )I 6
= Saya 7 · Saya 6 · Saya 5 + Saya 7 · Saya 6 · Saya 5
[2.111]
Implementasi rangkaian kontrol ditunjukkan pada Gambar 2.76.
4
7
saya 6
saya 5
saya 7
saya 6
saya 5
D
D
D
D0
D
D0
D
D
D
D
3
2
1
4
3
2
1
Saya
halaman 128
3
Blok Fungsi Logika Kombinasi
3.1. pengantar
Sirkuit digunakan dalam logika kombinatorial untuk melakukan operasi seperti data
manipulasi dan seleksi, coding, decoding dan deteksi kesalahan. Di antara dasar
komponen terdaftar sebagai diperlukan untuk mengimplementasikannya, ada multiplexer,
demultiplexer, encoder, decoder, dan shifter.
3.2. Multiplexer
Multiplexer (MUX) adalah rangkaian logika yang memungkinkan untuk mengalihkan data yang ada
pada salah satu inputnya menuju output tunggalnya. Jadi, umumnya memiliki 2 n input data,
n pilih baris dan satu output.
Multiplexer 2-ke-1 (atau multiplexer 2:1) dapat diimplementasikan seperti yang ditunjukkan pada:
Gambar 3.1(a). Ini dapat diwakili oleh salah satu simbol yang diberikan pada Gambar 3.1(b)
dan 3.1(c). Persamaan logika multiplexer 2:1 diberikan oleh:
Y=S·D0+S·D1
[3.1]
– jika S = 0, kita memiliki Y = D 0 ;
– jika S = 1, kita memiliki Y = D 1 .
Sebuah multiplexer 2-ke-1 dengan demikian beroperasi sebagai komutator. Prinsip kerjanya adalah
diilustrasikan dalam diagram skematik yang ditunjukkan pada Gambar 3.2. Dengan menyatakan keluaran sebagai
fungsi dari input D 0 dan D 1 , ukuran tabel kebenaran untuk 2-ke-1
multiplexer dapat direduksi, seperti yang diilustrasikan pada Tabel 3.1.
halaman 129
116
(A)
0
D1
D0
D1
0
1
MUX
kamu
S
S
kamu
0
1
S
kamu
(B)
(C)
D
Gambar 3.1. Multiplexer 2-ke-1: a) rangkaian logika dan b) dan c) simbol
kamu
1
D
0
S
D
Gambar 3.2. Diagram skema multiplexer 2-ke-1
S
kamu
0
D0
1
D1
Tabel 3.1. Tabel kebenaran multiplexer 2-ke-1
Multiplexer yang ditawarkan oleh produsen sirkuit terpadu paling sering memiliki
masukan aktifkan rendah. Gambar 3.3(a) dan 3.3(b) masing-masing menunjukkan sirkuit dan simbol
untuk multiplexer 2-ke-1 dengan input aktif-rendah aktif. Persamaan logika untuk
keluaran diberikan oleh:
Y = EN(S · D 0 + S · D 1 )
[3.2]
Persamaan [3.2] dapat diterjemahkan ke tabel kebenaran dengan variabel input yang dimasukkan, sebagai:
ditunjukkan pada Tabel 3.2.
Output dari buffer tiga keadaan mencerminkan level logika input atau diisolasi dari
masukan tergantung pada tingkat logika dari sinyal pilihan. Multiplexer 2-ke-1 dapat dengan demikian
diimplementasikan dengan menghubungkan output dari dua buffer tiga-negara yang pilihannya
halaman 130
117
sinyal saling melengkapi, seperti yang ditunjukkan pada Gambar 3.4. Dalam kasus yang ideal, multiplexer
operasi diatur oleh tabel kebenaran yang diwakili dalam Tabel 3.3. Namun, jika
sinyal seleksi tumpang tindih, karena penundaan propagasi misalnya, salah satu output
Y 0 dan Y 1 dapat diatur pada 0 sementara yang lain pada 1, sehingga memaksa output Y untuk mengasumsikan
keadaan tak tentu.
(B)
1
D
0
kamu
S
(A)
ID
0
1
kamu
MUX
S
ID
D
Gambar 3.3. Multiplexer 2-ke-1 dengan input aktif-rendah aktif
EN S
kamu
1
x
0
0
0
D0
0
1
D1
Tabel 3.2. Tabel kebenaran multiplexer 2:1
S
1
D0
Y0
Y1
kamu
D
Gambar 3.4. Multiplexer 2-ke-1 berdasarkan buffer tiga-status
Multiplexer 4-ke-1 dapat diimplementasikan menggunakan gerbang logika seperti yang ditunjukkan pada:
Gambar 3.5(a) atau menggunakan multiplexer 2-ke-1 yang dikonfigurasi seperti yang ditunjukkan pada Gambar 3.5(b). Nya
halaman 131
118
simbol ditunjukkan pada Gambar 3.5(c). Menganalisis rangkaian untuk multiplexer 4-ke-1, kami
memiliki:
Y=S1·S0·D0+S1·S0·D1+S1·S0·D2+S1·S0·D3
[3.3]
di mana D 0 , D 1 , D 2 dan D 3 mewakili input data dan S 0 dan S 1 adalah pilihan
garis.
S
Y0
Y1
kamu
0
D0
z
D0
1
z
D1
D1
(C)
0
D0
D1
D2
D3
D0
D1
D2
D3
S0
S1
S0
S1
D0
D1
D2
D3
kamu
S1
(A)
0
1
0
1
(B)
0
1
kamu
00
01
10
11
kamu
S
Gambar 3.5. Multiplexer 4-ke-1 diimplementasikan menggunakan a) gerbang logika dan
b) multiplekser 2-ke-1; c) simbol
Gambar 3.6(a) menggambarkan rangkaian logika untuk multiplexer 4-ke-1 yang outputnya diatur
ke nol ketika EN = 1. Gambar 3.6(b) menggambarkan rangkaian logika untuk multiplexer 4-ke-1
yang outputnya diatur ke keadaan impedansi tinggi ketika EN = 1. Gambar 3.6(c) menunjukkan
simbol untuk multiplexer 4-ke-1 dengan sinyal aktif. Variabel output untuk 4-ke-1
multiplexer dengan input active-low enable dapat berbentuk berikut:
Y = EN(S 1 · S 0 · D 0 + S 1 · S 0 · D 1 + S 1 · S 0 · D 2 + S 1 · S 0 · D 3 )
[3.4]
halaman 132
119
MUX
1
S0
S0
D0
D1
D2
D3
S0
S1
D0
D1
D2
D3
S1
S0
kamu
ID
(B)
kamu
ID
(A)
(C)
0
1
2
3
ID
kamu
S
Gambar 3.6. Multiplexer 4-ke-1 dengan input aktif:
a) keluaran diatur ke nol ketika EN = 1; b) keluaran disetel ke tinggi
keadaan impedansi ketika EN = 1; c) simbol
Persamaan [3.4] secara ekuivalen dapat diwakili oleh tabel kebenaran untuk
multiplexer dari Gambar 3.6(a) yang ditunjukkan pada Tabel 3.4, atau dengan tabel kebenaran untuk
multiplexer dari Gambar 3.6(b) yang disajikan pada Tabel 3.5.
ID
S1
S0
kamu
1
x
x
0
0
0
0
D0
0
0
1
D1
0
1
0
D2
0
1
1
D3
Tabel 3.4. Tabel kebenaran untuk multiplexer yang ditunjukkan pada Gambar 3.6(a)
ID
S1
S0
kamu
1
x
x
z
0
0
0
D0
0
0
1
D1
0
1
0
D2
0
1
1
D3
Tabel 3.5. Tabel kebenaran untuk multiplexer ditunjukkan pada Gambar 3.6(b)
halaman 133
120
Multiplexer 8-ke-1 dapat diimplementasikan baik dengan menggunakan gerbang logika, seperti yang ditunjukkan pada:
Gambar 3.7(a), atau dengan menghubungkan multiplexer 4-ke-1, seperti yang diilustrasikan pada Gambar 3.7(b).
Outputnya dicirikan oleh persamaan logika yang mengambil bentuk berikut:
Y = EN(S 2 · S 1 · S 0 · D 0 + S 2 · S 1 · S 0 · D 1 +
S2·S1·S0·D2+S2·S1·S0·D3+S2·S1·S0·D4+
S2·S1·S0·D5+S2·S1·S0·D6+S2·S1·S0·D7)
[3.5]
D
S1
S2
0
S
1
D
D2
D0
D3
0
1
2
3
MUX
ID
1
S
0
S
H7
D4
H5
H6
H5
D4
D3
D1
D0
D2
S1
0
S2
S
(A)
kamu
ID
(B)
0
1
2
3
MUX
ID
1
S
0
S
ID
kamu
H7
6
Gambar 3.7. Multiplexer 8-ke-1 diimplementasikan menggunakan a) port logika atau
b) Multiplexer 4-ke-1
Tabel 3.6 menunjukkan tabel kebenaran multiplexer 8-ke-1 dengan active-low enable
memasukkan.
Secara umum, multiplexer dengan 2 n input data memiliki n jalur seleksi dan satu
keluaran. Outputnya mengambil level input data yang jumlahnya bisa sama dengan
nilai desimal setara dari kode biner yang diterapkan pada input seleksi.
halaman 134
121
ID
S0
S1
S0
kamu
1
x
x
x
0
0
0
0
0
D0
0
0
0
1
D1
0
0
1
0
D2
0
0
1
1
D3
0
1
0
0
D4
0
1
0
1
H5
0
1
1
0
H6
0
1
1
1
H7
Tabel 3.6. Tabel kebenaran untuk multiplexer 8-ke-1
3.3. Demultiplexer dan dekoder
Decoder (DEC) adalah rangkaian logika yang hanya mengaktifkan satu output untuk setiap
kemungkinan kombinasi variabel input. Dengan demikian dapat digunakan untuk mendeteksi kode biner.
Demultiplexer (DMUX) adalah sirkuit logika yang mengalihkan input data ke satu
dari output tergantung pada kode pilihan.
Rangkaian logika dan simbol untuk dekoder 1-out-of-2 diilustrasikan pada:
Gambar 3.8(a) dan 3.8(b), masing-masing. Persamaan logika untuk variabel keluaran
diberikan oleh:
Y 0 = EN · D
[3.6]
dan
Y 1 = EN · D
[3.7]
di mana D adalah variabel yang terkait dengan input data dan EN mewakili enable
sinyal. Tabel 3.7 memberikan tabel kebenaran untuk decoder 1-out-of-2 dengan active-high
memasukkan.
Decoder paling sering dirancang dengan input aktif-rendah, seperti yang dapat dilihat
di sirkuit logika dan simbol yang diberikan pada Gambar 3.9(a) dan 3.9(b) untuk 1-out-of-2
dekoder. Persamaan logika untuk output dapat ditulis sebagai berikut:
Y 0 = EN · D
[3.8]
halaman 135
122
dan
Y 1 = EN · D
[3.9]
DES
0
Y1
Y0
Y1
G
1
0
S
ID
D
(B)
D
ID
(A)
kamu
Gambar 3.8. Dekoder 1-out-of-2 dengan input aktif-tinggi aktif
ID
D
Y1
Y0
0
x
0
0
1
0
0
1
1
1
1
0
Tabel 3.7. Tabel kebenaran untuk dekoder
DES
1
Y0
Y0
Y1
D
(A)
G
1
0
S
D
(B)
ID
ID
kamu
Gambar 3.9. Decoder 1-out-of-2 dengan input aktif-rendah aktif
Hal ini memungkinkan untuk membangun tabel kebenaran yang diberikan pada Tabel 3.8.
Gambar 3.10(a) merepresentasikan rangkaian logika dari demultiplexer 1-ke-2 (atau 1 : 2
demultiplexer). Gambar 3.10(b) dan 3.10(c) menggambarkan simbol-simbol yang umumnya
digunakan untuk mewakili demultiplexer 1-ke-2.
halaman 136
123
ID
D
Y1
Y0
1
x
0
0
0
0
0
1
0
1
1
0
Tabel 3.8. Tabel kebenaran untuk dekoder
(C)
1
Y0
Y0
Y1
Y0
Y1
S
D
S
D
1
0
G
1
0
S
S
D
DMUX
(A)
(B)
kamu
Gambar 3.10. Demultiplexer 1-ke-2: a) rangkaian logika, b) diagram skematik
menggambarkan prinsip kerja dan c) simbol
Demultiplexer 1:2 dicirikan oleh persamaan berikut:
Y0=S·D
[3.10]
Y1=S·D
[3.11]
Pengoperasian demultiplexer 1-ke-2 dijelaskan dalam diagram skematik
ditunjukkan pada Gambar 3.11 dan tabel kebenarannya diwakili oleh Tabel 3.9. Keluaran Y 0 adalah
dipilih saat S = 0, dan Y 1 saat S = 1.
D
0
kamu
1
S
kamu
Gambar 3.11. Diagram skema dari demultiplexer 1-ke-2
Perlu dicatat bahwa untuk mengubah dekoder menjadi demultiplexer, cukup dengan
hubungkan sinyal data ke input aktif G. Selain itu, input G berguna dalam
membangun koneksi yang diperlukan untuk menghubungkan beberapa dekoder untuk meningkatkan
panjang kata biner yang dapat diproses.
halaman 137
124
S
Y0
Y1
0
D
0
1
0
D
Tabel 3.9. Tabel kebenaran demultiplexer 1-ke-2
Demultiplexer 1-ke-2 yang ditunjukkan pada Gambar 3.12 memanfaatkan fakta bahwa a
buffer tiga keadaan setara dengan sakelar terbuka atau tertutup tergantung pada logika
level yang diterapkan pada input seleksi. Tabel kebenaran yang sesuai direpresentasikan dalam
Gambar 3.10.
D
0
kamu
1
S
kamu
Gambar 3.12. Demultiplexer 1-ke-2 berbasis buffer tiga negara
S
Y1
Y0
0
z
D0
1
D1
z
Tabel 3.10. Tabel kebenaran dari demultiplexer 1-ke-2
Gambar 3.13(a) menggambarkan rangkaian logika untuk dekoder 2-dari-4 yaitu:
diimplementasikan menggunakan gerbang logika. Dekoder 2-dari-4 juga dapat diimplementasikan oleh:
menghubungkan dua dekoder 1-dari-2 seperti yang diilustrasikan pada Gambar 3.13(b). Simbolis
representasi dari decoder 2-out-of-4 diberikan pada Gambar 3.13(c). Rangkaian logika dari
demultiplexer 1-ke-4 yang ditunjukkan pada Gambar 3.14(a) menggunakan gerbang logika, sedangkan
sirkuit yang ditunjukkan pada Gambar 3.14(b) menggunakan dua demultiplexer 1-ke-2. Gambar 3.14(c)
menggambarkan simbol demultiplexer 1-ke-4. Persamaan logika yang diperoleh pada masing-masing
kasus adalah sebagai berikut:
– Dekoder 2-dari-4:
Y 0 = S 1 · S 0 , Y 1 = S 1 · S 0 , Y 2 = S 1 · S 0 , dan Y 3 = S 1 · S 0
[3.12]
halaman 138
125
– 1-ke-4 demultiplexer:
Y 0 = S 1 · S 0 · D, Y 1 = S 1 · S 0 · D, Y 2 = S 1 · S 0 · D, dan Y 3 = S 1 · S 0 · D
[3.13]
DES
S1
S0
Y0
Y1
Y2
3
kamu
Y2
Y1
Y0
3
kamu
0
1
2
3
3
kamu
Y1
Y0
Y2
S1
S0
S1
(A)
1
0
G
1
0
S0
(C)
G
S
S
(B)
DES
DES
Gambar 3.13. Dekoder 2-dari-4: diimplementasikan menggunakan a) gerbang logika atau
b) 1-out-2 decoder; c) simbol
DMUX
Y2
Y1
Y0
3
kamu
0
1
2
3
S0
S1
S1
3
kamu
Y1
Y0
Y2
S1
S0
S0
S1
D
D
(A)
(B)
(C)
G
S0
G
1
0
S
G
1
0
S
Y0
Y1
Y2
3
kamu
D
DMUX
DMUX
Gambar 3.14. Demultiplexer 1-ke-4: diimplementasikan menggunakan a) gerbang logika atau
b) demultiplexer 1-ke-2; c) simbol
Tabel kebenaran dari dekoder 2-dari-4 dan demultiplexer 1-ke-4 diwakili oleh:
Tabel 3.11 dan 3.12.
halaman 139
126
Demultiplexer 1-ke-8 dapat diimplementasikan menggunakan gerbang logika seperti yang ditunjukkan pada:
Gambar 3.15(a) atau menggunakan multiplexer 1-ke-4 seperti yang diilustrasikan pada Gambar 3.15(b). Bisa jadi
diwakili oleh simbol yang diberikan pada Gambar 3.15(c). Persamaan logika keluaran dapat menjadi
ditulis sebagai:
Y 0 = S 2 · S 1 · S 0 · DY 1 = S 2 · S 1 · S 0 · DY 2 = S 2 · S 1 · S 0 · D
Y 3 = S 2 · S 1 · S 0 · DY 4 = S 2 · S 1 · S 0 · DY 5 = S 2 · S 1 · S 0 · D
Y 6 = S 2 · S 1 · S 0 · DY 7 = S 2 · S 1 · S 0 · D
[3.14]
S1
S0
Y3
Y2
Y1
Y0
0
0
0
0
0
1
0
1
0
0
1
0
1
0
0
1
0
0
1
1
1
0
0
0
Tabel 3.11. Tabel kebenaran dekoder 2-dari-4
S1
S0
Y3
Y2
Y1
Y0
0
0
0
0
0
D
0
1
0
0
D
0
1
0
0
D
0
0
1
1
D
0
0
0
Tabel 3.13 memberikan tabel kebenaran demultiplexer 1-ke-8. Outputnya, yang
data input ditransfer, diidentifikasi dengan angka desimal yang sesuai dengan
kode biner diterapkan pada input seleksi.
Secara umum, decoder adalah rangkaian logika dengan n input dan 2 n output, yang hanya
satu aktif setiap saat. Demultiplexer memiliki satu input data, n input pilihan, dan 2 n
keluaran. Decoder terintegrasi paling sering memiliki satu input aktif. Seperti yang terakhir juga bisa
berfungsi sebagai input data, dimungkinkan untuk mengubah dekoder dengan input yang diaktifkan menjadi a
demultiplexer.
Gambar 3.16 menunjukkan struktur tipe matriks yang memungkinkan untuk mengimplementasikan a
Decoder 4-out-of-16 menggunakan dua decoder 2-out-of-4 dan 16 gerbang AND. Ini menawarkan
keuntungan mengurangi jumlah maksimum input per gerbang logika dan paling banyak digunakan
sering untuk membangun jaringan memori. Secara umum, untuk mengimplementasikan dekoder n-out-of-2 n ,
dua jenis decoder, p-out-of-2 p dan q-out-of-2 q , di mana p + q = n, dan 2 n
Gerbang AND 2-masukan diperlukan.
halaman 140
127
D
2
S1
S0
S1
Y3
Y2
Y1
Y0
S1
7
kamu
Y6
Y5
Y4
Y1
Y2
Y3
Y4
Y5
Y6
7
kamu
Y0
S0
S1
S2
2
S0
S1
S2
3
1
Y1
Y2
Y3
Y4
Y5
Y6
7
kamu
Y0
S0
S1
S2
D
(B)
(A)
G
S0
0
1
2
3
DMUX
G
S0
0
1
2
3
DMUX
D
(C)
0
4
6
7
G
5
DMUX
S
Gambar 3.15. Demultiplexer 1-ke-8 diimplementasikan menggunakan a) gerbang logika atau
b) 1-ke-4 demultiplexer; c) simbol
S2
S1
S0
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
0
0
0
0
0
0
0
0
0
0
D
0
0
1
0
0
0
0
0
0
D
0
0
1
0
0
0
0
0
0
D
0
0
0
1
1
0
0
0
0
D
0
0
0
1
0
0
0
0
0
D
0
0
0
0
1
0
1
0
0
D
0
0
0
0
0
1
1
0
0
D
0
0
0
0
0
0
1
1
1
D
0
0
0
0
0
0
0
Tabel 3.13. Tabel kebenaran untuk demultiplexer 1-ke-8
3.4. Implementasi fungsi logika menggunakan multiplexer atau decoder
Fungsi logika juga dapat diimplementasikan menggunakan multiplexer atau decoder.
3.4.1. Multiplexer
Secara umum, multiplexer 2 n−1 -to-1 diperlukan untuk implementasi an
fungsi logika n-variabel. Pendekatan yang umum diadopsi terdiri dari menghubungkan n - 1
halaman 141
128
variabel ke input pemilihan multiplexer dan menghubungkan input data dari
multiplexer ke level logika 1 atau 0, atau ke variabel yang tersisa atau
melengkapi.
2:4 Dekoder
0
S1
S2
S3
E
0
1
2
3
kamu
x
1
Z0
Z4
Z8
Z 12
Z1
Z5
Z9
Z 13
Z2
Z6
Z 10
Z 14
Z3
Z7
Z 11
Z 15
2:4 Dekoder
E
1
2
3
x
kamu
0
1
S
Gambar 3.16. Dekoder 2-dari-16 berdasarkan struktur tipe matriks
Implementasikan fungsi logika 4-variabel berikut menggunakan multiplexer 8-ke-1:
Y (A, B, C, D) =
Σ
m(1, 2, 3, 4, 8, 12, 13, 15)
[3.15]
Tabel 3.14 memberikan tabel kebenaran untuk fungsi Y . Mengingat variabel A,
B dan C, sebagai input seleksi ke multiplexer, menjadi mungkin untuk berkumpul kembali
baris tabel kebenaran berpasangan, dengan masing-masing pasangan dicirikan oleh yang sama
kombinasi input seleksi. Ini diterjemahkan menjadi faktorisasi 1, 0, D atau D, sebagai
diilustrasikan dalam tabel kebenaran atau peta Karnaugh yang ditunjukkan pada Gambar 3.17(a). Logika
rangkaian multiplexer 8-ke-1 yang dikonfigurasi untuk mengimplementasikan fungsi Y diberikan dalam
Gambar 3.17(b).
Menggunakan multiplexer memungkinkan untuk dengan mudah memodifikasi (atau mengkonfigurasi ulang) logika
fungsi.
halaman 142
129
A
B
C
D
kamu
0
0
0
0
0
0
0
0
1
1
D
0
0
1
0
1
0
0
1
1
1
1
0
1
0
0
1
0
1
0
1
0
D
0
1
1
0
0
0
1
1
1
0
0
1
0
0
0
1
1
0
0
1
0
D
1
0
1
0
0
1
0
1
1
0
0
1
1
0
0
1
1
1
0
1
1
1
1
1
1
0
0
1
1
1
1
1
D
Tabel 3.14. Tabel kebenaran fungsi logika Y
3.4.2. Dekoder
Meskipun decoder tidak dianggap sebagai komponen universal, itu masih bisa
digunakan untuk mengimplementasikan fungsi logika. Setiap fungsi dengan n variabel dapat diimplementasikan
oleh decoder n-out-of-2 n yang terkait dengan gerbang logika OR (atau NAND).
Gunakan decoder 3-out-of-8 dan gerbang logika OR untuk mengimplementasikan logika berikut:
fungsi:
P(A,B,C) =
Σ
m(0, 1, 3, 7)
[3.16]
dan
Q(A,B,C) =
Σ
m(4, 6, 7)
[3.17]
Karena masing-masing fungsi diberikan dalam bentuk kanonik, hanya perlu untuk
menghasilkan bentuk jumlah produk yang sesuai, seperti yang diilustrasikan pada Gambar 3.18.
Pendekatan berdasarkan penggunaan dekoder dan gerbang OR menawarkan keuntungan:
memungkinkan implementasi beberapa fungsi logika secara bersamaan.
halaman 143
130
(A)
S
0
S
ID
D
D
(B)
B
C
A
4
5
6
7
0
1
2
3
2
S
MUX
0
D
1
0
kamu
1
D
1
0
0
AB
C
00
01
11
10
A
0
B
1
C
D
D
1
Gambar 3.17. a) peta Karnaugh; b) rangkaian logika
DES
2
S1
S0
0
ID
A
B
C
1
2
3
4
5
6
7
0
Q
P
S
Gambar 3.18. Implementasi fungsi
P dan Q menggunakan decoder 3-out-of-8
3.5. Encoder
Encoder, secara umum, adalah rangkaian logika yang memungkinkan konversi input
informasi dalam kode yang diberikan. Ini umumnya memiliki lebih banyak variabel input daripada output
variabel.
halaman 144
131
3.5.1. pembuat enkode 4:2
Encoder 4:2, dalam bentuknya yang paling sederhana, seharusnya berfungsi dengan satu aktif
input di antara empat input dan untuk menghasilkan kode biner melalui dua output.
Akibatnya, hanya ada lima kombinasi variabel input yang diizinkan dari
kemungkinan 16. Dengan demikian, kita dapat membuat tabel kebenaran yang ditunjukkan pada Tabel 3.15
dan 3.16.
D3
D2
D1
D0
Y1
Y0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
0
1
1
········································
x
x
...
...
...
...
...
...
········································
x
x
Tabel 3.15. Tabel kebenaran (kasus 1)
D3
D2
D1
D0
Y1
Y0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
0
1
1
········································
0
0
...
...
...
...
...
...
········································
0
0
Tabel 3.16. Tabel kebenaran (kasus 2)
- Kasus 1
Dalam hal ini, output Y 1 dan Y 0 dianggap sebagai status tidak peduli untuk
11 kombinasi variabel input, yang tidak didefinisikan secara eksplisit dalam tabel kebenaran.
Peta Karnaugh yang ditunjukkan pada Gambar 3.19 dan 3.20 memungkinkan penentuan
persamaan logika untuk Y 1 dan Y 0 , masing-masing. Gambar 3.21 menunjukkan rangkaian logika untuk
encoder 4:2 yang dihasilkan.
halaman 145
132
10
01
11
10
D
1
D
0
3
D
2
D
D
1
3
D
1
1
x
x
x
x
x
x
0
x
x
x
0
x
x
x
D
0
2
D
00
01
11
00
Gambar 3.19. Y 1 = D 3 + D 2
10
0
1
x
x
x
x
x
x
1
x
x
x
0
x
x
x
00
01
11
10
D
1
D
0
3
D
2
D
D
1
3
D
D
0
2
D
00
01
11
Gambar 3.20. Y 0 = D 3 + D 1
D
D
1
D
0
D
0
kamu
1
kamu
2
3
Gambar 3.21. pembuat enkode 4:2 (kasus 1)
halaman 146
133
– Kasus 2
Dalam hal ini, output Y 1 dan Y 0 diasumsikan mengambil level logika 0 untuk 11
kombinasi variabel input yang tidak didefinisikan secara eksplisit dalam tabel kebenaran.
Persamaan logika untuk Y 1 dan Y 0 dapat ditulis sebagai berikut:
Y1=D3·D2·D1·D0+D3·D2·D1·D0
= D 1 · D 0 (D 3 D 2 )
[3.18]
dan
Y0=D3·D2·D1·D0+D3·D2·D1·D)
= D 2 · D 0 (D 3 D 1 )
[3.19]
Rangkaian logika untuk encoder 4:2 yang dihasilkan diilustrasikan pada Gambar 3.22.
1
kamu
0
kamu
2
D
3
D
1
D
0
D
Gambar 3.22. pembuat enkode 4:2 (kasus 2)
N OTE 3.1.– Encoder menghasilkan output Y 1 Y 0 = 00 jika input D 0 diatur pada
baik 1 atau 0. Penambahan output validasi V memungkinkan untuk membedakan
antara dua kasus ini.
Tabel 3.17 menunjukkan tabel kebenaran encoder 4:2 dengan output validasi. NS
persamaan logika untuk output validasi diberikan oleh:
V=D3+D2+D1+D0
[3.20]
Rangkaian logika yang diperoleh untuk encoder 4 : 2 dengan output validasi adalah
direpresentasikan pada Gambar 3.23.
halaman 147
134
D3
D2
D1
D0
Y1
Y0
V
0
0
0
0
0
0
0
0
0
0
1
0
0
1
0
0
1
0
0
1
1
0
1
0
0
1
0
1
1
0
0
0
1
1
1
········································
x
x
x
...
...
...
...
...
...
...
········································
x
x
x
Tabel 3.17. Tabel kebenaran encoder 4:2 dengan output validasi
V
D
2
D
1
D
0
D
0
kamu
1
kamu
3
Gambar 3.23. 4:2 encoder dengan output validasi
3.5.2. pembuat enkode 8:3
Encoder 8:3 dengan output validasi menghasilkan urutan 4-bit yang unik sebagai:
output untuk setiap kombinasi variabel input dengan input tunggal yang ditetapkan pada 1. Di antara
256 kemungkinan kombinasi input, hanya ada sembilan kombinasi yang diizinkan. Kita dapat
menyusun tabel kebenaran seperti yang ditunjukkan pada Tabel 3.18.
Karena status tidak peduli dapat digunakan untuk meminimalkan persamaan logika untuk setiap output,
menganalisis tabel kebenaran dapat membantu kita menyimpulkan bahwa ekspresi paling sederhana sesuai
ke fungsi OR untuk variabel input yang mengambil level logika 1 pada saat yang sama dengan
keluaran bunga. Dengan cara ini, kita memperoleh persamaan logika berikut:
Y2=D7+D6+D5+D4
[3.21]
Y1=D7+D6+D3+D2
[3.22]
Y0=D7+D5+D3+D1
[3.23]
halaman 148
135
dan
V=D7+D6+D5+D4+D3+D2+D1+D0
[3.24]
H7
H6
H5
D4
D3
D2
D1
D0
Y2
Y1
Y0
V
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
0
0
0
1
1
0
0
0
0
0
1
0
0
0
1
0
1
0
0
0
0
1
0
0
0
0
1
1
1
0
0
0
1
0
0
0
0
1
0
0
1
0
0
1
0
0
0
0
0
1
0
1
1
0
1
0
0
0
0
0
0
1
1
0
1
1
0
0
0
0
0
0
0
1
1
1
1
······················································································································································································································································
·····················································
x
x
x
x
...
...
...
...
...
...
...
...
...
...
...
...
······················································································································································································································································
·····················································
x
x
x
x
Tabel 3.18. Tabel kebenaran untuk encoder 8:3
Gambar 3.24 menunjukkan rangkaian logika untuk encoder 8:3 dengan output validasi.
Perubahan level logika input D 0 hanya terdeteksi melalui validasi
keluaran.
4
D
D
2
0
D
1
D
0
kamu
1
kamu
kamu
2
V
7
D
D
6
D
5
D
3
Gambar 3.24. 8:3 encoder dengan output validasi
halaman 149
136
3.5.3. Pembuat kode prioritas
A 2 n : n encoder hanya beroperasi dengan benar jika tidak ada input atau satu input tunggal
berada pada level logika 1. Ketika lebih dari satu input secara bersamaan mengambil level logis 1,
pengkodean salah. Salah satu solusi, dalam hal ini, terdiri dari penggunaan encoder prioritas.
Sebuah encoder prioritas menghasilkan kode biner yang sesuai dengan jumlah
input aktif dengan prioritas tertinggi (atau, paling sering, angka tertinggi). Itu bisa digunakan
dalam aplikasi berikut:
– encoder keyboard: ketika beberapa tombol ditekan secara bersamaan, hanya tombol
dengan jumlah tertinggi dipertimbangkan;
– permintaan interupsi pemrosesan unit dalam mikroprosesor: dalam kasus simultan
permintaan interupsi, hanya permintaan dengan prioritas tertinggi yang diterima.
3.5.3.1. 4:2 pembuat enkode prioritas
Tabel kebenaran untuk encoder prioritas 4:2 diberikan pada Tabel 3.19, di mana x mewakili
keadaan tidak peduli. Untuk kata masukan, bit aktif dengan bobot tertinggi memiliki prioritas.
D3
D2
D1
D0
Y1
Y0
V
0
0
0
0
0
0
0
0
0
0
1
0
0
1
0
0
1
x
0
1
1
0
1
x
x
1
0
1
1
x
x
x
1
1
1
Tabel 3.19. Tabel kebenaran untuk encoder prioritas 4:2
Peta Karnaugh yang ditunjukkan pada Gambar 3.25-3.27 dibangun dengan asumsi bahwa
setiap keadaan acuh tak acuh dapat mengambil level logika 0 atau level logika 1. Logika yang dihasilkan
persamaan dapat ditulis sebagai berikut:
Y1=D3+D2
[3.25]
Y0=D3+D2·D1
[3.26]
dan
V=D3+D2+D1+D0
[3.27]
Rangkaian logika dari encoder prioritas 4:2 kemudian dapat direalisasikan seperti yang diilustrasikan pada
Gambar 3.28.
halaman 150
137
3.5.3.2. 4:2 encoder prioritas dengan kemampuan cascading
Encoder prioritas yang ditawarkan oleh produsen sirkuit terpadu memiliki
input dan output tambahan (input aktifkan-masuk, EI, output aktifkan-keluar, E0, grup
output sinyal, GS atau V) yang dapat diperlukan untuk koneksi kaskade.
10
1
1
0
1
0
1
1
1
0
1
1
1
0
1
1
1
00
01
11
10
D
1
D
0
3
D
2
D
D
1
3
D
D
0
2
D
00
01
11
Gambar 3.25. Representasi dari Y 1 = D 3 + D 2
10
01
11
10
D
1
D
0
3
D
2
D
D
1
3
D
D
0
2
D
0
1
0
1
1
0
1
1
1
0
1
1
0
1
1
0
00
01
11
00
Gambar 3.26. Representasi dari Y 0 = D 3 + D 2 D 1
Untuk merancang encoder prioritas 4: 2 dengan kemampuan cascading, kita mulai dengan:
menyusun tabel kebenaran seperti yang diilustrasikan pada Tabel 3.20. Karena pembuat enkode didasarkan pada
logika rendah aktif, output V menunjukkan kapan EI mengambil level logika 0 dan satu
entri di antara D k (k = 0, 1, 2, 3) mengambil level logika 1. Peta Karnaugh ditunjukkan pada
halaman 151
138
Gambar 3.29–3.32 dibangun dan kemudian digunakan untuk menentukan persamaan logika dari
outputnya sebagai berikut:
Y 1 = (D 3 + D 2 )EI
[3.28]
Y 0 = (D 3 + D 2 · D 1 )EI
[3.29]
V = (D 3 + D 2 + D 1 + D 0 )EI = E0 · EI
[3.30]
dan
E0 = D 3 · D 2 · D 1 · D 0 · EI
[3.31]
10
01
11
10
D1D0
3
D
2
D
D1
3
D
2
D
D0
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
00
01
11
00
Gambar 3.27. Representasi V = D 3 + D 2 + D 1 + D 0
V
D
1
D
1
kamu
0
kamu
3
D
2
D
0
Gambar 3.28. Encoder prioritas 4:2 dengan output validasi
Transkripsi persamaan ini menggunakan gerbang logika menghasilkan rangkaian yang ditunjukkan
pada Gambar 3.33(a). Gambar 3.33(b) menggambarkan simbol untuk encoder prioritas 4:2 dengan
kemampuan kaskade. Encoder prioritas 8 : 3 yang ditunjukkan pada Gambar 3.33(c) adalah
halaman 152
139
diimplementasikan dengan mengalirkan dua encoder prioritas 4: 2. Ini membawa ke dalam bermain
ekspresi logika berikut:
E0 = E0 1
[3.32]
dan
EI 1 = E0 2 = D 7 · D 6 · D 5 · D 4 · EI
[3.33]
dimana EI = EI 2 . Tabel 3.21 menunjukkan tabel kebenaran untuk encoder prioritas 8:3.
EI
D3
D2
D1
D0
Y1
Y0
V
E0
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
0
0
0
1
x
0
1
1
0
0
0
1
x
x
1
0
1
0
0
1
x
x
x
1
1
1
0
1
x
x
x
x
0
0
0
0
Tabel 3.20. Tabel kebenaran untuk pembuat enkode prioritas 4:2
dengan kemampuan cascading
10
01
11
10
D1D0
3
D
2
D
D1
3
D
2
D
D0
EI
EI
EI
EI
EI
EI
EI
EI
EI
EI
EI
EI
0
0
0
0
00
01
11
00
Gambar 3.29. Representasi dari Y 1 = (D 3 + D 2 )EI
Perangkat seperti encoder prioritas 8 : 3 dengan kemampuan cascading dan 10 : 4
encoder prioritas tersedia sebagai sirkuit terpadu komersial. Mereka terutama
berguna untuk aplikasi yang menggunakan representasi biner berkode desimal (BCD), pengkodean
tombol keyboard dan pemilihan rentang numerik.
3.5.3.3. 10:4 pembuat enkode prioritas
A 10 : 4 encoder prioritas atau encoder prioritas biner desimal melakukan pengkodean
input level logika sedemikian rupa sehingga hanya perubahan level logika dari input peringkat tertinggi
dipertimbangkan.
halaman 153
140
10
01
11
10
D1D0
3
D
2
D
D1
3
D
2
D
D0
EI
EI
EI
EI
EI
EI
EI
EI
EI
EI
0
0
0
0
0
0
00
01
11
00
Gambar 3.30. Representasi dari Y 0 = (D 3 + D 2 · D 1 )EI
0
01
11
10
D1D0
3
D
2
D
D1
3
D
2
D
D0
0
EI
0
0
0
0
0
0
0
0
0
0
0
00
01
11
10
0
0
00
Gambar 3.31. Representasi E0 = D 3 · D 2 · D 1 · D 0 · EI
Karena nol desimal atau D 0 sesuai dengan kasus di mana semua input berada di
tingkat logika rendah, input D 0 dihilangkan. Input D i , dengan i menjadi angka antara
1 dan 9, hanya dapat mengaktifkan output Y j (j = 0, 1, 2, 3) jika tidak ada input dengan yang lebih tinggi
prioritas dan selain yang juga mengaktifkan Y j mengambil tingkat logika yang tinggi.
Berdasarkan tabel konversi yang ditunjukkan pada Tabel 3.22, dimungkinkan untuk merumuskan a
proposisi logika untuk setiap keluaran. Dengan demikian, output Y 0 mengambil level logika tinggi ketika
salah satu dari berikut ini benar:
– D 1 berada pada level logika tinggi, dan D 2 , D 4 , D 6 dan D 8 berada pada level logika rendah;
– D 3 berada pada level logika tinggi, dan D 4 , D 6 dan D 8 berada pada level logika rendah;
– D 5 berada pada level logika tinggi, dan D 6 dan D 8 berada pada level logika rendah;
halaman 154
141
EI
H7
H6
H5
D4
D3
D2
D1
D0
Y2
Y1
Y0
V
E0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
0
0
1
x
0
0
1
1
0
0
0
0
0
0
0
1
x
x
0
1
0
1
0
0
0
0
0
0
1
x
x
x
0
1
1
1
0
0
0
0
0
1
x
x
x
x
1
0
0
1
0
0
0
0
1
x
x
x
x
x
1
0
1
1
0
0
0
1
x
x
x
x
x
x
1
1
0
1
0
0
1
x
x
x
x
x
x
x
1
1
1
1
0
1
x
x
x
x
x
x
x
x
0
0
0
0
0
Tabel 3.21. Tabel kebenaran untuk encoder prioritas 8:3
– D 7 berada pada level logika tinggi, dan D 8 berada pada level logika rendah;
– D 7 berada pada level logika tinggi.
10
01
11
10
D1D0
3
D
2
D
D1
3
D
2
D
D0
EI
EI
EI
EI
EI
EI
EI
EI
EI
EI
EI
EI
EI
EI
EI
0
00
01
11
00
Gambar 3.32. Representasi dari V = (D 3 + D 2 + D 1 + D 0 )EI
Ini diterjemahkan menjadi:
Y0=D1·D2·D4·D6·D8+D3·D4·D6·D8+D5·D6·D8
+D7·D8+D9
[3.34]
halaman 155
142
(A)
D
2
D
1
D
0
D
3
D
2
D
1
D
0
D
1
kamu
0
kamu
1
kamu
0
kamu
1
kamu
0
kamu
2
kamu
3
D
2
D
1
D
0
D
1
kamu
0
kamu
3
D
2
D
1
D
0
D
0
kamu
1
kamu
2
D
3
D
1
D
0
D
EI
EI
E0
EI
E0
V
1
2
V
V
EI
E0
V
4
D
5
D
6
D
7
D
EI
E0
V
(C)
(B)
3
Gambar 3.33. Sirkuit a) dan simbol b) untuk encoder prioritas 4:2 dengan
kemampuan mengalir; c) pembuat enkode prioritas 8:3
Y3
Y2
Y1
Y0
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1
Tabel 3.22. Konversi bilangan desimal dari
0 hingga 9 menjadi representasi biner
Demikian pula, output Y 1 mengambil tingkat logika tinggi dalam salah satu kasus berikut:
– D 7 berada pada level logika tinggi, dan D 8 dan D 9 berada pada level logika rendah.
halaman 156
143
Ini menghasilkan persamaan logika berikut:
Y1=D2·D4·D5·D8·D9+D3·D4·D5·D8·D9+D6·D8·D9
+H 7 · H 8 · H 9
[3.35]
Output Y 2 mengambil level logika tinggi dalam salah satu kasus berikut:
– D 7 berada pada level logika tinggi, dan D 8 dan D 9 berada pada level logika rendah.
Ini mengarah ke persamaan berikut:
Y2=D4·D8·D9+D5·D8·D9+D6·D8·D9+D7·D8·D9
[3.36]
Akhirnya, output Y 3 adalah pada tingkat logika tinggi jika D 8 adalah pada tingkat tinggi atau jika D 9 adalah pada tinggi
tingkat. Persamaan logika yang dihasilkan, dengan demikian, diberikan oleh:
Y3=D8+D9
[3.37]
Gambar 3.34 menggambarkan rangkaian logika untuk encoder prioritas 74LS147. Untuk jenis ini
rangkaian, input dan output aktif pada level logika rendah. tabel kebenaran dari
Tabel 3.23 menunjukkan bahwa prioritas setiap input ditentukan oleh peringkatnya dalam desimal.
Setiap input aktif hanya dipertimbangkan jika, dan hanya jika, semua entri yang lebih tinggi
peringkat tidak aktif.
3.6. Transcoder
Selain encoder dan decoder, kita juga dapat membedakan transcoder
yang memungkinkan untuk konversi kode yang diberikan ke kode yang berbeda.
3.6.1. Kode biner dan kode Gray
Kode abu-abu (atau kode biner yang dipantulkan) digunakan dalam sensor sudut atau posisi dan juga
dalam aplikasi di mana kemungkinan kesalahan pergantian harus dikurangi.
Kode abu-abu adalah kode yang dibangun sedemikian rupa sehingga representasi dari dua berturut-turut
angka hanya berbeda satu bit.
Tabel 3.24 menunjukkan konversi kode Gray biner 4-bit (atau untuk bilangan dari
0 sampai 15).
halaman 157
144
D
4
H6
H5
H8
H9
H7
Y3
Y2
Y1
Y0
D2
D3
1
D
Gambar 3.34. 10:4 encoder prioritas (sirkuit terintegrasi 74LS147)
3.6.1.1. Konverter kode biner ke abu-abu
Persamaan logika yang terkait dengan bit kode Gray dapat ditentukan dengan:
mengamati bahwa bit G 3 dan B 3 identik dan menggunakan peta Karnaugh yang diwakili
pada Gambar 3.35-3.37 dalam kasus G 2 , G 1 dan G 0 bit, masing-masing.
Dengan demikian, pengubah kode biner ke abu-abu dicirikan oleh:
G3=B3
[3.38]
G2=B3+B2
[3.39]
G1=B2+B1
[3.40]
G0=B1+B0
[3.41]
halaman 158
145
di mana + mewakili fungsi OR eksklusif. Rangkaian logika yang sesuai adalah
diilustrasikan pada Gambar 3.38.
D1
D2
D3
D4
H5
H6
H7
H8
H9
Y3
Y2
Y1
Y0
1
1
1
1
1
1
1
1
1
1
1
1
1
x
x
x
x
x
x
x
x
0
0
1
1
0
x
x
x
x
x
x
x
0
1
0
1
1
1
x
x
x
x
x
x
0
1
1
1
0
0
0
x
x
x
x
x
0
1
1
1
1
0
0
1
x
x
x
x
0
1
1
1
1
1
0
1
0
x
x
x
0
1
1
1
1
1
1
0
1
1
x
x
0
1
1
1
1
1
1
1
1
0
0
x
0
1
1
1
1
1
1
1
1
1
0
1
0
1
1
1
1
1
1
1
1
1
1
1
0
Tabel 3.23. Tabel kebenaran untuk encoder prioritas 74LS147
Desimal
Kode biner
Kode abu-abu
Nomor
B3
B2
B1
B0
G3
G2
G1
G0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
1
2
0
0
1
0
0
0
1
1
3
0
0
1
1
0
0
1
0
4
0
1
0
0
0
1
1
0
5
0
1
0
1
0
1
1
1
6
0
1
1
0
0
1
0
1
7
0
1
1
1
0
1
0
0
8
1
0
0
0
1
1
0
0
9
1
0
0
1
1
1
0
1
10
1
0
1
0
1
1
1
1
11
1
0
1
1
1
1
1
0
12
1
1
0
0
1
0
1
0
13
1
1
0
1
1
0
1
1
14
1
1
1
0
1
0
0
1
15
1
1
1
1
1
0
0
0
Tabel 3.24. Kode biner dan abu-abu untuk angka dari 0 hingga 15
halaman 159
146
1
01
11
10
3
B
2
B
B1
3
B
2
B
B1
B0
00
01
11
10
B0
1
1
1
1
1
1
1
00
Gambar 3.35. Representasi dari G 2 = B 3 · B 2 + B 3 · B 2 = B 3 B 2
1
01
11
10
3
B
2
B
B1
3
B
2
B
B1
B0
00
01
11
10
B0
1
1
1
1
1
1
1
00
1
01
11
10
3
B
2
B
B1
3
B
2
B
B1
B0
00
01
11
10
B0
1
1
1
1
1
1
1
00
halaman 160
147
B
2
B
B
1
B
0
2
G
G
1
G
0
3
G
3
Gambar 3.38. Konverter kode biner ke abu-abu
3.6.1.2. Kode abu-abu ke konverter biner
Persamaan logika untuk pengubah kode Gray ke kode biner dapat disimpulkan dari
tabel konversi yang diberikan pada Tabel 3.24. Karena bit B 3 dan G 3 identik,
konstruksi peta Karnaugh hanya diperlukan untuk setiap bit berikut: B 2 ,
B 1 dan B 0 (lihat Gambar 3.39–3.41). Untuk peta yang ditunjukkan pada Gambar 3.40 dan 3.41, kita
memiliki:
B1=G3·G2·G1+G3·G2·G1+G3·G2·G1+G3·G2·G1
= G 3 (G 2 G 1 ) + G 3 (G 2 G 1 )
=G3G2G1
[3.42]
dan
B0=G3·G2·G1·G0+G3·G2·G1·G0+
G3·G2·G1·G0+G3·G2·G1·G0+G3·G2·G1·G0+
G3·G2·G1·G0+G3·G2·G1·G0+G3·G2·G1·G0
= (G 3 G 2 )G 1 · G 0 +
(G 3 G 2 )G 1 · G 0 + (G 3 G 2 )G 1 · G 0 + (G 3 G 2 )G 1 · G 0
= (G 3 G 2 )(G 1 G 0 )+(G 3 G 2 )(G 1 G 0 )
=G3G2G1G0
[3.43]
halaman 161
148
1
01
11
10
3
G
2
G
G1
3
G
2
G
G1
G0
00
01
11
10
G0
1
1
1
1
1
1
1
00
Gambar 3.39. Representasi B 2 = G 3 · G 2 + G 3 · G 2 = G 3 G 2
0
01
11
10
3
G
2
G
G1
3
G
2
G
G1
G0
1
1
1
1
1
1
1
1
00
01
11
10
G
00
Gambar 3.40. Representasi B 1 = G 3 G 2 G 1
Persamaan logika untuk pengubah kode Gray ke kode biner dengan demikian adalah dari
membentuk:
B3=G3
[3.44]
B2=G3+G2
[3.45]
B1=G3+G2+G1
[3.46]
B0=G3+G2+G1+G0
[3.47]
Menggunakan gerbang OR eksklusif, fungsi logika yang diilustrasikan pada Gambar 3.42 dapat menjadi:
dilaksanakan.
halaman 162
149
1
01
11
10
3
G
2
G
G1
3
G
2
G
G1
G0
00
01
11
10
G0
1
1
1
1
1
1
1
00
Gambar 3.41. Representasi B 0 = G 3 G 2 G 1 G 0
1
3
G
2
G
B1
2
B
3
B
G0
G
B0
Gambar 3.42. Pengubah kode abu-abu ke kode biner
3.6.2. Kode BCD dan kelebihan-3
BCD sesuai dengan representasi dalam biner alami (di sini, dengan empat bit
bobot 8, 4, 2 dan 1) dari setiap digit angka desimal. Ini digunakan, misalnya, untuk
memungkinkan konten penghitung ditampilkan.
Kode Kelebihan-3 (XS-3) diperoleh dengan menambahkan 3 ke angka desimal menjadi
dikonversi sebelum direpresentasikan dalam bentuk BCD. Itu dianggap sebagai pelengkap
Kode BCD karena juga memungkinkan representasi positif dan negatif
angka.
3.6.2.1. Konverter BCD ke XS-3
Tabel 3.25 memberikan tabel konversi untuk mengkonversi BCD ke XS-3. sebagai
konversi hanya melibatkan angka dari 0 hingga 9, kombinasi biner yang terkait
halaman 163
150
dengan angka dari 10 hingga 15 dapat dianggap sebagai istilah tidak peduli. Berdasarkan
tabel konversi, peta Karnaugh Gambar 3.43-3.46 dapat dibangun untuk
tentukan persamaan logika untuk keluaran masing-masing X 3 , X 2 , X 1 , dan X 0 .
Desimal
kode BCD
kode XS-3
nomor
B3
B2
B1
B0
X3
X2
X1
X0
0
0
0
0
0
0
0
1
1
1
0
0
0
1
0
1
0
0
2
0
0
1
0
0
1
0
1
3
0
0
1
1
0
1
1
0
4
0
1
0
0
0
1
1
1
5
0
1
0
1
1
0
0
0
6
0
1
1
0
1
0
0
1
7
0
1
1
1
1
0
1
0
8
1
0
0
0
1
0
1
1
9
1
0
0
1
1
1
0
0
1
0
1
0
x
x
x
x
1
0
1
1
x
x
x
x
1
1
0
0
x
x
x
x
1
1
0
1
x
x
x
x
1
1
1
0
x
x
x
x
1
1
1
1
x
x
x
x
Tabel 3.25. Tabel konversi BCD ke XS-3
x
01
11
10
3
B
2
B
B1
3
B
2
B
B1
B0
1
1
x
x
1
1
x
x
00
01
11
10
B0
1
x
00
Gambar 3.43. Representasi X 3 = B 3 + B 2 · B 1 + B 2 · B 0
halaman 164
151
1
01
11
10
3
B
2
B
B1
3
B
2
B
B1
B0
x
x
x
x
00
01
11
10
B0
x
x
1
1
1
1
00
Gambar 3.44. Representasi X 2 = B 2 · B 1 + B 2 · B 0 + B 2 · B 1 · B 0
1
01
11
10
3
B
2
B
B1
3
B
2
B
B1
B0
x
x
x
x
00
01
11
10
B0
x
x
1
1
1
1
00
Gambar 3.45. Representasi X 1 = B 1 · B 0 + B 1 · B 0
Dengan demikian kita memperoleh:
X3=B3+B2·B1+B2·B0
= B 3 + B 2 (B 1 + B 0 )
[3.48]
X2=B2·B1+B2·B0+B2·B1·B0
= B 2 (B 1 + B 0 )
[3.49]
X1=B1·B0+B1·B0
=B1B0
[3.50]
halaman 165
152
dan:
X0=B0
[3.51]
Rangkaian logika untuk konverter BCD ke XS-3 kemudian dapat direalisasikan seperti yang diilustrasikan pada:
Gambar 3.47.
1
01
11
10
3
B
2
B
B1
3
B
2
B
B1
B0
00
01
11
10
B0
x
x
1
1
1
1
x
x
x
x
00
Gambar 3.46. Representasi X 0 = B 0
1
1
B
2
B
3
B
0
B
x
x
x
3
2
0
x
Gambar 3.47. Konverter BCD ke XS-3
3.6.2.2. Konverter XS-3 ke BCD
Tabel konversi XS-3 ke BCD diberikan pada Tabel 3.26. Di antara 16 biner
kombinasi yang dapat diterapkan pada input (X 3 , X 2 , X 1 , dan X 0 ), hanya kombinasi yang
terkait dengan angka 0 hingga 9 digunakan dan yang lainnya dianggap tidak
halaman 166
153
istilah perawatan. Persamaan logika untuk keluaran (B 3 , B 2 , B 1 , dan B 0 ) diperoleh dengan
meliputi kelompok sel yang berdekatan di peta Karnaugh Gambar 3.48-3.51. Kami dengan demikian
memiliki:
B3=X3·X2+X3·X1·X0
= X 3 (X 2 + X 1 · X 0 )
[3.52]
B2=X2·X0+X2·X1+X2·X1·X0
= X 2 (X 1 · X 0 ) = X 2 (X 1 · X 0 )
[3.53]
B1=X1·X0+X1·X0
=X1X0
[3.54]
dan
B0=X0
[3.55]
Desimal
kode XS-3
kode BCD
nomor
X3
X2
X1
X0
B3
B2
B1
B0
0
0
0
1
1
0
0
0
0
1
0
1
0
0
0
0
0
1
2
0
1
0
1
0
0
1
0
3
0
1
1
0
0
0
1
1
4
0
1
1
1
0
1
0
0
5
1
0
0
0
0
1
0
1
6
1
0
0
1
0
1
1
0
7
1
0
1
0
0
1
1
1
8
1
0
1
1
1
0
0
0
9
1
1
0
0
1
0
0
1
1
1
0
1
x
x
x
x
1
1
1
0
x
x
x
x
1
1
1
1
x
x
x
x
0
0
0
0
x
x
x
x
0
0
0
1
x
x
x
x
0
0
1
0
x
x
x
x
Tabel 3.26. Tabel konversi BCD ke XS-3
Menggunakan gerbang logika, rangkaian logika dari konverter XS-3 ke BCD diwujudkan sebagai:
ditunjukkan pada Gambar 3.52.
halaman 167
154
x
01
11
10
3
x
2
x
X1
3
x
2
x
X1
X0
x
x
00
01
11
10
X0
1
x
1
x
x
00
Gambar 3.48. Representasi B 3 = X 3 · X 2 + X 3 · X 1 · X 0
1
01
11
10
3
x
2
x
X1
3
x
2
x
X1
X0
x
x
x
x
00
01
11
10
X0
x
x
1
1
1
00
Gambar 3.49. Representasi B 2 = X 2 · X 0 + X 2 · X 1 + X 2 · X 1 · X 0
1
01
11
10
3
x
2
x
X1
3
x
2
x
X1
X0
x
x
x
x
x
00
01
11
10
X0
x
1
1
1
00
Gambar 3.50. Representasi B 1 = X 1 · X 0 + X 1 · X 0
halaman 168
155
x
01
11
10
3
x
2
x
X1
3
x
2
x
X1
X0
x
x
00
01
11
10
X0
x
1
1
1
1
x
x
1
00
Gambar 3.51. Representasi B 0 = X 0
0
B
X0
X1
X3
X2
3
B
1
B
2
B
Gambar 3.52. Konverter XS-3 ke BCD
3.7. Generator cek paritas
Bit paritas adalah bit yang ditambahkan ke data yang akan dikirim untuk verifikasi kesalahan
tujuan. Ada dua jenis paritas: genap dan ganjil. Keluaran genap (ganjil)
generator paritas diatur ke 1 (0) jika jumlah bit diatur pada tingkat logika tinggi atau
1 pada kata input ganjil, atau menjadi 0 (1) jika angka ini genap.
E XAMPLE 3.1.– Penggabungan bit paritas dengan bagian data tertentu menghasilkan
sebuah kata yang dapat memiliki jumlah bit ganjil pada logika level 1 (atau paritas genap) atau an
genap jumlah bit pada logika level 1 (atau paritas ganjil). Oleh karena itu, untuk menghasilkan paritas,
jumlah bit pada logika level 1 memperhitungkan bit paritas, sedangkan untuk pengecekan
paritas, bit paritas dikeluarkan dari jumlah total bit pada level logika 1 dan
hanya digunakan untuk mengidentifikasi jenis paritas. Tabel 3.27 menyajikan tiga kata 8-bit dengan
bit paritas yang sesuai.
halaman 169
156
Kata dengan
Keseimbangan
8 bit
Bahkan
Aneh
00000000
0
1
00101000
0
1
01001100
1
0
Tabel 3.27. Contoh tiga kata 8-bit dengan bit paritas
Paritas digunakan dalam sistem komunikasi seri dan memori untuk mendeteksi
kesalahan transmisi karena kebisingan. Setelah kesalahan yang mengakibatkan modifikasi logika
tingkat bit paritas terdeteksi oleh pemeriksa, dimungkinkan untuk membayangkan koreksi
dengan pengiriman ulang data.
Tabel 3.28 memberikan tabel kebenaran generator paritas untuk kata-kata 4-bit. masukan
data dari bentuk D 3 D 2 D 1 D 0 , dan variabel output baik P E (bahkan paritas)
atau P O (paritas ganjil). Peta Karnaugh dibangun berdasarkan tabel kebenaran, seperti yang ditunjukkan
pada Gambar 3.53, memungkinkan untuk penentuan ekspresi logika untuk P E . Kami dengan demikian
memiliki:
PE=D3·D2·D1·D0+D3·D2·D1·D0
+D3·D2·D1·D0+D3·D2·D1·D0+D3·D2·D1·D0+
+D3·D2·D1·D0+D3·D2·D1·D0+D3·D2·D1·D0
[3.56]
atau setara:
P E = (D 3 · D 2 + D 3 · D 2 )D 1 · D 0 + (D 3 · D 2 + D 3 · D 2 )D 1 · D 0
+ (D 3 · D 2 + D 3 · D 2 )D 1 · D 0 + (D 3 · D 2 + D 3 · D 2 )D 1 · D 0
= (D 3 D 2 )(D 1 D 0 )+(D 3 D 2 )(D 1 D 0 )
=D3D2D1D0
[3.57]
Karena kedua keluaran P E dan P O saling melengkapi, maka:
PO=PE
[3.58]
Menggunakan gerbang logika XOR dan inverter, rangkaian logika generator paritas untuk
Kata-kata 4-bit diimplementasikan seperti yang ditunjukkan pada Gambar 3.54(a). Versi lain dari paritas
generator diberikan pada Gambar 3.54(b). Gerbang keluaran XOR dikonfigurasi sebagai inverter
yang dapat diprogram oleh sinyal pemilihan E/O; ini berguna untuk memverifikasi apakah
paritas genap, ketika E/O diatur ke 0, atau paritas ganjil ketika E/O mengambil level logika 1.
halaman 170
157
D3
D2
D1
D0
PE
PO
0
0
0
0
0
1
0
0
0
1
1
0
0
0
1
0
1
0
0
0
1
1
0
1
0
1
0
0
1
0
0
1
0
1
0
1
0
1
1
0
0
1
0
1
1
1
1
0
1
0
0
0
1
0
1
0
0
1
0
1
1
0
1
0
0
1
1
0
1
1
1
0
1
1
0
0
0
1
1
1
0
1
1
0
1
1
1
0
1
0
1
1
1
1
0
1
Tabel 3.28. Tabel kebenaran untuk generator paritas untuk kata-kata 4-bit
10
01
11
10
D1D0
3
D
2
D
D1
3
D
D0
2
D
1
1
0
0
0
1
0
1
1
0
1
0
1
1
0
0
00
01
11
00
Gambar 3.53. Representasi P E = D 3 ⊕ D 2 ⊕ D 1 ⊕ D 0
halaman 171
158
(B)
D
0
D
D3
D2
PEPO
E /O
1
D
0
D
D3
D2
PE
PO
/
(A)
1
Gambar 3.54. Generator paritas a) dengan atau b) tanpa sinyal pilihan
Rangkaian logika yang ditunjukkan pada Gambar 3.55 adalah generator paritas atau pemeriksa yang memiliki:
pilih input untuk memilih jenis paritas yang diinginkan. Sinyal P mengambil logika level 1 jika input
kata berisi jumlah bit genap yang ditetapkan pada 1. Analisis tabel fungsi yang diberikan
pada Tabel 3.29, di mana x menunjukkan istilah tidak peduli, menunjukkan bahwa setiap sinyal keluaran (Σ E
atau O ) dapat aktif tinggi atau rendah tergantung pada kombinasi level logika pada
pilih input.
HAI
D
0
D
D3
D2
5
D
4
D
H7
H6
SE
SO
P
ΣE
Σ
1
Gambar 3.55. Generator paritas/pemeriksa SN74180
halaman 172
159
Masukan
Keluaran
Jumlah bit,
D 0 D 7 , setel ke 1
SE
SO
ΣE
ΣO
Bahkan
1
0
1
0
Aneh
1
0
0
1
Bahkan
0
1
0
1
Aneh
0
1
1
0
x
1
1
0
0
x
0
0
1
1
Tabel 3.29. Tabel yang mengilustrasikan operasi dari
generator/pengontrol paritas
Konfigurasi yang ditunjukkan pada Gambar 3.56(a), di mana input S E diatur ke logika
level 1 dan dihubungkan oleh inverter ke input S O , memungkinkan pembangkitan
sedikit paritas genap. Kata-kata 9-bit dibentuk dengan menggabungkan bit paritas dan
kata masukan. Pemeriksa paritas genap untuk kata-kata 9-bit direpresentasikan pada Gambar 3.56(b),
di mana bit paritas dan komplemen dari bit paritas terhubung ke input S E
dan S O , masing-masing. Jika paritas genap ada, output E mengambil level logika 1
sedangkan output O diatur ke 0.
(A)
HAI
S
E
D
3
D
2
0D
1
D
5
D
4
D
S
HAI
S
E
D
3
D
2
0D
1
D
D
7
D
6
5
D
4
D
D
7
D
6
D
8
ΣO
ΣO
(B)
ΣE
1
ΣE
S
Gambar 3.56. a) Pembangkit paritas; b) pemeriksa paritas untuk kata-kata 9-bit
halaman 173
160
3.8. Pemindah barel
Pergeseran barel adalah rangkaian logika yang digunakan untuk menggeser bit data dengan angka tertentu
posisi ke kiri atau ke kanan. Ada pergeseran logis ke kiri atau kanan, aritmatika
bergeser ke kanan dan rotasi (atau pergeseran melingkar) ke kanan atau kiri.
Untuk pergeseran logis, gerakan menuju kedua ujung kata biner dilakukan oleh
menyisipkan bit tingkat 0 di ujung yang lain, sedangkan untuk pergeseran aritmatika, bit tanda atau
MSB diduplikasi dan disisipkan setiap kali di ujung kiri. Ini berarti kehilangan
bit awalnya di ujung kata-kata biner dan yang jumlahnya sama dengan itu
dari posisi yang akan digeser.
Melaksanakan operasi berikut pada kode 4-bit dalam bentuk D 3 D 2 D 1 D 0 , kita
memperoleh hasil sebagai berikut:
– logika bergeser ke kanan satu posisi
0D3D2D1
– logika bergeser ke kiri satu posisi
D2D1D00
– pergeseran aritmatika ke kanan satu posisi D 3 D 3 D 2 D 1
– rotasi ke kanan satu posisi
D0D3D2D1
– rotasi ke kiri satu posisi
D2D1D0D3
Penggeser barel dikaitkan dengan unit aritmatika dan logika dari beberapa
mikroprosesor untuk memastikan eksekusi operasi shift dan rotasi yang cepat.
Penggeser barel dapat diimplementasikan dengan menggabungkan sejumlah multiplekser
tahapan. Gambar 3.57 menunjukkan rangkaian logika pergeseran barel untuk kata-kata biner 4-bit. NS
tahap input pertama membalik urutan bit data ketika L = 1. Tahap perantara
kemudian menerapkan shift atau rotasi ke operasi yang tepat. Akhirnya, tahap keluaran
melakukan inversi lain ketika L = 1 untuk menghasilkan hasil. Kode 3-bit (L, ROT
dan SRA) memungkinkan pemilihan operasi shift dan rotasi seperti yang diilustrasikan oleh
Tabel 3.30, di mana x mewakili istilah tidak peduli.
Kode pilihan
L
MEMBUSUK
SRA
Operasi
0
0
0
Logika bergeser ke kanan
0
0
1
Logika bergeser ke kanan
0
1
x
Rotasi ke kanan
1
0
0
1
0
1
Logika bergeser ke kiri
1
1
x
Rotasi ke kiri
Tabel 3.30. Operasi diwujudkan oleh shifter barel
halaman 174
161
Pergeseran/rotasi kanan
3
D2
D1
D0
Y0
Y1
Y2
Y3
S1
S0
D3
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
L
MEMBUSUK
1
0
0
SRA
D
Gambar 3.57. Penggeser barel untuk kata biner 4-bit
Jumlah posisi yang akan digeser ditentukan oleh kode 2-bit (S 1 dan S 0 ).
Persamaan logika untuk output dapat ditulis sebagai berikut:
Y0=Q0·L+Q3·L
[3.59]
Y1=Q1·L+Q2·L
[3.60]
Y2=Q2·L+Q1·L
[3.61]
dan
Y3=Q3·L+Q0·L
[3.62]
halaman 175
162
di mana:
Q 0 = (P 0 · S 1 + P 2 · S 1 )S 0 + (P 1 · S 1 + P 3 · S 1 )S 0
[3.63]
Q 1 = (P 1 · S 1 + P 3 · S 1 )S 0 +
[P 2 · S 1 + (D 3 · SRA · ROT + P 0 · ROT)S 1 ]S 0
[3.64]
Q 2 = [P 2 · S 1 + (D 3 · SRA · ROT + P 0 · ROT)S 1 ]S 0 +
[P 3 · S 1 + (D 3 · SRA · ROT + P 1 · ROT)S 1 ]S 0
[3.65]
Q 3 = [P 3 · S 1 + (D 3 · SRA · ROT + P 1 · ROT)S 1 ]S 0 +
[D 3 · SRA · ROT + (P 0 · S 1 + P 2 · S 1 ) · ROT]S 0
[3.66]
dan kita mempunyai:
P0=D0·L+D3·L
[3.67]
P1=D1·L+D2·L
[3.68]
P2=D2·L+D1·L
[3.69]
P3=D3·L+D0·L
[3.70]
Akhirnya, kami tiba di:
Y 0 = D 0 · S 1 · S 0 + (D 1 · L + D 3 · L · ROT)S 1 · S 0 +
[D 2 (L + ROT) + D 3 · L · SRA · ROT]S 1 · S 0 +
(D 1 · L · ROT + D 3 · L)S 1 · S 0 [3.71]
Y 1 = D 0 · S 1 · S 0 + (D 2 · L + D 0 · L)S 1 · S 0 +
D 3 (L + ROT + SRA)S 1 · S 0 +
[(D 0 · L + D 2 · L)ROT + D 3 · SRA · ROT]S 1 · S 0
[3.72]
Y 2 = D 2 · S 1 · S 0 + (D 3 · L + D 1 · L)S 1 · S 0 +
[D 0 (L + ROT) + D 3 · L · SRA · ROT]S 1 · S 0 +
[(D 1 · L + D 3 · L)ROT + D 3 · SRA · ROT]S 1 · S 0
[3.73]
dan
Y 3 = D 3 · S 1 · S 0 + [D 1 (L + ROT) + D 3 · L · SRA · ROT]S 1 · S 0 +
D 3 · L · SRA · ROT · S 0 + (D 0 · L · ROT + D 2 · L)S 1 · S 0 +
(D 2 · L · ROT + D 0 · L)S 1 · S 0 [3.74]
halaman 176
163
Mengingat kata input, D 3 D 2 D 1 D 0 , dan L sebagai variabel yang dimasukkan, kita memperoleh
tabel kebenaran ditunjukkan pada Tabel 3.31.
Kontrol input
bit keluaran
ROT SRA S 1 S 0 Y 3
Y2
Y1
Y0
x
x
0
0H3
D2
D1
D0
0
0
0
1H2·L
D 3 · L + D 1 · LD 2 · L + D 0 · LD 1 · L
0
0
1
0H1·L
H0·L
D3·L
D2·L
0
0
1
1H0·L
0
0
D3·L
0
1
0
1 H 3 · L + D 2 · LD 3 · L + D 1 · LD 2 · L + D 0 · LD 1 · L
0
1
1
0 H 3 · L + D 1 · LD 3 · L + D 0 · LD 3
D2·L+D3·L
0
1
1
1 H 3 · L + D 0 · LD 3
D3
D3·L
1
x
0
1 H 0 · L + D 2 · LD 3 · L + D 1 · LD 2 · L + D 0 · LD 1 · L + D 3 · L
1
x
1
0H1
D0
D3
D2
1
x
1
1 H 2 · L + D 0 · LD 1 · L + D 3 · LD 0 · L + D 2 · LD 3 · L + D 1 · L
Tabel 3.31. Tabel kebenaran dari shifter barel
Pergeseran barel juga dapat diimplementasikan menggunakan 4 : 1, 8 : 1, atau 16 : 1
multiplexer. Secara umum, meningkatkan ukuran multiplexer memungkinkan untuk
menambahkan sinyal kontrol, dan karenanya lebih banyak fitur.
E XAMPLE 3.2.– Pemindah barel empat bit
Menerapkan shifter barel 4-bit yang dapat menggeser atau memutar bit data input ke
kiri. Penggeser barel dijelaskan dengan spesifikasi berikut:
– masukan data : X 3 X 2 X 1 X 0 ;
– data kendali:
R 10, 1l: menggeser atau memutar ke kiri;
A 1 A 0 : jumlah posisi yang akan digeser;
F 10, 1l: bit yang akan disisipkan mengikuti pergeseran ke kiri.
– keluaran: Y 3 Y 2 Y 1 Y 0 .
Tabel 3.32 menggambarkan tabel kebenaran dari 4-bit barrel shifter. Fungsi logika untuk
masing-masing output Y 3 , Y 2 , Y 1 dan Y 0 dicirikan oleh masing-masing peta Karnaugh
ditunjukkan pada Gambar 3.58. Sirkuit logika dari shifter barel 4-bit direpresentasikan dalam
Gambar 3.59, di mana multiplexer 8:1 diperlukan untuk mengimplementasikan fungsi logika untuk
setiap keluaran.
halaman 177
164
R
A1
A0
Y3
Y2
Y1
Y0
0
0
0
X3
X2
X1
X0
Transfer
0
0
1
X2
X1
X0
F
sl1
0
1
0
X1
X0
F
F
sl2
0
1
1
X0
F
F
F
sl3
1
0
0
X3
X2
X1
X0
Transfer
1
0
1
X2
X1
X0
X3
rl1
1
1
0
X1
X0
X3
X2
rl2
1
1
1
X0
X3
X2
X1
rl3
Tabel 3.32. Tabel kebenaran dari shifter barel 4-bit
1
0
A1
A0
A1
A0
A1
A0
A1
A0
A1
A0
A1
A0
A1
A0
A1
F
F
R
00
01
11
10
0
1
R
X3
X3
X2
X2
X0
X1
X1
X0
(A)
R
00
01
11
10
0
1
R
F
F
F
F
R
00
01
11
10
0
1
R
(C)
(D)
(B)
R
00
01
11
10
0
1
R
x
X0
X0
x
X2
X3
X0
X0
X3
X1
X2
X0
X0
X3
X1
X2
x
X1
2
1
A
Gambar 3.58. Peta Karnaugh: a) Y 3 ; b) Y 2 ; c) Y 1 dan d) Y 0
3
3
X1
0
S
S
S
1
8:1 MUX
54
67
10
23
Y2
S2
S
S
0
8:1 MUX
54
67
1
10
23
R
A1
0
S
S
S2
1
8:1 MUX
54
67
10
23
Y1
0
S
S
S2
1
8:1 MUX
54
67
10
23
Y0
A0
2
F
X2
X0
x
kamu
Gambar 3.59. Pemindah barel empat bit
halaman 178
165
3.9. Latihan
E LATIHAN 3.1.– Implementasi gerbang logika menggunakan multiplexer 2:1.
Tunjukkan bahwa rangkaian pada Gambar 3.60(a)–3.60(d) ekuivalen dengan AND, OR,
gerbang logika XOR dan NAND.
B
(A)
0
1
0
A
C
B
(B)
0
1
A
1
C
B
(D)
0
1
C
1
A
B
(C)
0
1
C
A
Gambar 3.60. Sirkuit logika dengan multiplexer
E XERCISE 3.2.– Implementasi dekoder 2-out-of-4 menggunakan multiplexer 1-ke-2.
(A)
1
Y0
Y0
Y1
S
D
1
0
Y2
Y3
Y0
Y1
D1
D0
S
D
(B)
1
0
1
0
1
0
(C)
ID
kamu
Gambar 3.61. Dekoder 2:4 berdasarkan multiplexer 1-ke-2
1) Verifikasi bahwa rangkaian logika yang ditunjukkan pada Gambar 3.61(a) mengimplementasikan 1-ke-2
demultiplexer, yang simbolnya diberikan pada Gambar 3.61(b).
2) Untuk menentukan fungsi rangkaian logika yang diilustrasikan pada Gambar 3.61(c), cari
persamaan logika untuk output dan menyusun tabel kebenaran.
E XERCISE 3.3.- Realisasi 2-ke-4 decoder menggunakan gerbang NAND.
Untuk menentukan peran rangkaian logika yang ditunjukkan pada Gambar 3.62, cari logikanya
persamaan untuk output dan buat tabel kebenaran yang sesuai.
halaman 179
166
0
Y0
D
D1
Y1
Y2
Y3
Gambar 3.62. Encoder 2-dari-4 dengan gerbang NAND
E LATIHAN 3.4.– pembuat enkode prioritas 8:3.
Untuk menentukan peran rangkaian logika yang ditunjukkan pada Gambar 3.63, temukan logikanya
persamaan untuk output dan buat tabel kebenaran yang sesuai.
D
0
1
H5
H6
H7
D4
0
1
D0
D1
D2
D3
Y0
Y1
Y2
0
1
0
1
V
B
C
A
Gambar 3.63. pembuat enkode prioritas 8:3
E LATIHAN 3.5.– Implementasi fungsi F(A,B,C).
Menerapkan fungsi logika F(A,B,C), yang dicirikan oleh tabel kebenaran
ditunjukkan pada Tabel 3.33 menggunakan multiplexer 2:1 dan gerbang logika yang akan ditentukan.
E XERCISE 3.6.- 4-ke-1 multiplexer.
Tentukan persamaan logika untuk output dan buat tabel kebenaran untuk
multiplexer ditunjukkan pada Gambar 3.64.
halaman 180
167
A
B
C
F
0
0
0
1
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
Tabel 3.33. Tabel kebenaran fungsi F(A, B, C)
MUX
0
D1
D2
3D
S0
S1
S1
S0
kamu
E
(A)
(B)
0
1
2
3
E
kamu
D
Gambar 3.64. a) multiplekser 4-ke-1 dengan sinyal aktif; b) simbol
Gunakan multiplexer 4-ke-1 dan gerbang logika untuk mengimplementasikan fungsi:
F(A, B, C, D) =
Σ
m(3, 4, 5, 6, 7, 9, 10, 12, 14, 15)
[3.75]
E LATIHAN 3.7.– Demultiplexer/dekoder.
Buatlah tabel kebenaran untuk decoder pada Gambar 3.65(a).
Apa perbedaan antara decoder dan demultiplexer?
Analisis rangkaian logika yang ditunjukkan pada Gambar 3.65(b) dan tentukan logikanya
persamaan untuk keluaran Z i (A, B, C, D) dengan i = 0, 1, 2, 3.
halaman 181
168
4:1 MUX
S0
S1
S1
S0
0
1
2
3
0
1
2
3
S1
S0
S0
S1
Z2
Z1
Z0
3
Z
3
2
1
0
0
kamu
E
CD
(A)
(B)
Z0
Z1
Z2
3
Z
E
E
E
B
A
1
2:4 DES
2:4 DES
Gambar 3.65. a) dekoder 2:4 dengan input yang diaktifkan; b) rangkaian logika
E LATIHAN 3.8.– Implementasi fungsi F(A, B, C, D).
Implementasikan fungsi, F(A, B, C, D), yang ekspresi logikanya ditulis sebagai:
F(A, B, C, D) = A + B + C + D
[3.76]
menggunakan multiplexer 4:1 dan gerbang logika yang akan ditentukan.
E XERCISE 3.9.– Fungsi mayoritas dari tiga variabel.
Fungsi mayoritas, F, dari tiga variabel mengambil salah satu level logika 1, jika
mayoritas (dua atau tiga) variabel berada pada level logika 1, atau level logika 0 secara keseluruhan
kasus lain:
– buat tabel kebenaran dari fungsi F;
– tentukan dan sederhanakan persamaan logika untuk fungsi F;
– mengimplementasikan fungsi F menggunakan multiplexer 4:1.
E LATIHAN 3.10.– Multiplexer 8-ke-1.
Verifikasi dengan menentukan persamaan logika untuk output dan dengan membangun
tabel kebenaran ketika masing-masing sirkuit logika yang ditunjukkan pada Gambar 3.66 bekerja sebagai 8-ke-1
multiplekser.
halaman 182
169
Gunakan multiplexer 8-ke-1 dan dan gerbang logika untuk mengimplementasikan fungsi berikut:
F(A, B, C, D, E) =
Σ
m(0, 1, 2, 4, 5, 6, 7, 13, 14, 20, 21, 22, 28, 29, 30, 31) [3.77]
(B)
0
D1
D2
D3
D4
H5
H6
H7
S0
S1
S2
D0
D1
D2
D3
S1
D4
H5
H6
H7
S2
S0
0
1
0
1
0
1
0
1
00
01
10
11
00
01
10
11
kamu
00
01
10
11
0
1
kamu
(A)
D
Gambar 3.66. Implementasi multiplexer 8-ke-1 berdasarkan a) empat
Multiplexer 2-ke-1 atau b) dua multiplexer 4-ke-1
E XERCISE 3.11.– Implementasi fungsi logika berdasarkan dekoder
Menerapkan fungsi logika:
F(A, B, C, D) =
Σ
m(1, 3, 7, 9, 15)
[3.78]
menggunakan dekoder 3: 8 dengan input EN aktif, gerbang NAND 5-input, dan 2-input
gerbang NAND. Decoder memiliki output aktif-rendah.
E LATIHAN 3.12.– Analisis rangkaian logika.
Tentukan persamaan logika untuk setiap keluaran Y i (i = 0, 1, 2, ··· , 7) dari
rangkaian logika ditunjukkan pada Gambar 3.67.
Buatlah tabel kebenaran untuk rangkaian ini.
halaman 183
170
D
0
kamu
1
kamu
2
kamu
3
kamu
4
kamu
5
kamu
6
kamu
7
kamu
4
D
0
D
3
D
2
D
1
D
7
D
6
D
5
Apa peran sirkuit ini?
E XERCISE 3.13.– Desain pengganda untuk kata biner 2-bit.
Kami ingin menerapkan pengganda sesuai dengan spesifikasi berikut:
- masukan: X = X 1 X 0 dan Y = Y 1 Y 0 ;
- keluaran: Z = X · Y dimana Z = Z 3 Z 2 Z 1 Z 0 .
Buatlah tabel kebenaran untuk pengali ini.
Tentukan ekspresi Boolean untuk setiap keluaran Z i (i = 0, 1, 2, 3).
Implementasikan pengali ini menggunakan gerbang logika.
E XERCISE 3.14.– Pembanding untuk bilangan biner 2-bit.
Menerapkan komparator untuk angka 2-bit: P = AB dan Q = CD (lihat
Gambar 3.68).
Buatlah tabel kebenaran untuk pembanding ini.
halaman 184
171
P
X (P>Q)
Y (P<Q)
Z (P=Q)
pembanding
Q
Gambar 3.68. pembanding
Deduksi dan sederhanakan ekspresi logika untuk X, Y dan Z.
Usulkan rangkaian logika untuk implementasi komparator ini.
E LATIHAN 3.15.– Dekoder BCD-ke-7-segmen.
Nomor 4-bit, A, B, C, D (D adalah LSB), diterapkan ke input decoder
mensuplai sinyal a, b, c, d, e, f dan g yang digunakan untuk menggerakkan tampilan 7-segmen
(lihat Gambar 3.69) menghasilkan angka dari 0 hingga 9.
Buatlah tabel kebenaran untuk decoder ini.
Deduksi dan sederhanakan ekspresi logika untuk a, b, c, d, e, f dan g.
Usulkan rangkaian logika yang dapat digunakan untuk merealisasikan decoder.
Kami akan mengasumsikan bahwa dioda tampilan dikendalikan oleh sinyal tingkat rendah.
dekoder
A
B
C
D
B
C
gf
(B)
(A)
A
B
C
D
e
G
F
A
B
C
G
de
F
B
C
A
B
C
de
F
A
B
C
G
D
F
A
B
C
G
de
F
A
B
C
C
G
de
F
A
A
C
G
D
F
A
B
G
de
A
B
C
G
D
A
B
G
de
segmen BCDatoa7
Gambar 3.69. a) Dekoder BCD-ke-7-segmen;
b) tampilan angka dari 0 hingga 9
E LATIHAN 3.16.– Dekoder HEX-ke-7-segmen.
Angka yang terdiri dari 4 bit, A, B, C dan D (D adalah LSB), diterapkan ke
input dari decoder yang memasok sinyal a, b, c, d, e, f dan g yang digunakan untuk menggerakkan a
Tampilan 7-segmen (lihat Gambar 3.70) menghasilkan angka dari 0 hingga 9 dan huruf
A–F sesuai dengan representasi heksadesimal dari angka 10-15.
halaman 185
172
Buatlah tabel kebenaran untuk dekoder, dengan asumsi bahwa dioda tampilan adalah
dikendalikan oleh sinyal tingkat rendah.
Deduksi dan sederhanakan ekspresi logika untuk a, b, c, d, e, f dan g.
Usulkan rangkaian logika yang dapat digunakan untuk mengimplementasikan dekoder, menggunakan gerbang logika
dengan tidak lebih dari empat input.
dekoder
A
B
C
D
B
C
gf
A
B
C
de
F
A
B
C
G
e
F
B
C
A
B
G
de
A
B
C
G
D
A
B
G
de
C
G
de
F
A
A
C
G
D
F
A
B
C
A
B
C
G
D
F
C
G
de
F
A
G
e
F
A
B
G
de
F
B
C
G
de
A
de
F
A
B
C
G
de
F
(A)
(B)
A
B
C
G
de
F
A
B
C
D
e
G
F
segmen HEXatoa7
Gambar 3.70. a) Dekoder HEX-ke-7-segmen; b) tampilan dari
angka dari 0 hingga 9 dan huruf A–F
E LATIHAN 3.17.– Analisis rangkaian logika:
– menganalisis rangkaian logika yang ditunjukkan pada Gambar 3.71 dan menentukan fungsinya. NS
input diwakili oleh X 4 , X 3 , X 2 , X 1 , X 0 dan X 1 ; output oleh Y 3 , Y 2 , Y 1
dan Y 0 ; dan sinyal kontrol oleh D, S dan E;
– pertanyaan yang sama untuk rangkaian logika berdasarkan multiplexer 2: 1 dan yang
direpresentasikan pada Gambar 3.72, dimana input data dilambangkan dengan D 7 , D 6 , D 5 , D 4 , D 3 ,
D 2 , D 1 dan D 0 ; keluaran dari Y 7 , Y 6 , Y 5 , Y 4 , Y 3 , Y 2 , Y 1 dan Y 0 ; dan kontrol
sinyal oleh S 2 , S 1 dan S 0 .
2
kamu
0
kamu
E
D
S
kamu
4
x
3
x
2
x
1
x
0
x
a1
x
3
kamu
1
Gambar 3.71. Rangkaian logika 1
halaman 186
173
0
3
Y2
Y1
Y0
S0
S1
S2
H7
H6
H5
D4
D3
D2
D1
D0
1
0
Y6
1
0
Y5
1
0
Y4
1
0
1
0
1
0
1
0
1
0
Y7
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
kamu
Gambar 3.72. Rangkaian logika 2
3.10. Solusi
S OLUSI 3.1.- Implementasi dari gerbang logika menggunakan 2: 1 multiplexer.
Multiplexer 2:1 dicirikan oleh persamaan logika dalam bentuk:
Y=S·D0+S·D1
[3.79]
dimana input data diwakili oleh D 0 dan D 1 , dan input seleksi oleh S.
– Gerbang AND: D 0 = 0, D 1 = A, S = B dan Y = A · B;
– Gerbang OR: D 0 = A, D 1 = 1, S = B dan Y = A · B + B = A + B;
– Gerbang XOR: D 0 = A, D 1 = A, S = B dan Y = A · B + A · B = A B;
– Gerbang NAND: D 0 = 1, D 1 = B, S = A dan Y = A + A · B = A + B = A · B.
S OLUSI 3.2.- Implementasi dari 2-out-of 4 decoder menggunakan 1-to-2 demultiplexers
1) demultiplexer 1-ke-2
Persamaan logika untuk output diberikan oleh:
Y0=D·S
dan
Y1=D·S
[3.80]
halaman 187
174
2) Dekoder 2-dari-4
Persamaan logika untuk output ditulis sebagai:
Y 0 = D 1 · D 0 · EN, Y 1 = D 1 · D 0 · EN,
Y 2 = D 1 · D 0 · EN, dan Y 3 = D 1 · D 0 · EN
[3.81]
Tabel 3.34 memberikan tabel kebenaran dekoder 2-dari-4.
S1
S0
Y3
Y2
Y1
Y0
0
0
0
0
0
ID
0
1
0
0
ID
0
1
0
0
ID
0
0
1
1
ID
0
0
0
S OLUSI 3.3.- Realisasi 2-out-of-4 decoder menggunakan gerbang NAND.
Persamaan logika untuk output dapat ditulis sebagai:
Y0=D1·D0·D1·D0·D1·D0
=D1·D0+D1·D0+D1·D0=D1+D0=D1·D0
[3.82]
Y1=D1·D0·D0=D1·D0+D0=D1+D0=D1·D0
[3.83]
Y2=D1·D1·D0=D1+D1·D0=D1+D0=D1·D0
[3.84]
dan Y 3 = D 1 · D 0
[3.85]
Tabel kebenaran decoder 2-out-of-4, seperti yang ditunjukkan pada Tabel 3.35,
sesuai dengan kasus di mana output aktif rendah.
D1
D0
Y3
Y2
Y1
Y0
0
0
1
1
1
0
0
1
1
1
0
1
1
0
1
0
1
1
1
1
0
1
1
1
Tabel 3.35. Tabel kebenaran dari dekoder 2-dari-2
halaman 188
175
S OLUSI 3.4.- 8: 3 prioritasencoder.
Persamaan logika untuk output diberikan oleh:
V=D0+D1+D2+D3+D4+D5+D6+D7
[3.86]
Y0=A·Y2+C·Y2
= [D 1 (D 2 + D 3 ) + D 3 (D 2 + D 3 )](D 4 + D 5 + D 6 + D 7 )
+ [D 5 (D 6 + D 7 ) + D 7 (D 6 + D 7 )](D 4 + D 5 + D 6 + D 7 )
= (D 1 · D 2 · D 3 + D 3 · D 2 + D 3 )(D 4 · D 5 · D 6 · D 7 )
+ (D 5 · D 6 · D 7 + D 6 · D 7 + D 7 )(D 4 + D 5 + D 6 + D 7 )
=D1·D2·D4·D6+D3·D4·D6+D5·D6+D7
[3.87]
Y1=B·Y2+D·Y2
= (D 2 + D 3 )(D 4 + D 5 + D 6 + D 7 )
+ (D 6 + D 7 )(D 4 + D 5 + D 6 + D 7 )
=D2·D4·D5+D3·D4·D5+D6+D7
[3.88]
dan
Y2=D4+D5+D6+D7
[3.89]
Tabel 3.36 menunjukkan tabel kebenaran yang diperoleh dari persamaan logika 8 : 3
pengkode prioritas. Prioritas tertinggi diberikan ke input yang sesuai dengan
bilangan desimal tertinggi. Keluaran validasi V digunakan untuk membedakan antara
kasus di mana kode input sesuai dengan 0 dan kasus di mana tidak ada input yang aktif.
H7
H6
H5
D4
D3
D2
D1
D0
Y2
Y1
Y0
V
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
x
0
0
1
1
0
0
0
0
0
1
x
x
0
1
0
1
0
0
0
0
1
x
x
x
0
1
1
1
0
0
0
1
x
x
x
x
1
0
0
1
0
0
1
x
x
x
x
x
1
0
1
1
0
1
x
x
x
x
x
x
1
1
0
1
1
x
x
x
x
x
x
x
1
1
1
1
x
x
x
x
x
x
x
x
0
0
0
0
Tabel 3.36. Tabel kebenaran dari encoder prioritas 8:3
halaman 189
176
S OLUSI 3.5.- Pelaksanaanfungsi F (A, B, C).
Menganalisis tabel kebenaran yang ditunjukkan pada Tabel 3.37, kita dapat menyimpulkan bahwa fungsi F
dapat mengambil bentuk berikut:
F(A,B,C) =
(
B
jika A = 0
B + C jika A = 1
[3.90]
ABC
F
0
0
0
1
0
0
1
1
0
1
0
0
B
0
1
1
0
1
0
0
0
1
0
1
1
1
1
0
1
B+C
1
1
1
1
Tabel 3.37. Tabel kebenaran fungsi logika F
Demikian pula, menggunakan teorema Shannon, kita dapat menulis:
F(A,B,C) = A · F(0,B,C) + A · F(1,B,C)
[3.91]
dimana F(0,B,C) = B dan F(1,B,C) = B + C.
Fungsi logika F dapat, dengan demikian, diimplementasikan seperti yang ditunjukkan pada Gambar 3.73 menggunakan a
2:1 multiplexer, gerbang OR dan inverter.
F
1
B
A
C
0
Gambar 3.73. Implementasi fungsi logika F
halaman 190
177
S OLUSI 3.6.- 4-ke-1 multiplexer.
Persamaan logika untuk keluaran multiplexer dengan sinyal aktif diberikan oleh:
Y = S 1 · S 0 · D 0 · E + S 1 · S 0 · D 1 · E + S 1 · S 0 · D 2 · E + S 1 · S 0 · D 3 · E [3.92]
(C)
1
S0
.E
.E
S1
S0
S0
S1
0
1
1
1
1
x
0
0
1
1
x
0
1
0
1
0
3
D
D2
D1
D0
S1S0
kamu
(A)
E
D0
D1
D2
3
D
D0
1
1
0
0
.E
.ED
1
D2
3
D
E
kamu
(B)
S
Gambar 3.74. Multiplexer 4-ke-1: a) rangkaian logika, b) tabel kebenaran dan
c) Peta Karnaugh untuk keluaran Y
Implementasi fungsi F(A, B, C, D)
Fungsi logika F(A, B, C, D) dapat ditulis sebagai berikut:
F(A, B, C, D) =
Σ
m(3, 4, 5, 6, 7, 9, 10, 12, 14, 15)
[3.93]
=A·B·C·D+A·B·C·D+A·B·C·D
+A·B·C·D+A·B·C·D+A·B·C·D
+A·B·C·D
[3.94]
= A · B · C · D + A · B(C · D + C · D + C · D + C · D)+
A · B(C · D + C · D) + A · B(C · D + C · D + C · D)
[3,95]
= A · B · C · D + A · B + A · B(C D) + A · B(C + D)
[3.96]
halaman 191
178
(A)
1
S0
DC
F
kamu
S
3
2
1
0
1
E
B
A
1
(B)
4:1 MUX
1
1
CD
1
C
DC
D
B
A
0
0
A
B
Gambar 3.75. a) Peta Karnaugh untuk F; b) rangkaian logika yang mengimplementasikan F
S OLUSI 3.7.- demultiplexer / decoder.
Aspek-aspek berikut memungkinkan untuk membedakan antara decoder dan a
demultiplexer:
– n-out-of-2 n decoder: n input data dan 2 n output;
– 1-ke-2 n demultiplexer: 1 input data, n input pilih dan 2 n output.
Dekoder dengan input aktif E beroperasi seperti demultiplexer jika E digunakan sebagai data
memasukkan.
Persamaan logika untuk output dari 2-out-of-4 decoder ditunjukkan pada Gambar 3.76
diberikan oleh:
Z0=S1·S0·E
[3.97]
Z1=S1·S0·E
[3.98]
Z2=S1·S0·E
[3.99]
Z3=S1·S0·E
[3.100]
Tabel 3.38 memberikan tabel kebenaran dekoder 2-dari-4.
Menerapkan urutan data D ke input E, kita dapat menerapkan 1-ke-4
demultiplexer seperti yang ditunjukkan pada Gambar 3.77. Tabel 3.39 memberikan tabel kebenaran dari 1-ke-4
demultiplexer.
halaman 192
179
E
S0
S1
Z0
Z1
Z2
3
Z
Gambar 3.76. Dekoder 2-dari-4
E
S1
S0
Z3
Z2
Z1
Z0
0
x
x
0
0
0
0
1
0
0
0
0
0
1
1
0
1
0
0
1
0
1
1
0
0
1
0
0
1
1
1
1
0
0
0
Menganalisis rangkaian logika yang terdiri dari dekoder 2-keluar-4, multiplekser 1-ke-4
dan gerbang logika memungkinkan untuk mendapatkan persamaan logika dari keluaran multiplexer:
Y = [ S 1 · S 0 (C + D) + S 1 · S 0 (0) + S 1 · S 0 · C + S 1 · S 0 · C · D ]E [3.101]
di mana E = 1, S 0 = A dan S 1 = B, dan persamaan logika keluaran decoder:
Z0=S1·S0·E
[3.102]
Z1=S1·S0·E
[3.103]
Z2=S1·S0·E
[3.104]
Z3=S1·S0·E
[3.105]
halaman 193
180
dimana E = Y , S 0 = A + B dan S 1 = A. Menggabungkan persamaan-persamaan tersebut di atas,
kami tiba di:
Z0=A·B·C+A·B·D
[3.106]
Z1=A·B·C
[3.107]
Z2=A·B·C·D
[3.108]
Z3=0
[3.109]
D
Z0
Z1
3
Z
Z2
S0
S1
Gambar 3.77. 1-ke-4 demultiplexer
S1
S0
Z3
Z2
Z1
Z0
0
0
0
0
0
D
0
1
0
0
D
0
1
0
0
D
0
0
1
1
D
0
0
0
S OLUSI 3.8.- Pelaksanaan fungsi F (A, B, C, D).
Menggunakan teorema Shannon, fungsi logika F dapat didekomposisi sebagai berikut:
F(A, B, C, D) = A + B + C + D
[3.110]
= (A + B + 1 + 1)C · D + (A + B + 1 + 0)C · D+
(A + B + 0 + 1)C · D + (A + B + 0 + 0)C · D
[3.111]
halaman 194
181
= (A B)C · D + (A B)C · D+
(A B)C · D + (A B)C · D
[3.112]
Gambar 3.78 menunjukkan rangkaian logika untuk implementasi fungsi F menggunakan
sebuah multiplexer 4:1, sebuah gerbang XOR dan sebuah inverter.
B
CD
10
01
00
11
F
A
Gambar 3.78. Rangkaian logika untuk fungsi F
S OLUSI 3.9.- Mayoritas fungsi dari tiga variabel.
Tabel kebenaran untuk fungsi mayoritas dari tiga variabel direpresentasikan dalam
Tabel 3.40. Oleh karena itu, kami memiliki:
F=A·B·C+A·B·C+A·B·C+A·B·C
[3.113]
= (A + A)B · C + A · B · C + A · B · C
= (B + B · A)C + A · B · C
= B · C + A(C + C · B)
=B·C+A·C+A·B
[3.114]
Tabel kebenaran untuk fungsi mayoritas dari tiga variabel direpresentasikan dalam
Tabel 3.40. Dengan demikian:
F=A·B·C+A·B·C+A·B·C+A·B·C
[3.115]
= (A + A)B · C + A · B · C + A · B · C
= (B + B · A)C + A · B · C
= B · C + A(C + C · B)
=B·C+A·C+A·B
[3.116]
halaman 195
182
A
B
C
F
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
Memasukkan kombinasi yang berbeda dari variabel A dan B dalam persamaan logika
untuk fungsi F memungkinkan untuk membuat tabel kebenaran tereduksi yang ditunjukkan pada
Tabel 3.41.
A
B
F
0
0
0
0
1
C
1
0
C
1
1
1
Gambar 3.79 menggambarkan rangkaian logika yang dapat digunakan untuk mengimplementasikan mayoritas
fungsi dari tiga variabel.
F
10
11
01
00
AB
C
1
0
halaman 196
183
S OLUSI 3.10.- 8-ke-1 multiplexer
Untuk sirkuit pertama, kami memiliki:
Y = S 2 · S 1 (D 0 · S 0 + D 1 · S 0 ) + S 2 · S 1 (D 2 · S 0 + D 3 · S 0 )
+S 2 · S 1 (D 4 · S 0 + D 5 · S 0 ) + S 2 · S 1 (D 6 · S 0 + D 7 · S 0 )
[3.117]
dan untuk yang kedua, kami memiliki:
Y = S 2 (S 1 · S 0 · D 0 + S 1 · S 0 · D 1 + S 1 · S 0 · D 2 + S 1 · S 0 · D 3 )
+S 2 (S 1 · S 0 · D 4 + S 1 · S 0 · D 5 + S 1 · S 0 · D 6 + S 1 · S 0 · D 7 )
[3.118]
Dalam kedua kasus, persamaan logika untuk output dapat dimasukkan ke dalam bentuk berikut:
Y=S2·S1·S0·D0+S2·S1·S0·D1+
S2·S1·S0·D2+S2·S1·S0·D3+S2·S1·S0·D4+
S2·S1·S0·D5+S2·S1·S0·D6+S2·S1·S0·D7
[3.119]
Tabel 3.42 memberikan tabel kebenaran multiplexer 8-ke-1.
S0
S1
S0
kamu
0
0
0
D0
0
0
1
D1
0
1
0
D2
0
1
1
D3
1
0
0
D4
1
0
1
H5
1
1
0
H6
1
1
1
H7
F(A, B, C, D, E) =
Σ
m(0, 1, 2, 4, 5, 6, 7, 13, 14, 20, 21, 22, 28, 29, 30, 31)
[3.120]
= A · B · C · D · E + A · B · C · D · E + A · B · C · D · E+
A · B · C · D · E + A · B · C · D · E + A · B · C · D · E+
halaman 197
184
A·B·C·D·E
[3.121]
= (A · B · C + A · B · C)(D · E + D · E + D · E)+
(A · B · C + A · B · C)(D · E + D · E + D · E + D · E)+
A · B · C(D · E + D · E)
[3.122]
dan:
F(A, B, C, D, E)=(A · B · C + A · B · C)(D · E)+
(A · B · C + A · B · C)(1) + A · B · C(D E)
[3.123]
Memilih A, B dan C, sebagai input seleksi, kita dapat memperoleh peta Karnaugh yang ditunjukkan
pada Gambar 3.80(a) yang dapat digunakan untuk menentukan kombinasi variabel yang akan
diterapkan pada input data multiplexer. Gambar 3.80(b) menggambarkan rangkaian logika
yang dapat digunakan untuk mengimplementasikan fungsi F.
7
D
DE
DE
D
E
S2
S0
C
S1
F
kamu
E
0
1
(B)
01
1
1
A
0
A
SM
00
11
10
C
1
0
0
0
B
(A)
0
2
3
4
AB
8:1 MUX
6
5
1
Gambar 3.80. Implementasi F: a) peta Karnaugh; b) rangkaian logika
halaman 198
185
S OLUSI 3.11.- Pelaksanaan fungsi logika menggunakan decoder.
Fungsi logika F dapat dinyatakan dalam bentuk berikut:
F(A, B, C, D) =
Σ
m(1, 3, 7, 9, 15)
[3.124]
= A · B · C · D + A · B · C · D+
A·B·C·D+A·B·C·D+A·B·C·D
[3.125]
Untuk mengimplementasikan fungsi F menggunakan gerbang logika NAND dan dekoder 3:8 yang
persamaan logika dapat ditulis sebagai berikut:
Y 0 = X 2 · X 1 · X 0 · EN Y 1 = X 2 · X 1 · X 0 · EN Y 2 = X 2 · X 1 · X 0 · EN
Y 3 = X 2 · X 1 · X 0 · EN Y 4 = X 2 · X 1 · X 0 · EN Y 5 = X 2 · X 1 · X 0 · EN
Y 6 = X 2 · X 1 · X 0 · EN Y 7 = X 2 · X 1 · X 0 · ID
[3.126]
kami mengamati bahwa:
F=Y0+Y1+Y3+Y4+Y7
[3.127]
=Y0·Y1·Y3·Y4·Y7
[3.128]
di mana:
Y 0 = A · B · C · DY 1 = A · B · C · DY 3 = A · B · C · D
Y 4 = A · B · C · DY 7 = A · B · C · D
[3.129]
Gambar 3.81 memberikan rangkaian logika yang dapat digunakan untuk merealisasikan fungsi F.
DES
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
F
ID
X2
X1
X0
D
C
B
A
Gambar 3.81. Implementasi fungsi logika F
halaman 199
186
S OLUSI 3.12.- Analisis
rangkaian logika.
Persamaan output yang diperoleh dengan menganalisis rangkaian logika yang diusulkan diberikan
oleh:
Y7=D7
[3.130]
Y6=D7·D6
[3.131]
Y5=D7·D6·D5
[3.132]
Y4=D7·D6·D5·D4
[3.133]
Y3=D7·D6·D5·D4·D3
[3.134]
Y2=D7·D6·D5·D4·D3·D2
[3.135]
Y1=D7·D6·D5·D4·D3·D2·D1
[3.136]
dan:
Y0=D7·D6·D5·D4·D3·D2·D1·D0
[3.137]
Tabel kebenaran berdasarkan persamaan logika untuk output diberikan pada Tabel 3.43.
H7
H6
H5
D4
D3
D2
D1
D0
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
1
x
0
0
0
0
0
0
1
0
0
0
0
0
0
1
x
x
0
0
0
0
0
1
0
0
0
0
0
0
1
x
x
x
0
0
0
0
1
0
0
0
0
0
0
1
x
x
x
x
0
0
0
1
0
0
0
0
0
0
1
x
x
x
x
x
0
0
1
0
0
0
0
0
0
1
x
x
x
x
x
x
0
1
0
0
0
0
0
0
1
x
x
x
x
x
x
x
1
0
0
0
0
0
0
0
Ini adalah pemilih prioritas yang dapat dihubungkan ke encoder 8 : 3 untuk
mewujudkan encoder prioritas 8:3.
halaman 200
187
S OLUSI 3.13.- Desain dari
multiplier untuk kata-kata 2-bit.
Mengacu pada tabel kebenaran yang ditunjukkan pada Tabel 3.44, kita dapat memperoleh logika berikut:
persamaan:
Z0=X1·X0·Y1·Y0+X1·X0·Y1·Y0+X1·X0·Y1·Y0
+X1·X0·Y1·Y0
=X0·Y0
[3.138]
Z1=X1·X0·Y1·Y0+X1·X0·Y1·Y0+X1·X0·Y1·Y0
+X1·X0·Y1·Y0+X1·X0·Y1·Y0+X1·X0·Y1·Y0
=X1·X0·Y1+X0·Y1·Y0+X1·X0·Y0+X1·Y1·Y0
[3.139]
Z2=X1·X0·Y1·Y0+X1·X0·Y1·Y0+X1·X0·Y1·Y0
=X1·X0·Y1+X1·Y1·Y0
[3.140]
dan
Z3=X1·X0·Y1·Y0
[3.141]
X·Y=Z
x
kamu
Z
X1
X0
Y1
Y0
Z3
Z2
Z1
Z0
0 · 0=0
0
0
0
0
0
0
0
0
0 · 1=0
0
0
0
1
0
0
0
0
0 · 2=0
0
0
1
0
0
0
0
0
0 · 3=0
0
0
1
1
0
0
0
0
1 · 0=0
0
1
0
0
0
0
0
0
1 · 1=1
0
1
0
1
0
0
0
1
1 · 2=2
0
1
1
0
0
0
1
0
1 · 3=3
0
1
1
1
0
0
1
1
2 · 0=0
1
0
0
0
0
0
0
0
2 · 1=2
1
0
0
1
0
0
1
0
2 · 2=4
1
0
1
0
0
1
0
0
2 · 3=6
1
0
1
1
0
1
1
0
3 · 0=0
1
1
0
0
0
0
0
0
3 · 1=3
1
1
0
1
0
0
1
1
3 · 2=6
1
1
1
0
0
1
1
0
3 · 3=9
1
1
1
1
1
0
0
1
Tabel 3.44. Tabel kebenaran pengganda untuk kata 2-bit
Persamaan ini kemudian dapat digunakan untuk membangun rangkaian logika pengali untuk
Kata-kata 2-bit seperti yang ditunjukkan pada Gambar 3.82.
halaman 201
188
Z0
Z1
Z2
Z3
kamu
kamu
X0
1
0
X1
Gambar 3.82. Pengganda untuk kata 2-bit
S OLUSI 3.14.- Pembanding untuk nomor 2-bit.
Untuk keluaran komparator, persamaan logika diperoleh dari tabel kebenaran
ditunjukkan pada Tabel 3.45 diberikan oleh:
X=A·B·C·D+A·B·C·D+A·B·C·D
= A · B · C · D + A · C(B · D + B · D + B · D + B · D) + A · B · C · D
=A·C+A·B·D+B·C·D
[3.142]
Y=A·B·C·D+A·B·C·D+A·B·C·D
= A · B · C · D + A · C(B · D + B · D + B · D + B · D) + A · B · C · D
=A·C+A·B·D+B·C·D
[3.143]
dan
Z=A·B·C·D+A·B·C·D+A·B·C·D+A·B·C·D
[3.144]
Halaman 202
189
A
B
C
D
x
kamu
Z
0
0
0
0
0
0
1
0
0
0
1
0
1
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
1
0
0
1
0
0
0
1
0
1
0
0
1
0
1
1
0
0
1
0
0
1
1
1
0
1
0
1
0
0
0
1
0
0
1
0
0
1
1
0
0
1
0
1
0
0
0
1
1
0
1
1
0
1
0
1
1
0
0
1
0
0
1
1
0
1
1
0
0
1
1
1
0
1
0
0
1
1
1
1
0
0
1
Tabel 3.45. Tabel kebenaran komparator untuk angka 2-bit
Perlu dicatat bahwa:
B·D+B·D+B·D+B·D=1
Gambar 3.83 menggambarkan rangkaian logika komparator untuk bilangan 2-bit.
S OLUSI 3.15.- BCD-to-7-segmen decoder.
Tabel 3.46 menyajikan tabel kebenaran dekoder BCD-to-7-segmen yang dapat
digunakan untuk menentukan persamaan logika keluaran.
Jadi, untuk setiap output yang kita miliki:
a=
Σ
m(0, 2, 3, 5, 6, 7, 8, 9)
[3.145]
b=
Σ
m(0, 1, 2, 3, 4, 7, 8, 9)
[3.146]
c=
Σ
m(0, 1, 3, 4, 5, 6, 7, 8, 9)
[3.147]
d=
Σ
m(0, 2, 3, 5, 6, 8, 9)
[3.148]
e=
Σ
m(0, 2, 6, 8)
[3.149]
f=
Σ
m(0, 4, 5, 6, 8, 9)
[3.150]
dan
g=
Σ
m(2, 3, 4, 5, 6, 8, 9)
[3.151]
halaman 203
190
x
kamu
Z
B
A
C
D
Gambar 3.83. Rangkaian logika komparator untuk bilangan 2-bit
Karena LED digerakkan oleh sinyal tingkat rendah, bentuk minimal dalam jumlah
produk diperoleh dengan membangun peta Karnaugh yang sesuai di
bentuk pelengkap untuk masing-masing variabel keluaran (lihat Gambar 3.84-3.90).
Rangkaian logika untuk dekoder BCD-ke-7-segmen ditunjukkan pada Gambar 3.91.
S OLUSI 3.16.- HEX-to-7-segmen decoder.
Jumlah digit heksadesimal yang akan diwakili, yaitu 16, sama dengan
jumlah kemungkinan kombinasi dengan empat bit. tabel kebenaran dari
Dekoder HEX-ke-7-segmen dapat dibangun seperti yang ditunjukkan pada Tabel 3.47. Kita kemudian bisa
dapatkan persamaan logika berikut:
a=
Σ
m(1, 4, 11, 13)
[3.152]
b=
Σ
m(5, 6, 11, 12, 15)
[3.153]
halaman 204
191
c=
Σ
m(2, 12, 14, 15)
[3.154]
d=
Σ
m(1, 4, 7, 10, 15)
[3.155]
e=
Σ
m(1, 3, 4, 5, 7, 9)
[3.156]
f=
Σ
m(1, 2, 3, 7, 13)
[3.157]
dan
g=
Σ
m(0, 1, 7, 12)
[3.158]
simbol
A
B
C
D
A
B
C
D
e
F
G
0
0
0
0
0
1
1
1
1
1
1
0
1
0
0
0
1
0
1
1
0
0
0
0
2
0
0
1
0
1
1
0
1
1
0
1
3
0
0
1
1
1
1
1
1
0
0
1
4
0
1
0
0
0
1
1
0
0
1
1
5
0
1
0
1
1
0
1
1
0
1
1
6
0
1
1
0
1
0
1
1
1
1
1
7
0
1
1
1
1
1
1
0
0
0
0
8
1
0
0
0
1
1
1
1
1
1
1
9
1
0
0
1
1
1
1
1
0
1
1
-
1
0
1
0
x
x
x
x
x
x
x
-
1
0
1
1
x
x
x
x
x
x
x
-
1
1
0
0
x
x
x
x
x
x
x
-
1
1
0
1
x
x
x
x
x
x
x
-
1
1
1
0
x
x
x
x
x
x
x
-
1
1
1
1
x
x
x
x
x
x
x
Tabel 3.46. Tabel kebenaran dekoder BCD-ke-7-segmen
D
01
11
10
0
1
1
x
1
1
x
x
1
1
x
x
0
x
1
1
AB
CD
C
00
01
11
10
B
A
00
Gambar 3.84. Sinyal a:
a=A+C+B·D+B·D
a=B·C·D+A·B·C·D
halaman 205
192
D
01
11
10
1
1
1
x
1
1
x
x
1
0
x
x
1
x
1
0
AB
CD
C
00
01
11
10
B
A
00
Gambar 3.85. Sinyal b:
b=B+C·D+C·D
b=B·C·D+B·C·D
D
01
11
10
1
1
1
x
1
1
x
x
0
1
x
x
1
x
1
1
AB
CD
C
00
01
11
10
B
A
00
Gambar 3.86. Sinyal c:
c=B+C+D
c=B·C·D
D
01
11
10
0
1
1
x
1
0
x
x
1
1
x
x
0
x
1
1
AB
CD
C
00
01
11
10
B
A
00
Gambar 3.87. Sinyal d:
d=A+B·C+B·D+C·D+B·C·D
d=B·C·D+B·C·D+A·B·C·D
halaman 206
193
D
01
11
10
0
1
1
x
0
0
x
x
1
1
x
x
0
x
0
0
AB
CD
C
00
01
11
10
B
A
00
Gambar 3.88. Sinyal e:
e=B·D+C·D
e=D+B·C
D
01
11
10
1
1
1
x
0
0
x
x
0
1
x
x
0
x
1
1
AB
CD
C
00
01
11
10
B
A
00
Gambar 3.89. Sinyal f:
f=A+B·C+B·D+C·D
f=B·C+C·D+A·B·D
D
01
11
10
1
1
0
x
1
0
x
x
1
1
x
x
0
x
1
1
AB
CD
C
00
01
11
10
B
A
00
Gambar 3.90. Sinyal g:
g=A+B·C+B·C+C·D
g=A·B·C+B·C·D
Halaman 207
194
D
A
B
e
F
C
G
A
B
C
D
Gambar 3.91. Dekoder BCD-ke-7-segmen
Halaman 208
195
Simbol A
B
C
D
A
B
C
D
e
F
G
0
0
0
0
0
0
0
0
0
0
0
1
1
0
0
0
1
1
0
0
1
1
1
1
2
0
0
1
0
0
0
1
0
0
1
0
3
0
0
1
1
0
0
0
0
1
1
0
4
0
1
0
0
1
0
0
1
1
0
0
5
0
1
0
1
0
1
0
0
1
0
0
6
0
1
1
0
0
1
0
0
0
0
0
7
0
1
1
1
0
0
0
1
1
1
1
8
1
0
0
0
0
0
0
0
0
0
0
9
1
0
0
1
0
0
0
0
1
0
0
A
1
0
1
0
0
0
0
1
0
0
0
B
1
0
1
1
1
1
0
0
0
0
0
C
1
1
0
0
0
1
1
0
0
0
1
D
1
1
0
1
1
0
0
0
0
1
0
e
1
1
1
0
0
0
1
0
0
0
0
F
1
1
1
1
0
1
1
1
0
0
0
Tabel 3.47. Tabel kebenaran dekoder segmen HEX-ke-7
Peta Karnaugh yang ditunjukkan pada Gambar 3.92-3.98 memungkinkan penyederhanaan
persamaan logika untuk keluaran decoder.
D
01
11
10
1
0
0
0
0
0
0
1
0
0
0
0
1
1
0
0
AB
CD
C
00
01
11
10
B
A
00
Gambar 3.92. Sinyal a:
a = A · B · C · D + A · B · C · D+ A · B · C · D + A · B · C · D
halaman 209
196
D
01
11
10
0
0
0
1
0
0
1
1
0
1
1
0
0
0
0
1
AB
CD
C
00
01
11
10
B
A
00
Gambar 3.93. Sinyal b: b = A · C · D + A · B · D+ B · C · D + A · B · C · D
D
01
11
10
0
0
0
1
0
0
1
0
1
0
1
0
0
0
0
0
AB
CD
C
00
01
11
10
B
A
00
Gambar 3.94. Sinyal c: c = A · B · C + A · B · D+
A·B·C·D
D
01
11
10
1
0
0
0
0
1
1
0
0
0
0
1
1
0
0
0
AB
CD
C
00
01
11
10
B
A
00
Gambar 3.95. Sinyal d:
d = B · C · D + A · B · C · D+ A · B · C · D + A · B · C · D
halaman 210
197
D
01
11
10
1
0
0
0
1
1
0
0
0
0
0
0
1
0
1
1
AB
CD
C
00
01
11
10
B
A
00
e = A · D + A · B · C+ B · C · D
D
01
11
10
0
0
0
0
1
1
0
0
1
0
0
0
1
1
0
0
AB
CD
C
00
01
11
10
B
A
00
Gambar 3.97. Sinyal f : f = A · C · D + A · B · D+ A · B · C + A · B · C · D
D
01
11
10
0
0
1
1
0
1
0
0
0
0
0
0
1
0
0
0
AB
CD
C
00
01
11
10
B
A
00
Gambar 3.98. Sinyal g:
g = A · B · C + A · B · C · D+ A · B · C · D
halaman 211
198
Untuk mengurangi jumlah gerbang logika, persamaan logika dari beberapa output dapat:
ditulis ulang untuk memunculkan istilah umum. Persamaan logika untuk output b dapat menjadi
dimasukkan ke dalam bentuk:
b=A·C·D+A·B·D+B·C·D+A·B·C·D
[3.159]
= A · C · D + A · B · (C + C) · D + B · C · D + A · B · C · D
= A · C · D + A · B · C · D + (1 + A) · B · C · D + A · B · C · D
=A·C·D+A·B·C·D+B·C·D+A·B·C·D
[3.160]
Untuk output c, kita memiliki:
c=A·B·C+A·B·D+A·B·C·D
[3.161]
= A · B · C + A · B · (C + C) · D + A · B · C · D
= A · B · C · (1 + D) + A · B · C · D + A · B · C · D
=A·B·C+A·B·C·D+A·B·C·D
[3.162]
Bentuk lain dari persamaan logika untuk keluaran e dapat diperoleh berdasarkan
Peta Karnaugh direpresentasikan pada Gambar 3.99. Ini mengungkapkan istilah umum A · C · D,
alih-alih istilah A · D, dan ditulis sebagai berikut:
e = A · C · D + A · B · C · (D + D) + B · C · D
[3.163]
=A·C·D+A·B·C·D+A·B·C·D+B·C·D
[3.164]
D
01
11
10
1
0
0
0
1
1
0
0
0
0
0
0
1
0
1
1
AB
CD
C
00
01
11
10
B
A
00
e = A · C · D + A · B · C+ B · C · D
halaman 212
199
Persamaan logika untuk output f dapat ditulis ulang sebagai:
f=A·C·D+A·B·D+A·B·C+A·B·C·D
[3.165]
= A · C · D + A · B · (C + C) · D + A · B · C + A · B · C · D
= A · C · D + A · B · C · D + A · B · C · (1 + D) + A · B · C · D
=A·C·D+A·B·C·D+A·B·C+A·B·C·D
[3.166]
Gambar 3.100 menggambarkan rangkaian logika untuk dekoder segmen-HEX-ke-7.
S OLUSI 3.17.- Analisis sirkuit logika.
1) Untuk shifter barel 1-bit, kami memiliki:
– masukan: X 4 , X 3 , X 2 , X 1 , X 0 , X 1 ;
– keluaran: Y 3 , Y 2 , Y 1 , Y 0 ;
– mengaktifkan sinyal E;
– sinyal D:
D=
{
1
untuk pergeseran ke kiri
0
untuk pergeseran ke kanan
– sinyal S untuk menunjukkan jumlah posisi yang akan digeser.
Tabel kebenaran dari 1-bit barrel shifter disajikan pada Tabel 3.48, di mana:
X1=
⎧
⎪⎨
⎪⎩
0
untuk pergeseran ke kiri dengan penyisipan 0
1
untuk pergeseran ke kiri dengan penyisipan 1
X3
untuk rotasi ke kiri
dan
X4=
⎧
⎪⎨
⎪⎩
0
untuk pergeseran ke kanan dengan penyisipan 0
1
untuk pergeseran ke kanan dengan penyisipan 1
X0
untuk rotasi ke kanan
E
S
D
Y3
Y2
Y1
Y0
0
x
x
0
0
0
0
1
0
x
X3
X2
X1
X0
1
1
0
X4
X3
X2
X1
1
1
1
X3
X2
X1
X1
Tabel 3.48. Tabel kebenaran dari shifter barel
halaman 213
200
A
C
e
G
B
D
F
D
C
B
A
Gambar 3.100. Dekoder HEX-ke-7-segmen
2) Penggeser barel untuk operasi perpindahan gigi ke kanan dapat dicirikan oleh:
– masukan: D 7 , D 6 , D 5 , D 4 , D 3 , D 2 , D 1 , D 0 ;
– keluaran: Y 7 , Y 6 , Y 5 , Y 4 , Y 3 , Y 2 , Y 1 , Y 0 ;
– jumlah posisi yang akan digeser: S 2 , S 1 , S 0 .
halaman 214
201
Berdasarkan analisis rangkaian logika, tabel kebenaran dari barrel shifter dapat:
dibangun seperti yang ditunjukkan pada Tabel 3.49.
S2
S1
S0
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
0
0
0
H7
H6
H5
D4
D3
D2
D1
D0
0
0
1
0
H7
H6
H5
D4
D3
D2
D1
0
1
0
0
0
H7
H6
H5
D4
D3
D2
0
1
1
0
0
0
H7
H6
H5
D4
D3
1
0
0
0
0
0
0
H7
H6
H5
D4
1
0
1
0
0
0
0
0
H7
H6
H5
1
1
0
0
0
0
0
0
0
H7
H6
1
1
1
0
0
0
0
0
0
0
H7
Tabel 3.49. Tabel kebenaran shifter barel untuk operasi shift kanan
halaman 215
halaman 216
4
Metode Sistematis untuk
Penyederhanaan Fungsi Logika
4.1. pengantar
Memanipulasi peta Karnaugh dapat membuktikan tugas yang sulit untuk fungsi logika dari
lebih dari enam variabel. Paling sering, metode penyederhanaan sistematis seperti
Metode Quine–McCluskey atau metode konsensus berulang digunakan untuk menemukan
bentuk yang diminimalkan untuk fungsi dengan sejumlah besar variabel. Metode-metode ini adalah
sangat berguna karena dapat diubah menjadi algoritme atau bantuan komputer
perangkat lunak desain. Sebuah fungsi logika dari n variabel dapat memiliki hingga 2 n minterm dan
3 n /n implikan prima. Implementasi metode yang memerlukan pencacahan
dari semua minterms dan penentuan implikan utama tampaknya terbatas
dengan perhitungan dan kapasitas penyimpanan yang terlalu tinggi ketika jumlah
variabel meningkat. Untuk alasan ini, fungsi dengan sejumlah besar variabel adalah:
diminimalkan menggunakan metode heuristik iteratif seperti algoritma Espresso.
4.2. Definisi dan pengingat
Perhatikan fungsi logika berikut:
F(A, B, C, D) =
Σ
m(2, 3, 4, 5, 6, 7, 9, 11, 12, 13)
[4.1]
Bentuk terkecil dari fungsi F dapat diperoleh dengan menggunakan peta Karnaugh
ditunjukkan pada Gambar 4.1(a). Itu adalah:
F(A, B, C, D) = A · C + B · C + A · B · D
[4.2]
halaman 217
204
D
01
11
10
00
01
11
10
AB
CD
C
00
01
11
10
B
A
D
1
0
0
1
1
1
0
1
1
1
0
0
0
1
1
1
1
0
0
1
1
1
0
1
1
1
0
0
0
1
1
1
(A)
(B)
AB
CD
C
00
01
11
10
B
A
00
Gambar 4.1. Peta Karnaugh untuk F(A, B, C, D)
4.2.1. definisi
Setiap status logika 1 atau grup 1 yang dapat digabungkan pada peta Karnaugh untuk
fungsi logika mewakili istilah (atau produk variabel) yang disebut implikan.
Secara umum, untuk fungsi logika F dari n variabel, minterm m i adalah implikan jika,
untuk semua kombinasi level logika dari n variabel yang m i ambil status logikanya
1, F juga pada keadaan logika 1.
Implikator prima untuk fungsi logika adalah suku yang tidak dapat digabungkan dengan
istilah lain untuk menghilangkan variabel.
Sebuah implikan utama dikatakan penting jika itu adalah satu-satunya untuk menutupi (atau menyertakan)
satu atau lebih minterm.
4.2.2. Prinsip minimalisasi fungsi logika
Tujuan meminimalkan fungsi logika adalah untuk menentukan bilangan terkecil
dari implikan prima yang, bersama-sama, mencakup semua minterm untuk fungsi ini. NS
bentuk yang diminimalkan dari fungsi logika berisi semua implikan prima yang esensial.
Implikator prima dan implikan prima esensial untuk fungsi logika dapat
ditentukan dari peta Karnaugh. Satu 1 mewakili implikan prima jika ada
tidak ada 1 lain yang bertetangga dengannya. Dua 1 tetangga mewakili implikan prima jika mereka
tidak dapat ditampung dalam kelompok empat 1s, empat 1 tetangga membentuk implikan prima
jika mereka tidak dapat dimasukkan dalam kelompok delapan 1 dan seterusnya.
Dalam kasus khusus dari fungsi yang didefinisikan oleh persamaan [4.1], Karnaugh
peta yang ditunjukkan pada Gambar 4.1(b) dapat digunakan untuk mendapatkan implikan prima berikut:
A · C, B · C, A · B · D, A · B, A · C · D dan
B·C·D
halaman 218
Metode Sistematik untuk Penyederhanaan Fungsi Logika
205
Implikator prima yang esensial adalah A · C dan B · C.
Secara umum, karena setiap minterm dicakup oleh setidaknya satu dari implikan prima, a
fungsi logika sama dengan jumlah implikan primanya. Dengan demikian, fungsi F dapat menjadi
dinyatakan dalam bentuk:
F(A, B, C, D) = A · B + A · C + B · C + A · B · D + A · C · D + B · C · D [4.3]
Persamaan [4.3] tidak memiliki jumlah suku minimal dan, akibatnya,
bukan bentuk jumlah produk yang diminimalkan. Namun, masing-masing persyaratannya memiliki minimum
jumlah variabel.
4.3. Peta Karnaugh
Penggunaan peta Karnaugh dapat diperluas ke fungsi logika lebih dari empat
variabel. Namun, dalam praktiknya, manipulasi peta Karnaugh hanya terbukti
mudah untuk hingga enam variabel.
Untuk menentukan bentuk jumlah hasil kali yang diminimalkan atau bentuk hasil kali jumlah yang diberikan
fungsi logika menggunakan peta Karnaugh, perlu untuk:
1) nyatakan fungsi dalam bentuk jumlah minterms atau maxtermsnya;
2) tempatkan 1 (atau 0) di sel yang sesuai untuk setiap minterm (atau maxterm);
3) mencakup semua 1s (atau 0s) menggunakan jumlah minimum loop terbesar yang mungkin
yang mencakup 2 sel p , p menjadi bilangan bulat, sementara juga memastikan bahwa setiap 1 (atau 0) adalah
bagian dari setidaknya satu loop. Lebih baik untuk mengidentifikasi kemungkinan loop dengan memulai
dengan sel-sel yang dapat dikelompokkan hanya dalam satu cara;
4) bentuk ekspresi yang disederhanakan untuk fungsi logika dengan menjumlahkan (atau
mengalikan) istilah yang diperoleh untuk loop yang berbeda. Perlu diperhatikan bahwa istilah
terkait dengan loop yang melampirkan 2 sel p diperoleh dengan menghilangkan variabel p
yang mengubah keadaan logika.
4.3.1. Fungsi lima variabel
Dalam kasus fungsi logika lima variabel, peta Karnaugh terdiri dari 32
(atau 2
5
) sel yang memuat angka dari 0 hingga 31.
Pendekatan langsung untuk membangun peta Karnaugh terdiri dari membagi
variabel menjadi dua kelompok istilah yang diurutkan secara horizontal dan vertikal
sesuai dengan kode biner yang dipantulkan (atau kode Gray) untuk menandai setiap sel. Lima variabel
Peta Karnaugh yang diperoleh dengan cara ini memiliki dua sumbu simetris, seperti yang ditunjukkan pada
halaman 219
206
Gambar 4.2. Kolom pertama dan kolom kedelapan berdekatan seperti kolom kedua dan
kolom ketujuh, kolom ketiga dan keenam, dan kolom keempat dan kelima.
DE
27
26
25
28
31
30
29
20
23
22
21
16
19
17
18
0
3
2
1
4
7
6
5
12
15
14
13
8
11
10
9
00
01
11
10
E
A
C
C
ABC
D
001
000
010
011
110
111
101
100
B
24
Gambar 4.2. Peta Karnaugh lima variabel: presentasi simetris

Peta Karnaugh lima variabel juga dapat dibangun berdasarkan peta berlapis
representasi tiga dimensi dari dua diagram empat variabel seperti yang diberikan dalam
Gambar 4.3(a), atau berdasarkan representasi bidimensional dan asimetris sebagai
diilustrasikan pada Gambar 4.3(b). Dalam setiap kasus, kami memiliki satu peta untuk A (A = 0) dan
lain untuk A (A = 1). Secara umum, dua sel berdekatan ketika mereka berkorespondensi dengan
minterm yang hanya berbeda satu variabel. Jadi, setiap sel di salah satu peta adalah
berdekatan dengan sel yang sesuai di peta lainnya.
(B)
01
11
10
00
01
11
10
A
16
19
18
17
20
23
22
21
28
31
30
29
24
27
26
25
00
01
11
10
00
01
11
10
8
11
10
9
0
3
2
1
4
6
5
7
12
15
14
13
SM
DE
D
C
E
B
0
3
2
1
4
7
6
5
12
15
14
13
8
11
10
9
16
19
18
17
20
23
22
21
28
31
30
29
24
27
26
25
SM
DE
D
C
E
B
A
(A)
00
Gambar 4.3. Peta Karnaugh lima variabel:
a) representasi tiga dimensi dan b) dua dimensi dan
representasi non-simetris
Gambar 4.4 dan 4.5 memberikan beberapa contoh loop, yang mewakili istilah-istilah berikut:
– putaran 1: B · C · D · E;
halaman 220
207
– putaran 2: B · C · E;
– putaran 3: C · E.
lingkaran 1
01
11
10
E
A
C
C
1
1
1
1
1
1
ABC
D
001
000
010
011
110
111
101
100
B
DE
1
1
1
1
1
1
1
1
lingkaran 2
lingkaran 3
00
Gambar 4.4. Contoh loop dalam kasus peta simetris
lingkaran 1
01
11
10
00
01
11
10
00
01
11
10
00
01
11
10
A
1
1
1
1
1
1
SM
DE
D
C
E
SM
DE
D
C
E
B
B
A
1
1
1
1
1
1
1
1
lingkaran 2
lingkaran 3
00
Gambar 4.5. Contoh loop dalam kasus peta asimetris
Perlu dicatat bahwa hanya loop yang mengelilingi 2 p sel, p menjadi integer, yang
valid dan setiap loop harus simetris terhadap setiap sumbu yang membaginya.
4.3.2. Fungsi enam variabel
Peta Karnaugh enam variabel memiliki 64 (atau 2
6
) sel, diberi nomor dari 0 hingga 63. Dapat
dibangun baik menggunakan kode Gray untuk mengidentifikasi sel, seperti yang ditunjukkan pada Gambar 4.6,
atau berdasarkan struktur tiga dimensi bertumpuk dari empat peta empat variabel (lihat
Gambar 4.7). Dalam kasus terakhir, selain kemungkinan menemukan sel yang berdekatan
halaman 221
208
pada bidang horizontal atau vertikal, atau di ujung bidang yang sama, sel-sel di atas dan
bidang yang lebih rendah dapat dianggap berdekatan.
ABC
54
52
55
62
61
60
63
46
45
44
47
38
37
36
6
5
4
14
13
12
15
30
29
28
31
22
21
20
23
48
51
50
49
56
59
58
57
40
43
42
41
32
35
33
34
0
3
2
1
8
11
10
9
24
27
26
25
16
19
18
17
7
53
39
001
000
010
011
110
111
101
100
000
001
011
010
110
111
101
100
D
F
F
E
A
B
C
C
DEF
Gambar 4.6. Peta Karnaugh enam variabel: struktur simetris
4.3.3. Peta Karnaugh dengan variabel yang dimasukkan
Peta Karnaugh dengan variabel yang dimasukkan memungkinkan untuk memanipulasi logika
fungsi yang memiliki lebih banyak variabel daripada di peta. Itu dibangun dengan memasukkan, di
selain 1 dan 0, variabel dalam sel peta Karnaugh. Ini paling berguna dalam kasus
di mana beberapa variabel muncul lebih jarang dalam fungsi logika yang diberikan.
Dengan juga memasukkan variabel dalam peta Karnaugh n-variabel untuk mewakili fungsi dari
N variabel, setiap sel menjadi setara dengan submap yang dapat mencakup, untuk N>n,
2 N−n kemungkinan minterms atau maxterms.
Bentuk jumlah produk yang diminimalkan (atau bentuk produk dari jumlah) dari logika
fungsinya dapat ditentukan sebagai berikut:
1) bentuk loop dengan mengelompokkan variabel yang dimasukkan dari tipe yang sama atau yang
yang kedekatan logikanya dapat memungkinkan penutup minimum dan sel-sel yang berdekatan yang mengandung
status logika 1 (atau 0), atau representasi dari status tidak peduli. Dapatkan istilah yang disederhanakan
untuk setiap loop, dengan mempertimbangkan 1s (atau 0s) sebagai status acuh tak acuh;
halaman 222
209
2) membentuk loop yang hanya mengelilingi sel-sel yang berdekatan yang berisi 1s (atau 0s) yang
tidak tercakup atau tidak sepenuhnya tercakup dan mereka yang mewakili tidak peduli menyatakan, jika
setiap. Dapatkan suku yang disederhanakan untuk setiap loop, dengan menghilangkan setiap variabel yaitu
secara bersamaan dilengkapi dan tidak dilengkapi;
3) tulis persamaan yang disederhanakan untuk fungsi logika dengan menjumlahkan (atau dengan
mengalikan) istilah yang diperoleh untuk semua loop.
C
AB
00
01
11
10
00
01
11
10
16
19
18
17
20
23
22
21
28
31
30
29
24
27
26
25
E
F
00
01
11
10
00
01
11
10
AB
00
01
11
10
00
01
11
10
11
9
F
3
1
5
7
15
13
E
AB
00
01
11
10
00
01
11
10
8
10
0
2
4
6
12
14
CD
EF
D
C
32
35
34
33
36
39
38
37
44
47
46
45
40
43
42
41
CD
EF
E
D
F
C
3
2
1
0
4
12
8
16
20
28
24
19
18
17
51
50
49
48
52
60
56
32
35
34
33
36
39
38
37
44
47
46
45
40
43
42
41
CD
EF
D
C
48
51
50
49
52
54
53
63
62
61
55
60
56
59
58
57
AB
CD
EF
E
D
F
Gambar 4.7. Peta Karnaugh enam variabel: struktur bertumpuk
E XAMPLE 4.1.– Misalkan Z adalah fungsi logika dari lima variabel yang bercirikan kebenaran
tabel yang ditunjukkan pada Tabel 4.1, di mana x mewakili status tidak peduli:
– nyatakan fungsi Z dalam bentuk jumlah hasil kali kanonik;
– tentukan bentuk terkecil dari fungsi Z.
Menurut tabel kebenaran, fungsi logika Z dapat ditulis sebagai:
Z(A, B, C, D, E) = A · B · C · D · E + A · B · C · D(x + E)
+ A · B · C · D · E + A · B · C(x + D + E) + A · B · C
+A·B·C·E
[4.4]
halaman 223
210
ABC
Z
000
D·E
0 0 1 D(x + E)
010
D·E
011
0
100x+D+E
101
1
110
E
111
0
Mengubah ekspresi terakhir ini sehingga hanya minterm yang dapat muncul, kita mendapatkan:
Z(A, B, C, D, E) = A · B · C · D · E + A · B · C · D · E · x+
A · B · C · D · E(1 + x) + A · B · C · D · E+
A · B · C · D · E · x + A · B · C · D · E(1 + x)+
A · B · C · D · E(1 + x) + A · B · C · D · E(1 + x)+
A·B·C·D·E+A·B·C·D·E+A·B·C·D·E
[4.5]
Akhirnya, fungsi Z dapat dinyatakan dalam bentuk kanonik berikut:
Z(A, B, C, D, E) =
Σ
m(3, 5, 11, 17, 18, 19, 20, 21, 22, 23, 25, 27)
+
Σ
x(4, 16)
[4.6]
Gambar 4.8(a) menggambarkan peta Karnaugh yang dibangun dari tabel kebenaran
fungsi Z. Memilih x = 1 memungkinkan untuk mengurangi kompleksitas istilah
dimasukkan dalam peta Karnaugh seperti yang ditunjukkan pada Gambar 4.8(b). Karena
1=D+D
[4.7]
= (D + D)(E + E) = D · E + D · E + D · E + D · E
[4.8]
dan
E = (D + D)E = D · E + D · E
[4.9]
halaman 224
211
0
.E
DE
DE
DE
(A)
SM
A
01
B
10
00
11
C
E
1
1
lingkaran 1
lingkaran 2
lingkaran 3
lingkaran 4
D
0
1
A
(B)
SM
A
01
B
10
00
11
C
x+D+E
E
1
D(x+E)
A
1
D
Gambar 4.8. a) Peta Karnaugh dengan dua variabel yang dimasukkan (x menjadi a
tidak peduli negara); b) Peta Karnaugh ketika x =1
Loop 2 diasumsikan melingkari suku E, loop 3 melingkari suku D dan loop
4 suku D · E. Oleh karena itu, suku yang tersisa perlu ditutup dengan membentuk lingkaran
1 yang mengelilingi dua 1 yang berdekatan. Suku tereduksi yang sesuai dengan masing-masing
loop diperoleh sebagai berikut:
Putaran 1 → A · B
Putaran 2 → A · C · E
Putaran 3 → B · C · D
Putaran 4 → C · D · E
Dalam bentuk jumlah hasil kali yang diperkecil, fungsi Z dapat ditulis sebagai:
Z(A, B, C, D, E) = A · B + A · C · E + B · C · D + C · D · E
[4.10]
Gambar 4.9 menggambarkan peta Karnaugh (x = 1) untuk menentukan produk terminimum-
bentuk jumlah. Istilah yang diperoleh untuk loop yang berbeda adalah sebagai berikut:
Putaran 1 → B + C
Putaran 2 → B + E
Loop 3 → A + C + D
Putaran 4 → A + C + D
Loop 5 → A + C + E
Dengan demikian, bentuk hasil kali jumlah yang diminimalkan diberikan oleh:
Z(A, B, C, D, E)=(B + C)(B + E)(A + C + D)(A + C + D)(A + C + E)[4.11]
halaman 225
212
lingkaran 4
0
SM
A
0
1
A
01
B
10
00
11
C
E
lingkaran 2
lingkaran 3
D
.
D
E
.
D
E
lingkaran 1
lingkaran 5
0
Gambar 4.9. Peta Karnaugh (x=1) untuk menentukan
bentuk produk jumlah yang diminimalkan
N OTE 4.1.- Untuk menyederhanakan fungsi didefinisikan tidak lengkap menggunakan peta Karnaugh dengan
variabel yang dimasukkan, status tidak peduli harus dianggap sebagai variabel yang dimasukkan.
E XAMPLE 4.2.– Mari kita perhatikan fungsi logika Z berikut dari enam variabel:
Z(A, B, C, D, E, F) =
Σ
m(4, 6, 8, 9, 10, 11, 12, 13, 14, 15, 20, 22, 26, 27,
30, 31, 32, 33, 34, 35, 36, 38, 39, 52, 54, 56, 57, 60, 61)
[4.12]
Tentukan bentuk minimal dari fungsi Z.
Langkah pertama terdiri dari memasukkan, selain 1s, dua variabel (E dan F)
dalam peta Kanraugh untuk empat variabel. Kami melanjutkan dengan mengasosiasikan kombinasi dari
minterms dengan sel-sel peta Karnaugh sebagai berikut:
sel 1: m 4 + m 6 = A · B · C · D · F
sel 2: m 8 + m 9 + m 10 + m 11 = A · B · C · D
sel 3: m 12 + m 13 + m 14 + m 15 = A · B · C · D
sel 5: m 20 + m 22 = A · B · C · D · F
sel 6: m 26 + m 27 = A · B · C · D · E
sel 7: m 30 + m 31 = A · B · C · D · E
sel 8: m 32 + m 33 + m 34 + m 35 = A · B · C · D
sel 9: m 36 + m 38 + m 39 = A · B · C · D(E + F)
sel 13: m 52 + m 54 = A · B · C · D · F
sel 14: m 56 + m 57 = A · B · C · D · E
sel 15: m 60 + m 61 = A · B · C · D · E
halaman 226
213
Kami selanjutnya melingkari sel-sel yang berdekatan yang berisi 1s atau variabel yang sama untuk membentuk loop
seperti yang diilustrasikan pada Gambar 4.10. Dengan cara ini, kita dapat memperoleh suku dari bentuk berikut:
untuk setiap putaran:
Putaran 1 → A · B · C
Putaran 2 → A · C · E
Putaran 3 → C · D · F
Putaran 4 → A · B · C · D
Putaran 5 → A · B · C · E
Putaran 6 → A · B · C · E
E
AB
CD
00
C
01
E
B
A
10
D
E
1
1
1
01
10
11
+E
00
11
lingkaran 3
lingkaran 1
lingkaran 2
lingkaran 5
lingkaran 4
lingkaran 6
F
F
F
F
E
Gambar 4.10. Peta Karnaugh dengan dua variabel yang dimasukkan ke
tentukan bentuk jumlah produk yang diminimalkan
Fungsi Z dengan demikian dinyatakan dalam jumlah hasil kali minimum berikut:
membentuk:
Z(A, B, C, D, E, F) = A · B · C + A · C · E + C · D · F+
A·B·C·D+A·B·C·E+A·B·C·E
[4.13]
halaman 227
214
lingkaran 8
AB
CD
01
A
10
00
11
00
C
E
B
D
E
01
10
11
+E
F
F
F
F
E
E
0
0
0
0
0
lingkaran 3
lingkaran 1
lingkaran 7
lingkaran 2
lingkaran 5
lingkaran 4
lingkaran 6
Gambar 4.11. Peta Karnaugh dengan dua variabel yang dimasukkan untuk ditentukan
bentuk produk jumlah yang diminimalkan
Bentuk hasil kali jumlah yang diminimalkan dapat ditentukan berdasarkan Karnaugh
peta ditunjukkan pada Gambar 4.11. Membentuk loop yang dapat melingkari variabel yang dimasukkan atau
0s, kita dapat memperoleh:
Loop 1 → A + B + C
Putaran 2 → A + C + D
Loop 3 → A + C + E
Loop 4 → A + C + F
Loop 5 → B + C + D
Loop 6 → B + C + F
Loop 7 → A + B + C + E
Loop 8 → C + D + E + F
Akhirnya, bentuk produk dari jumlah yang diminimalkan dapat ditulis sebagai berikut:
Z(A, B, C, D, E, F) =(A + B + C)(A + C + D)(A + C + E)(A + C + F)
(B + C + D)(B + C + F)(A + B + C + E)
(C + D + E + F)
[4.14]
halaman 228
215
4.3.4. Aplikasi
E XAMPLE 4.3.– Mari kita perhatikan fungsi logika berikut dari lima variabel:
Z(A, B, C, D, E) =
Σ
m(0, 1, 4, 5, 6, 12, 14, 16, 20, 22, 25, 28, 30, 31) [4.15]
Tentukan bentuk jumlah hasil kali terkecil untuk fungsi Z.
Gambar 4.12 menggambarkan peta Karnaugh untuk fungsi Z. Loop yang mengelilingi
minterm 4, 6, 12, 14, 20, 22, 28 dan 30 menghasilkan suku C · E; lingkaran yang melingkari
minterm 0, 1, 4, dan 5 menghasilkan A · B · D; lingkaran yang melingkari minterm 0, 4, 16 dan
20 hasil B · D · E; loop yang mengelilingi minterm 30 dan 31 menghasilkan A · B · C · D;
dan loop yang melingkari 25 menghasilkan A · B · C · D · E. Jadi:
Z(A, B, C, D, E) = C ·E+A·B·D+B·D·E+A·B·C ·D+A·B·C ·D·E[4.16]
1
01
11
10
00
01
11
10
00
01
11
10
00
01
11
10
A
1
1
1
SM
DE
D
C
E
SM
DE
D
C
E
B
B
A
1
1
1
1
1
1
1
1
1
1
00
Gambar 4.12. Peta Karnaugh
E XAMPLE 4.4.– Sebuah fungsi dari lima variabel didefinisikan oleh:
Z(A, B, C, D, E) =
Σ
m(3, 7, 11, 12, 13, 14, 15, 16, 18)
+
Σ
x(24, 25, 26, 27, 28, 29, 30, 31)
[4.17]
Tentukan jumlah hasil kali minimum untuk Z menggunakan lima variabel Karnaugh
peta dan memilih untuk memasukkan variabel dalam peta Karnaugh empat variabel.
halaman 229
216
– mengelompokkan sel-sel yang berdekatan dari peta Karnaugh lima variabel yang ditunjukkan pada
Gambar 4.13(a), kita dapat memperoleh suku-suku yang berbeda berikut untuk yang disederhanakan:
ekspresi Z:
Loop melingkari sel 12, 13, 14, 15,
28, 29, 30, dan 31
→B·C
Loop melingkari sel 16, 18, 24 dan 26 → A · C · E
Loop melingkari sel 3, 7, 11 dan 15
→A·D·E
(A)
A
SM
DE
D
A
00
01
C
11
B
E
10
x
x
x
x
(B)
AB
CD
C
00
01
11
10
B
A
D
x
E
1
x
1
x
E
E
x
E
E
SM
DE
D
1
C
B
1
00
01
11
1
10
E
1
1
1
1
00
01
11
10
00
01
11
10
00
01
11
10
1
1
x
x
x
x
Gambar 4.13. a) Peta Karnaugh lima variabel dan
b) Peta Karnaugh dengan variabel yang dimasukkan
Jumlah produk minimal kemudian dapat ditulis sebagai:
Z(A, B, C, D, E) = B · C + A · C · E + A · D · E
[4.18]
– fungsi Z dapat disederhanakan dengan memasukkan salah satu variabel dalam empat-
peta Karnaugh variabel. Untuk mengisi peta Karnaugh, persyaratan fungsi logika
berhubungan dengan sel dengan cara sebagai berikut:
sel 1: m 3 = A · B · C · D · E
sel 3: m 7 = A · B · C · D · E
sel 5: m 3 = A · B · C · D · E
sel 6: m 12 + m 13 = A · B · C · D
sel 7: m 14 + m 15 = A · B · C · D sel 8: m 16 = A · B · C · D · E
sel 9: m 18 = A · B · C · D · E
sel 12: d 24 + d 25 = A · B · C · D sel 13: d 26 + d 27 = A · B · C · D
sel 14: d 28 + d 29 = A · B · C · D sel 15: d 30 + d 31 = A · B · C · D
halaman 230
217
Loop yang berbeda diperoleh dengan mengelompokkan sel-sel di peta yang ditunjukkan pada
Gambar 4.13(b) menghasilkan produk berikut:
Loop melingkari sel 7, 6, 14 dan 15 → B · C
Loop melingkari sel 8, 9, 12 dan 13 → A · C · E
→A·D·E
Kita dapat memperoleh ekspresi yang sama seperti di atas untuk fungsi Z, yaitu:
Z(A, B, C, D, E) = B · C + A · C · E + A · D · E
[4.19]
E XAMPLE 4.5.– Menggunakan peta Karnaugh enam variabel terlebih dahulu dan kemudian memasukkan dua
variabel dalam peta Karnaugh empat variabel, sederhanakan fungsi logika berikut:
Z(A, B, C, D, E, F) =
Σ
m(0, 2, 4, 6, 8, 10, 12, 14, 16, 20, 23, 32, 34, 36, 38,
40, 42, 44, 45, 46, 49, 51, 53, 54, 55, 57, 59, 60, 61, 62, 63)
[4.20]
– Peta Karnaugh diisi dengan memasukkan 1 di setiap sel yang sesuai dengan a
minterm dari fungsi logika. Peta Karnaugh enam variabel untuk fungsi logika Z
diberikan pada Gambar 4.14. Sel-sel di peta dapat dikelompokkan dengan cara berikut:
Loop melingkari sel 0, 2, 4, 6, 8, 10, 12,
14, 32, 34, 36, 38, 40, 42, 44 dan 46
→B·F
Loop melingkari sel 49, 51, 53, 55, 57,
59, 61 dan 63
→A·B·F
→A·C·E·F
Loop melingkari sel 23 dan 55
→B·C·D·E·F
→A·D·E·F
→A·C·D·E
Ekspresi Z yang disederhanakan kemudian diberikan oleh:
Z(A, B, C, D, E, F) = B · F + A · B · F + A · C · D · E+
A·D·E·F+A·C·E·F+B·C·D·E·F
[4.21]
halaman 231
218
– Minterm dari fungsi Z ditugaskan ke sel dalam empat variabel Karnaugh
peta sebagai berikut:
sel 0: m 0 + m 2 = A · B · C · D · F
sel 1: m 4 + m 6 = A · B · C · D · F
sel 2: m 8 + m 10 = A · B · C · D · F
sel 3: m 12 + m 14 = A · B · C · D · F
sel 4: m 16 = A · B · C · D · E · F
sel 5: m 20 + m 23 = A · B · C · D(E · F + E · F)
sel 8: m 32 + m 34 = A · B · C · D · F
sel 9: m 36 + m 38 = A · B · C · D · F
sel 10: m 40 + m 42 = A · B · C · D · F
sel 11: m 44 + m 45 + m 46 = A · B · C · D(E + F)
sel 12: m 49 + m 51 = A · B · C · D · F
sel 13: m 53 + m 54 + m 55 = A · B · C · D(E + F)
sel 14: m 57 + m 59 = A · B · C · D · F
sel 15: m 60 + m 61 + m 62 + m 63 = A · B · C · D
1
AB
AB
00
01
11
10
00
01
11
10
00
01
11
10
00
01
11
10
1
1
E
F
AB
00
01
11
10
00
01
11
10
1
1
1
1
1
00
01
11
10
00
01
11
10
1
1
1
1
CD
EF
D
CD
EF
D
C
C
1
1
1
1
1
1
1
1
CD
EF
E
D
F
C
1
1
1
1
AB
CD
EF
E
D
F
C
1
1
1
1
1
1
1
E
F
Gambar 4.14. Peta Karnaugh enam variabel
halaman 232
219
Produk yang diperoleh dari pengelompokan yang dilakukan di peta Karnaugh ditampilkan
pada Gambar 4.15 dituliskan sebagai berikut:
Putaran 1 → B · F
Putaran 2 → A · B · F
Putaran 3 → A · C · E · F
Putaran 4 → B · C · D · E · F
Putaran 5 → A · D · E · F
Putaran 6 → A · C · D · E
E
EF
F
AB
CD
A
10
00
01
11
00
01
11
10
C
B
D
+
F
1
F
F
+E
lingkaran 3
lingkaran 2
lingkaran 6
lingkaran 4
lingkaran 1
lingkaran 5
F
F
F
F
.FE
.EF
F
F
F
+
.
Gambar 4.15. Peta Karnaugh dengan variabel yang dimasukkan
Penghapusan variabel yang diizinkan oleh loop 3, 4 dan 5 dijelaskan oleh
fakta bahwa:
F = (E + E)F = E · F + E · F
[4.22]
dan
E + F = (E + F)(F + F) = F + E · F + E · F
[4.23]
Seperti sebelumnya, kita memperoleh persamaan yang disederhanakan untuk fungsi Z yang sama dengan:
Z(A, B, C, D, E, F) = B · F + A · B · F + A · C · D · E+
A·D·E·F+A·C·E·F+B·C·D·E·F
[4.24]
halaman 233
220
4.3.5. Representasi berdasarkan operator XOR dan AND
Untuk beberapa fungsi logika, mungkin perlu menggunakan representasi berdasarkan:
Gerbang XOR dan AND daripada menggunakan representasi jumlah produk. Ini adalah
terutama kasus jika tujuannya adalah untuk meminimalkan jumlah gerbang logika dan
kompleksitas interkoneksi.
Peta Karnaugh yang digambarkan pada Gambar 4.16 memberikan representasi untuk masing-masing
tiga fungsi logika yang digunakan sebagai contoh. Tiga jenis loop dapat diidentifikasi pada:
peta, termasuk minterm yang diagonal, satu posisi terpisah satu sama lain, atau
bersebelahan. Ekspresi logika yang dapat diasosiasikan dengan loop yang berbeda dapat berupa
ditulis sebagai berikut:
– putaran 1: F 1 = A · B · C · D · X + A · B · C · D · X = A · D · X(B C);
– putaran 2: F 2 = A · B · C · D · Y + A · B · C · D · Y = (A B)C · D · Y ;
– loop 3: F 3 = A · B · C · D · Z + A · B · C · D · Z = A · B · D(C Z).
Grup 1
x
kamu
kamu
Z
Z
x
AB
CD
C
00
01
11
10
B
A
D
00
01
11
10
Grup 2
Grup 3
Gambar 4.16. Peta Karnaugh dengan variabel yang dimasukkan
Kita dapat melihat bahwa setiap ekspresi dibuat lebih kompak menggunakan logika XOR
fungsi.
4.4. Metode sistematis untuk penyederhanaan
Metode Karnaugh cocok untuk penyederhanaan fungsi logika dengan
sejumlah kecil variabel. Dengan bertambahnya jumlah variabel, sistematis
halaman 234
221
prosedur atau algoritma digunakan untuk penyederhanaan. Implementasi ini
algoritma berlangsung dalam dua langkah. Langkah pertama adalah penentuan bilangan prima
implikasi. Langkah kedua terdiri dari menyusun himpunan istilah yang membentuk
setiap ekspresi logika yang diminimalkan.
4.4.1. Penentuan implikan prima
Di antara metode yang biasa digunakan untuk menentukan bilangan prima
implikasi dari fungsi logika adalah metode Quine–McCluskey dan iterasi
metode konsensus.
4.4.1.1. Metode Quine–McCluskey
Untuk menentukan semua implikan prima dari suatu fungsi logika, semua minterms
harus dibandingkan dan digabungkan dua per dua untuk menghilangkan yang tidak
diperlukan untuk menutupi fungsi.
Untuk mengurangi jumlah perbandingan, minterm dari kanonik
dekomposisi diklasifikasikan berdasarkan jumlah 1 yang muncul di
representasi, sebelum mereka tertulis di kolom pertama dari sebuah tabel.
Setiap minterm dari grup k secara logika digabungkan dengan setiap minterm dari grup
k + 1 menggunakan identitas logika X · Y + X · Y = Y . Ketika satu variabel dapat menjadi
dihilangkan, hasilnya diasingkan ke kelompok kolom kedua yang jumlahnya sama
dengan jumlah 1 yang dimilikinya.
Dengan bantuan
simbol dua istilah tersebut dapat diidentifikasi untuk menunjukkan
bahwa mereka tidak dapat lagi dimasukkan dalam ekspresi jumlah produk.
Jika suatu istilah telah diperoleh, itu tidak lagi ditulis ulang dalam tabel. pada
sebaliknya, menggunakan
simbol mengidentifikasi dua istilah yang telah digabungkan.
Dalam representasi suatu istilah, simbol - menggantikan variabel yang dihilangkan.
Seperti sebelumnya, kita lanjutkan dengan kombinasi suku-suku di grup k dan
k+1 pada kolom kedua. Namun, hanya istilah yang memiliki simbol - di
posisi yang sama dapat digabungkan.
Jika perlu, operasi penggabungan suku-suku grup k dan k + 1 dapat
diulang untuk kolom berikutnya sampai tidak mungkin lagi menggabungkan istilah.
Suku-suku yang tidak lagi dapat digabungkan dan yang direpresentasikan menggunakan
simbol adalah implikan utama.
halaman 235
222
N OTE 4.2.– Hanya istilah-istilah yang termasuk dalam dua kelompok yang berdekatan atau yang
dibedakan oleh variabel tunggal dan identik dapat digabungkan.
Tidak perlu menggabungkan istilah yang termasuk dalam dua kelompok yang tidak bersebelahan karena
ini dibedakan oleh setidaknya dua variabel. Untuk alasan yang sama, kami tidak mencoba
menggabungkan istilah dalam kelompok yang sama.
Dalam contoh fungsi logika:
F(A, B, C, D) =
Σ
m(2, 3, 4, 5, 6, 7, 9, 11, 12, 13)
[4.25]
langkah-langkah untuk menentukan implikan prima esensial diberikan pada Tabel 4.2. NS
Operasi penjumlahan yang diperlukan untuk mendapatkan suku-suku yang berbeda adalah sebagai berikut:
t1=m2+m3
t2=m2+m6
t3=m4+m5
t4=m4+m6
t 5 = m 4 + m 12
t6=m3+m7
t 7 = m 3 + m 11
t8=m5+m7
t 9 = m 5 + m 13
t 10 = m 6 + m 7 t 11 = m 9 + m 11 t 12 = m 9 + m 13
t 13 = m 12 + m 13
t 14 = t 1 + t 10 = t 2 + t 6
t 15 = t 3 + t 10 = t 4 + t 8
t 16 = t 3 + t 13 = t 5 + t 9
kolom 1
Kolom 2
Kolom 3
Grup 1 m 2 : 0010
t 1 : 001-
m 4 : 0100
t 2 : 0-10
t 3 : 010-
t 4 : 01-0
t 5 : -100
Grup 2 m 3 : 0011
t 6 : 0-11
t 14 : 0-1-
m 5 : 0101
t 7 : -011 t 15 : 01- -
m 6 : 0110
t 8 : 01-1
t 16 : -10-
m 9 : 1001
t 9 : -101
m 12 : 1100
t 10 : 011-
t 11 : 10-1
t 12 : 1-01
t 13 : 110-
Grup 3 m 7 : 0111
m 11 : 1011
m 13 : 1101
Tabel 4.2. Tabel untuk menentukan implikan prima
halaman 236
223
4.4.1.2. Metode konsensus berulang
Metode konsensus berulang adalah teknik lain yang dapat digunakan untuk menentukan
implikan utama dari fungsi logika. Itu menggunakan konsensus istilah, yang
diterjemahkan ke dalam ekspresi logika: X · Y + X · Z + Y · Z = X · Y + X · Z dan
hukum absorpsi, X + XY = X, untuk menekan suku-suku yang berlebihan.
Untuk dua ekspresi logika, kita dapat memiliki istilah konsensus, konsensus nol atau tidak
konsensus.
E XAMPLE 4.6.– Tentukan sifat konsensus untuk ekspresi berikut:
– A · C dan B · D tidak memiliki konsensus;
– A · B · C dan A · C · D memiliki konsensus nol;
– A · B · C dan A · D memiliki B · C · D menunjukkan istilah konsensus.
Teorema konsensus dapat diterapkan pada semua bentuk penjumlahan hasil kali (kanonik atau
dikurangi) dari fungsi logika.
Untuk menentukan implikan prima dari suatu fungsi logika, daftar suku-sukunya terlebih dahulu
didirikan. Konsensus yang mungkin kemudian dipilih dengan mempertimbangkan istilah dua
oleh dua.
Ada konsensus antara dua istilah, t p dan t q , sehubungan dengan salah satu dari
variabel jika variabel ini muncul di salah satu istilah sementara pelengkapnya muncul
dalam istilah lain. Istilah konsensus, C(t q ,t p ), kemudian sama dengan produk dari
faktor t p dan t q selain variabel ini dan komplemennya.
Istilah konsensus ditambahkan ke daftar istilah jika tidak identik dengan istilah apa pun yang
sudah muncul dalam daftar atau tidak termasuk dalam istilah yang sudah ada dalam daftar.
Dengan penambahan setiap istilah konsensus, kami mencoba mengurangi jumlah istilah dalam
daftar dengan menghilangkan semua istilah yang termasuk dalam istilah lain.
Proses ini diulang sampai tidak ada konsensus baru yang dapat diperoleh. Istilah-istilah itu
tetap dalam daftar adalah implikan utama.
Tentukan implikan prima dari fungsi logika berikut:
F(A, B, C, D) =
Σ
m(2, 3, 4, 5, 6, 7, 9, 11, 12, 13)
[4.26]
halaman 237
224
Dengan menggunakan sifat X · Y + X · Y = X untuk mengelompokkan suku, kita peroleh:
F(A, B, C, D) = A · B · C · D + A · B · C · D + A · B · C · D
+A·B·C·D
[4.27]
=A·B·C+A·B+A·B·D+A·B·C
[4.28]
Dengan demikian, kita dapat memilih untuk mulai mencari implikan prima dengan istilah A·B·C,
A · B, A · B · D dan A · B · C. Semua konsensus yang digunakan disajikan pada Tabel 4.3.
hhhhh
t1:A·B·C
t2:A·B
C(t 2 , t 1 ) (Tambahkan t 5 , tekan t 1 )
t 3 : A · B · DC(t 3 , t 2 )
hhhhh
t 4 : A · B · CC(t 4 , t 2 ) (Tambahkan t 6 , tekan t 4 )
t5:A·C
C(t 5 , t 2 ); C(t 5 , t 3 ) (Tambahkan t 7 )
t6:B·C
C(t 6 , t 2 ); C(t 6 , t 3 ) (Tambahkan t 8 ); C(t 6 , t 5 ) = t 2
t 7 : B · C · DC(t 7 , t 2 ) t 5 ; C(t 7 , t 3 ); C(t 7 , t 5 ); C(t 7 , t 6 )
t 8 : A · C · DC(t 8 , t 2 ) t 6 ; C(t 8 , t 3 ); C(t 8 , t 5 ); C(t 8 , t 6 ); C(t 8 , t 7 ) = t 3
Tabel 4.3. Tabel untuk menentukan implikan prima
menggunakan teorema konsensus
Untuk menyederhanakan metode konsensus berulang, kita dapat mengadopsi bentuk digital dari
mewakili istilah dalam fungsi logika yang akan disederhanakan. Sebuah variabel yang dilengkapi adalah
diwakili oleh 0, variabel yang tidak dilengkapi diwakili oleh 1 dan yang hilang
variabel diwakili oleh tanda hubung (-). Konsensus dapat terjadi antara dua istilah ketika
variabel diwakili oleh 0 dalam satu istilah dan 1 dalam yang lain. Dalam istilah konsensus,
variabel yang diberikan diwakili oleh 1 jika diwakili oleh 1 dalam salah satu istilah dan
baik 1 atau - yang lain; itu diwakili oleh 0 jika diwakili oleh 0 di salah satu
istilah dan 0 atau - di sisi lain; dan diwakili oleh - jika diwakili oleh 0
dalam satu istilah dan 1 dalam istilah lain atau jika diwakili oleh - dalam kedua istilah.
4.4.2. Menemukan istilah konstitutif dari ekspresi minimal
Menemukan jumlah minimum implikan prima yang mewakili fungsi logika
sering dirumuskan sebagai masalah penutup minimal. Untuk fungsi logika keluaran tunggal,
ini dapat mengarah ke tabel dua input. Implikator utama dimasukkan dalam baris dan
minterms untuk fungsi logika yang akan disederhanakan dimasukkan ke dalam kolom. Sebuah salib adalah
ditempatkan di persimpangan baris dan kolom untuk menunjukkan bahwa minterm tercakup
oleh implikan utama.
halaman 238
225
Tujuannya adalah untuk menutupi semua minterm dari fungsi logika dengan menggunakan minimum
himpunan implikan prima. Untuk mencapai ini, pertama-tama satu salib berfungsi sebagai pengidentifikasi
tanda dari implikan utama esensial, yang harus menjadi bagian dari minimal
ekspresi dan yang terkait dengan setiap kolom. Setiap implikan prima esensial
mewakili satu pilihan untuk meliput minterm tertentu. Setelah prima yang penting
implikan ditentukan, tinggal memilih, dari implikan utama lainnya,
yang memungkinkan penerapan penutup minimal dari minterms yang tersisa.
4.4.2.1. Metode grafis untuk pengurangan grafik implikan utama
Hubungan dominasi antara implikan utama dan hubungan dominasi
antara minterms dapat digunakan untuk mengurangi grafik implikan utama.
Penting untuk memperkenalkan beberapa definisi sebelum mengimplementasikan grafik
metode untuk pengurangan grafik implikan utama:
– dua baris (kolom) identik dikatakan dapat dipertukarkan;
– Biarkan i dan j menjadi dua baris dalam grafik implikan prima. Baris saya bisa dikatakan
mendominasi j jika implikan prima esensial yang terkait dengan i mencakup setidaknya satu
minterm lebih dari minterm yang dicakup oleh implikan utama esensial yang terkait
dengan j.
Ketika baris i mendominasi j, terdapat bentuk jumlah hasil kali terkecil yang
tidak termasuk implikan prima esensial yang terkait dengan j. Garis yang didominasi
dapat, dengan demikian, ditekan;
– misalkan k dan l adalah dua kolom dalam grafik implikan prima. Kolom k dikatakan
mendominasi l jika minterm yang terkait dengan k ditutupi oleh setidaknya satu bilangan prima esensial
implikan lebih dari implikan utama esensial yang mencakup minterm terkait
dengan l.
Ketika kolom k mendominasi l, implikan esensial menutupi minterm
terkait dengan l juga mencakup minterm yang terkait dengan k. Kita bisa, dengan demikian, menekan
kolom yang dominan.
Implementasi metode grafis untuk pengurangan implikan utama
grafik dilakukan sebagai berikut:
1) temukan implikan utama yang esensial dan hilangkan;
2) mengidentifikasi hubungan dominasi antara implikan utama (baris) dan
menghilangkan baris yang didominasi;
3) mengidentifikasi hubungan dominasi antara minterms (kolom) dan menghilangkan
kolom yang dominan.
halaman 239
226
Ulangi langkah 1, 2 dan 3, sampai tidak ada lagi kemungkinan untuk eliminasi: jika
tidak ada lagi baris dan kolom, solusi minimal telah ditemukan; jika tidak,
grafik implikan prima dikatakan siklik.
N OTE 4.3.– Pengurangan grafik implikan prima mengikuti aturan yang diberikan
di atas tidak lain adalah terjemahan grafis dari teorema penyerapan. NS
solusi yang diperoleh tergantung pada pilihan hubungan dominasi. grafis
metode untuk pengurangan grafik implikan utama hanya dapat dengan mudah diterapkan pada
kasus di mana pilihan yang mungkin untuk hubungan dominasi terbatas.
E XAMPLE 4.7.– Minimalkan fungsi logika berikut:
F(A, B, C, D) =
Σ
m(2, 3, 4, 5, 6, 7, 9, 11, 12, 13)
[4.29]
Grafik implikan utama pada Tabel 4.4 dapat dibangun dengan menerapkan
metode grafis untuk meminimalkan fungsi F. Di sini, persilangan dalam lingkaran
ditempatkan di persimpangan baris dan kolom yang terkait dengan satu bilangan prima
implisit. Kami memiliki dua implikan utama penting yang mencakup semua minterms kecuali
untuk A · B · C · D dan A · B · C · D. Untuk menutupi minterm ini, kami memilih A · B · D,
bukannya implikan prima A · C · D dan B · C · D. Akibatnya, single
bentuk minimum dari F dapat diperoleh sebagai berikut:
F(A, B, C, D) = A · C + B · C + A · B · D
[4.30]
BCD
2
3
4
5
6
7
9
11
12
13
ABCDABCDABCDABCDABCDABCDABCDABCD
ABCD
ABCD
AB
AC
SM
ABD
ACD
Tabel 4.4. Bagan implikan prima untuk F
Ketika fungsi logika memiliki lebih dari satu bentuk yang diperkecil, pilihan
implikan prima non-esensial mungkin tidak terlihat.
N OTE 4.4.– Ada fungsi logika yang tidak memiliki implikan prima esensial.
Setiap kolom dari grafik implikan utama untuk fungsi seperti itu mengandung setidaknya dua
salib. Grafik implikan utama kemudian dikatakan siklik.
halaman 240
227
Dalam kasus fungsi logika [4.31] dan [4.34], menggunakan peta Karnaugh
ditunjukkan pada Gambar 4.17 dan 4.18 kita memperoleh dua bentuk jumlah produk yang diminimalkan sebagai:
berikut:
F(A, B, C, D) =
Σ
m(0, 4, 6, 8, 10, 14)
[4.31]
=A·B·D+A·C·D+B·C·D
[4.32]
=A·B·D+A·C·D+B·C·D
[4.33]
dan:
F(A, B, C, D) =
Σ
m(0, 1, 4, 5, 6, 7, 8, 9, 10, 11, 14, 15)
[4.34]
=A·B+A·C+B·C
[4.35]
=A·B+A·C+B·C
[4.36]
Kami memiliki enam implikan prima untuk masing-masing fungsi ini tetapi tidak ada prima esensial
implisit.
Secara umum, selalu mungkin untuk menemukan fungsi dari n variabel, yang Karnaugh
peta mencakup sel-sel yang mencakup 2 n−1 minterms dan yang memiliki bilangan prima siklik
grafik implisit.
4.4.2.2. metode petrick
Metode Petrick adalah suatu teknik yang dapat digunakan untuk menentukan secara sistematis
cara, semua bentuk jumlah produk minimal dari bagan implikan utama dari a
fungsi logika. Ini sangat berguna ketika ada beberapa solusi yang harus ditentukan
dan jumlah implikan prima tinggi.
D
01
11
10
00
01
11
10
1
1
1
0
0
0
0
0
1
1
1
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
(A)
(B)
AB
CD
C
00
01
11
10
B
A
D
AB
CD
C
00
01
11
10
B
A
00
Gambar 4.17. Peta Karnaugh untuk fungsi logika
F(A, B, C, D) =
Σ
m(0, 4, 6, 8, 10, 14)
halaman 241
228
(A)
01
11
10
00
01
11
10
1
1
1
0
0
1
1
1
0
1
1
1
1
1
0
1
1
1
1
0
0
1
1
1
0
1
1
1
1
1
0
1
AB
CD
C
00
01
11
10
B
A
D
AB
CD
C
00
01
11
10
B
A
D
(B)
00
Gambar 4.18. Peta Karnaugh untuk fungsi logika
F(A, B, C, D) =
Σ
m(0, 1, 4, 5, 6, 7, 8, 9, 10, 11, 14, 15)
Implementasi metode Petrick menggunakan langkah-langkah berikut:
1) kurangi grafik implikan utama dengan menghilangkan baris dan kolom
terkait dengan implikan utama esensial;
2) atribut denominasi P 1 , P 2 , P 3 , ··· , ke baris yang berbeda dalam pengurangan
grafik implikan utama;
3) membentuk fungsi logika P yang benar ketika semua kolom tertutup. NS
fungsi P sama dengan produk jumlah, di mana setiap jumlah dalam bentuk (P i0 + P i1 +
··· ), dengan P i0 , P i1 terkait dengan baris yang menutupi kolom i;
4) nyatakan P sebagai jumlah minimum produk dengan memperluas dan mengurangi persyaratan
perkalian menggunakan identitas logika X + XY = X;
5) setiap suku hasil mewakili solusi, yaitu, sekumpulan baris yang menutupi
semua minterm dari grafik. Untuk menentukan solusi dengan perangkat keras terendah
biaya implementasi, perlu dicari istilah yang mengandung jumlah minimum
dari variabel. Masing-masing istilah ini mewakili solusi yang memiliki jumlah minimum
implikan utama;
6) untuk setiap suku yang diperoleh pada langkah sebelumnya, hitung jumlah
variabel yang membentuk setiap implikan prima dan menentukan jumlah total variabel.
Pilih istilah atau istilah yang memiliki jumlah variabel minimum dan tulis
jumlah yang sesuai dari implikan prima.
E XAMPLE 4.8.–Tentukan semua bentuk jumlah hasil kali terkecil untuk
F(A, B, C, D) =
Σ
m(0, 2, 6, 7, 8, 9, 10, 13, 15)
[4.37]
halaman 242
229
Tabel 4.5 memberikan tujuh implikan utama berikut:
B · D, A · B · D, B · C · D, A · C · D, A · B · C, A · B · C dan A · C · D.
kolom 1
Kolom 2
Kolom 3
Grup 0 m 0 : 0000
t 1 : 00-0
t 11 : -0-0
t 2 : -000
Grup 1 m 2 : 0010
t 3 : 0-10
m 8 : 1000
t 4 : -010
t 5 : 100-
t 6 : 10-0
Grup 2 m 6 : 0110
t 7 : 011-
m 9 : 1001
t 8 : 1-01
m 10 : 1010
Grup 3 m 7 : 0111
t 9 : -111
m 13 : 1101
t 10 : 11-1
Grup 4 m 15 : 1111
Tabel 4.5. Tabel untuk penentuan implikan prima
Tabel 4.6 memberikan bentuk lengkap dan tereduksi dari grafik implikan prima untuk
fungsi logika F. Seperti dapat diamati pada Tabel 4.6(a), B · D adalah
hanya implikan prima esensial. Bentuk tereduksi dari grafik implikan utama yang ditunjukkan
pada Tabel 4.6(b) berguna untuk implementasi metode Petrick. Untuk menutupi semua
minterms dari F, fungsi logika berikut harus benar:
P = (P 1 + P 3 )(P 3 + P 5 )(P 2 + P 4 )(P 4 + P 6 )(P 5 + P 6 )
[4.38]
Menggunakan identitas logika (X + Y )(X + Z) = X + Y · Z, kita dapat menulis:
P = (P 3 + P 1 · P 5 )(P 4 + P 2 · P 6 )(P 5 + P 6 )
[4.39]
Dengan mengelaborasi fungsi P, kita peroleh:
P=P1·P4·P5+P2·P3·P6+P3·P4·P5+P3·P4·P6+
P1·P2·P5·P6+P1·P4·P5·P6+P2·P3·P5·P6
[4.40]
Halaman 243
230
(13,15)
15
6
7
9
13
0
2
6
7
8
9
10 13
15
(A)
a0a0
0a10
100a
011a
1a01
11a1
a111
(0,2,8,10)
(2,6)
(8,9)
(6,7)
(9,13)
(7,15)
(13,15)
P2
P3
hal 4
hal 5
hal 6
P1
(B)
0a10
100a
011a
1a01
11a1
a111
(2,6)
(8,9)
(6,7)
(9,13)
(7,15)
Tabel 4.6. Bagan implikan prima untuk F:
a) bentuk lengkap dan b) bentuk tereduksi
Karena X + X · Y = X, kita memiliki:
P=P1·P4·P5+P2·P3·P6+P3·P4·P5+P3·P4·P6
+P 1 · P 2 · P 5 · P 6
[4.41]
Agar fungsi P benar, cukup salah satu sukunya benar. Di sana
adalah, dengan demikian, lima solusi yang mungkin tetapi kami hanya dapat mempertahankan solusi yang menunjukkan minimum
jumlah baris, yaitu, P 1 dan P 4 dan P 5 , atau P 2 dan P 3 dan P 6 , atau P 3 dan P 4 dan
P 5 , atau P 3 dan P 4 dan P 6 . Untuk menyatakan bentuk minimal F, kita harus menggabungkan ini
solusi dengan satu-satunya implikan prima esensial.
Fungsi F, oleh karena itu, memiliki empat bentuk minimal, yaitu:
F(A, B, C, D) = B · D + A · C · D + B · C · D + A · C · D
[4.42]
=B·D+A·B·C+B·C·D+A·C·D
[4.43]
=B·D+A·B·C+A·B·D+A·C·D
[4.44]
=B·D+A·B·C+A·B·D+A·B·C
[4.45]
E XAMPLE 4.9.– Temukan semua bentuk jumlah hasil kali terkecil dari logika berikut:
fungsi:
F(A, B, C, D) =
Σ
m(0, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13)
[4.46]
Daftar prime implicants dapat disimpulkan dari Tabel 4.7 sebagai berikut:
A · D, B · D, C · D, A · C, B · C, A · B, B · C, A · B dan
A·C
halaman 244
231
kolom 1
Kolom 2
Kolom 3
Grup 0 m 0 : 0000
t 1 : 00-0
t 22 : 0- -0
t 2 : 0-00
t 23 : -0-0
t 3 : -000
t 24 : - -00
Grup 1 m 2 : 0010
t 4 : 001-
t 25 : 0-1-
m 4 : 0100
t 5 : 0-10
t 26 : -01-
m 8 : 1000
t 6 : -010
t 27 : 01- -
t 7 : 010-
t 28 : -10-
t 8 : 01-0
t 29 : 10- -
t 9 : -100
t 30 : 1-0-
t 10 : 100-
t 11 : 10-0
t 12 : 1-00
Grup 2 m 3 : 0011
t 13 : 0-11
m 5 : 0101
t 14 : -011
m 6 : 0110
t 15 : 01-1
m 9 : 1001
t 16 : -101
m 10 : 1010
t 17 : 011-
m 12 : 1100
t 18 : 10-1
t 19 : 1-01
t 20 : 101-
t 21 : 110-
Grup 3 m 7 : 0111
m 11 : 1011
m 13 : 1101
Daftar prime implicants dapat disimpulkan dari Tabel 4.7 sebagai berikut:
A · D, B · D, C · D, A · C, B · C, A · B, B · C, A · B dan
A·C
Tabel 4.8 memberikan grafik implikan prima untuk fungsi F. Kita dapat mengamati bahwa
setiap minterm dicakup oleh setidaknya dua istilah dan, akibatnya, tidak ada yang esensial
implikan utama.
Karena hubungan dominasi dapat dibangun antara implikan esensial atau
antara minterms, langkah berikut terdiri dari menekan baris yang terkait
dengan implikan esensial yang didominasi dan kolom yang sesuai dengan dominan
minterm. Jadi, kolom 2 mendominasi 3, 4 mendominasi 5, 6 mendominasi 7, 8 mendominasi 9,
10 mendominasi 11 dan 12 mendominasi 13. Akibatnya, kolom 2, 4, 6, 8, 10 dan 12 dapat
dihilangkan seperti yang diilustrasikan pada Tabel 4.9(a). Implikator esensial, 0- -0, -0-0 dan - -00,
halaman 245
232
dapat dipertukarkan. Kita bisa, dengan demikian, menghilangkan dua dari mereka. Memilih untuk mempertahankan istilah
0--0, grafik implikan utama direduksi menjadi tabel 4.9(b) dan suku 0--0
menjadi implikan utama esensial sekunder, penghapusan yang mengarah ke
konstruksi pada Tabel 4.9(c).
(4,5,12,13)
0
2
3
4
5
6
7
8
9
10
11
12
13
0a a0
a0a0
a00
0a1a
a01a
1a0a
10a a
a10a
01a a
(0,2,4,6)
(0,2,8,10)
(0,4,8,12)
(2,3,6,7)
(2,3,10,11)
(8,9,10,11)
(8,9,12,13)
(4,5,6,7)
(B)
3
5
7
9
11
13
0a a0
0a1a
a01a
1a0a
10a a
a10a
01a a
a0a0
a00
(0)
(3,7)
(3,11)
(9,11)
(9,13)
(5,7)
(5,13)
(A)
(0)
(0)
0
3
5
7
9
11
13
0
3
5
7
9
11
13
0a1a
a01a
1a0a
10a a
a10a
01a a
(3,7)
(3,11)
(9,11)
(9,13)
(5,7)
(5,13)
P2
P3
hal 4
hal 5
hal 6
P1
(C)
0a a0
0a1a
a01a
1a0a
10a a
a10a
01a a
(0)
(3,7)
(3,11)
(9,11)
(9,13)
(5,7)
(5,13)
Tabel 4.9. Bentuk pengurangan grafik implikan utama untuk F
halaman 246
233
Dengan menggunakan metode Petrick, persamaan tumpang tindih dapat dimasukkan ke dalam bentuk berikut:
P = (P 1 + P 2 )(P 3 + P 4 )(P 1 + P 3 )(P 5 + P 6 )(P 2 + P 5 )(P 4 + P 6 )
[4.47]
Memperluas P, dengan mempertimbangkan identitas logika:
(X + Y )(X + Z) = X + Y · Z
kita punya:
P=P1P4P5+P1P2P3P6+P1P3P5P6+P1P2P4P6+
P2P3P6+P2P3P4P5+P2P3P5P6+P2P3P4P6
[4.48]
Setiap istilah dalam jumlah adalah solusi yang mungkin dan dengan demikian kami memiliki delapan kemungkinan
solusi. Namun, hanya dua suku yang paling sederhana, P 1 P 4 P 5 dan P 2 P 3 P 6 , yang dapat
dipertahankan untuk menerapkan bentuk minimal F. Istilah P 1 P 4 P 5 terdiri dari:
A · C, B · C dan A · B, sedangkan P 2 P 3 P 6 terdiri dari B · C, A · B dan A · C. Akhirnya, kita
dapat mempertimbangkan bentuk minimal berikut:
F=A·D+A·C+B·C+A·B
[4.49]
=A·D+B·C+A·B+A·C
[4.50]
Memilih -0-0 atau - -00, alih-alih 0- -0, kita peroleh:
F=B·D+A·C+B·C+A·B
[4.51]
=B·D+B·C+A·B+A·C
[4.52]
atau:
F=C·D+A·C+B·C+A·B
[4.53]
=C·D+B·C+A·B+A·C
[4.54]
Dengan demikian, ada enam bentuk minimal untuk fungsi logika F.
E XAMPLE 4.10.–Tentukan semua bentuk jumlah hasil kali terkecil untuk
F(A, B, C, D, E) =
Σ
m(5, 7, 8, 9, 10, 11, 13, 15, 21, 23, 26, 28, 29, 30, 31) [4.55]
Implikator utama dari fungsi logika F adalah:
-1010, 11-10, 010- -, 01- -1, 111- - dan - -1-1
halaman 247
234
atau:
B · C · D · E, A · B · D · E, A · B · C, A · B · E, A · B · C dan C · E.
kolom 1
Kolom 2
Kolom 3
Kolom 4
Grup 1 m 8 : 01000
t 1 : 0100-
t 24 : 010- -
t 2 : 010-0
Grup 2 m 5 : 00101
t 3 : 001-1
t 25 : 0-1-1
t 33 : - -1-1
m 9 : 01001
t 4 : 0-101
t 26 : -01-1
m 10 : 01010
t 5 : -0101
t 27 : - -101
t 6 : 010-1
t 28 : 01- -1
t 7 : 01-01
t 8 : 0101-
t 9 : -1010
Grup 3 m 7 : 00111
t 10 : 0-111
t 29 : - -111
m 11 : 01011
t 11 : -0111
t 30 : -11-1
m 13 : 01101
t 12 : 01-11
t 31 : 1-1-1
m 21 : 10101
t 13 : 011-1
t 32 : 111- -
m 26 : 11010
t 14 : -1101
m 28 : 11100
t 15 : 101-1
t 16 : 1-101
t 17 : 11-10
t 18 : 1110-
t 19 : 111-0
Grup 4 m 15 : 01111
t 20 : -1111
m 23 : 10111
t 21 : 1-11
m 29 : 11101
t 22 : 111-1
m 30 : 11110
t 23 : 1111-
Grup 5 m 31 : 11111
(28,29,30,31)
5
7
8
9
10
11
13
15
21
23
26
30
31
28
29
a1010
11a10
010a
01a a1
111a
a1a1
(5,7,13,15,21,23,29,31)
(9,11,13,15)
(26,30)
(10,26)
(8,9,10,11)
halaman 248
235
Bagan implikan utama untuk fungsi logika F(A, B, C, D, E) direpresentasikan
pada Tabel 4.11. Minterm m 8 hanya dicakup oleh istilah 010- -; minterm m 28
hanya dicakup oleh 111- -; dan minterm m 5 , m 7 , m 21 , dan m 23 hanya dibahas
oleh - -1-1. Jadi, suku 010- - (A · B · C), 111- - (A · B · C) dan - -1-1 (C · E)
adalah implikan utama yang esensial. Karena implikan utama esensial adalah bagian dari apa pun
bentuk yang diminimalkan dari fungsi logika, hanya tersisa untuk menutupi minterm m 26 . Ini
dapat dilakukan dengan menggunakan -1010 (B · C · D · E) atau 11-10 (A · B · D · E). Kami dengan demikian
dapatkan dua solusi berikut:
F=A·B·C+C·E+A·B·C+B·C·D·E
[4.56]
=A·B·C+C·E+A·B·C+A·B·D·E
[4.57]
4.4.3. Teknik Quine–McCluskey:
penyederhanaan tidak lengkap
fungsi yang ditentukan
Pertimbangkan fungsi logika yang tidak terdefinisi secara lengkap berikut ini:
F(A, B, C, D) =
Σ
m(1, 7, 9, 10, 11, 13) +
Σ
d(5, 8, 15)
[4.58]
Untuk menentukan implikan prima untuk fungsi seperti itu, kami membuat tabel, di mana
istilah yang tidak didefinisikan secara lengkap diperlakukan dengan cara yang sama seperti minterms.
Tabel 4.12 memberikan implikan prima berikut: A · B, A · D, B · D dan C · D.
Dalam grafik implikan utama pada Tabel 4.13, kami hanya memasukkan minterm dan bukan
istilah yang tidak lengkap. Dapat disimpulkan dari grafik bahwa A · B, B · D
dan C ·D adalah implikan prima esensial dari fungsi F. Karena semua minterm untuk
fungsi F dicakup oleh implikan prima esensial, jumlah minimum
produk dapat dituliskan sebagai berikut:
F(A, B, C, D) = A · B + B · D + C · D
[4.59]
Dalam kasus penyederhanaan fungsi yang didefinisikan tidak lengkap menggunakan
Metode Quine–McCluskey, istilah yang tidak lengkap hanya diperhitungkan
untuk proses penentuan implikan prima dan tidak disisipkan pada prima
grafik implikasi.
4.4.4. Penyederhanaan fungsi dengan banyak output
Secara umum, penyederhanaan fungsi logika dengan banyak keluaran terdiri dari:
meminimalkan beberapa fungsi secara bersamaan. Biaya implementasi perangkat keras
halaman 249
236
fungsi yang akan diminimalkan memiliki pengaruh pada beberapa fungsi logika secara bersamaan
dan dengan demikian perlu memperhitungkan saling ketergantungan antara
fungsi logika yang berbeda.
kolom 1
Kolom 2
Kolom 3
Grup 1 m 1 : 0001
t 1 : 0-01
t 13 : - -01
m 8 : 1000
t 2 : -001
t 14 : 10- -
t 3 : 100-
t 4 : 10-0
Grup 2 m 5 : 0101
t 5 : 01-1
t 15 : -1-1
m 9 : 1001
t 6 : -101
t 16 : 1- -1
m 10 : 1010
t 7 : 10-1
t 8 : 1-01
t 9 : 101-
Grup 3 m 7 : 0111
t 10 : -111
m 11 : 1011
t 11 : 1-11
m 13 : 1101
t 12 : 11-1
Grup 4 m 15 : 1111
(9,11,13)
1
7
9
10
11 13
a01
10a a
a1a1
1a a1
(1,9,11,13)
(9,10,11)
(7,13)
Untuk menetapkan daftar implikan utama dalam kasus fungsi dengan banyak
output, perlu untuk memodifikasi metode Quine–McCluskey atau iterasi
metode konsensus untuk memperhitungkan tag yang terkait dengan setiap istilah. Nomor
bit tag sesuai dengan jumlah fungsi. Status logika 1 (atau 0) dari bit dapat
digunakan untuk mengidentifikasi apakah suatu istilah termasuk (atau bukan milik) fungsi tertentu.
Tag yang terkait dengan istilah yang dihasilkan dari kombinasi logika dua lainnya
istilah diperoleh dengan mengalikan tag mereka, sedikit demi sedikit.
halaman 250
237
Mari kita pertimbangkan fungsi-fungsi berikut yang tidak terdefinisi secara lengkap:
F(A, B, C, D) =
Σ
m(1, 3, 4, 10, 11, 12, 14) +
Σ
d(6, 7, 8, 9)
[4.60]
G (A, B, C, D) =
Σ
m(1, 2, 4, 10, 14) +
Σ
d(5, 6, 9, 13)
[4.61]
Dengan asumsi bahwa kedua fungsi logika ini mencirikan 4-input dan 2-output
sistem, tentukan persamaan jumlah hasil minimumnya.
Dua metode yang paling sering digunakan untuk menentukan implikan prima dari suatu logika
fungsinya adalah sebagai berikut: metode Quine–McCluskey dan konsensus berulang
algoritma.
4.4.4.1. Penentuan implikan prima menggunakan metode Quine–McCluskey
Kami membuat tabel di mana kami memasukkan minterms dan yang tidak lengkap
istilah yang ditentukan dikelompokkan menurut jumlah 1 dalam representasi mereka dan tag
menunjukkan fungsi yang istilah dapat digunakan.
Melalui Tabel 4.14, kami mencatat bahwa ada empat implikan prima yang umum:
untuk kedua fungsi F dan G, tujuh implikan prima yang terkait hanya dengan F dan tiga
implikan utama yang hanya terkait dengan G.
4.4.4.2. Penentuan implikan prima menggunakan metode konsensus berulang
Untuk menerapkan metode konsensus, perlu untuk menyusun daftar minterms untuk
setiap fungsi serta semua produk yang mungkin dari fungsi. Sebuah tag kemudian dikaitkan
dengan setiap minterm. Penentuan istilah konsensus untuk setiap pasangan minterm
memungkinkan untuk menambahkan istilah baru atau menekan istilah yang termasuk dalam
istilah lain. Dalam kasus fungsi tertentu dengan banyak keluaran, kami juga menekan
setiap istilah baru yang tagnya hanya dibentuk dari bit-bit yang diset ke 0. Implikator utamanya adalah:
istilah yang tersisa di tabel pada akhir proses.
Pada Tabel 4.15, kita memiliki empat implikan prima yang sama untuk kedua fungsi F dan G,
tujuh implikan utama yang hanya terkait dengan F dan tiga implikan utama yang terkait
hanya dengan G
4.4.4.3. Bagan implikan prima
Secara umum, dalam kasus penyederhanaan fungsi dengan banyak keluaran,
bagan implikan prima mencakup bagian dengan implikan prima yang umum untuk semua
fungsi dan bagian untuk setiap kelompok implikan prima yang hanya milik a
fungsi tunggal.
Tabel 4.16 memberikan grafik implikan prima untuk fungsi F, G dan F · G. It
harus dicatat bahwa baris yang terkait dengan istilah 011- tidak dipilih untuk apa pun
halaman 251
238
fungsi. Ini dijelaskan oleh fakta bahwa implikan prima esensial 011- milik
unik untuk istilah yang tidak didefinisikan secara lengkap. Fungsi F memiliki bilangan prima esensial
implikan, -0-1 (B · D), persis seperti fungsi G, yang implikan prima esensialnya
adalah –10 (C · D). Menghilangkan baris yang terkait dengan implikan utama esensial ini,
serta kolom-kolom yang dicakup olehnya, kita memperoleh bentuk pengurangan dari bilangan prima
grafik implikan disajikan pada Tabel 4.17. Untuk melengkapi tumpang tindih logika
fungsi, kami memilih implikan prima 1- -0 (A · D), yang mencakup tiga minterm
(10,12,14) dari F, implikan prima 01-0 (A · B · D), yang mencakup minterm (4)
dari F dan G, dan implikan prima - -01 (C · D), yang mencakup minterm (1) dari
G. Bentuk minimal F dan G, dengan demikian, ditulis sebagai:
F(A, B, C, D) = A · D + B · D + A · B · D
[4.62]
Kolom 1 FG
Kolom 2 FG
Kolom 3 FG
Grup 1 m 1 : 0001 1 1
t 1 : 00-1 1 0
t 21 : -0-1 1 0
m 2 : 0010 0 1
t 2 : 0-01 0 1
t 22 : - -01 0 1
m 4 : 0100 1 1
t 3 : -001 1 1 t 23 :-0-1 1 0
m 8 : 1000 1 0
t 4 : 0-10 0 1
t 24 :- -10 0 1
t 5 : -010 0 1
t 25 :-1-0 1 0
t 6 : 010- 0 1 t 26 :10- - 1 0
t 7 : 01-0 1 1 t 27 :1- -0 1 0
t 8 : -100 1 0
t 9 : 100- 1 0
t 10 : 10-0 1 0
t 11 : 1-00 1 0
Grup 2 m 3 : 0011 1 0
t 12 : 0-11 1 0
m 5 : 0101 0 1
t 13 : -011 1 0
m 6 : 0110 1 1
t 14 : -101 0 1
m 9 : 1001 1 1
t 15 : 011- 1 0
m 10 : 1010 1 1
t 16 : -110 1 1
m 12 : 1100 1 0
t 17 : 10-1 1 0
t 18 : 1-01 0 1
t 19 : 101- 10
t 20 : 1-10 11
t 21 : 11-0 10
Grup 3 m 7 : 0111 1 0
m 11 : 1011 1 0
m 13 : 1101 0 1
m 14 : 1110 1 1
halaman 252
239
FG
hhhh
m 1 : 0001
11
hhhh
m 2 : 0010
01
hhhh
m 3 : 0011
1 0 C(m 3 , m 1 ) (Tambahkan t 1 , Tekan m 3 )
hhhh
m 4 : 0100
hhhh
m 5 : 0101
0 1 C(m 9 , m 1 ) (Tambahkan t 3 , Tekan m 9 dan m 1 )
hhhh
m 6 : 0110
hhhh
m 7 : 0111
1 0 C(m 6 , m 4 ) (Tambahkan t 5 , Tekan m 6 dan m 4 )
hhhh
m 8 : 1000
hhhh
m 9 : 1001
hhhh
m 10 : 1010 1 1 C(m 14 , m 10 ) (Tambahkan t 8 , Tekan m 14 dan m 10 )
hhhh
m 11 : 1011 1 0 C(t 1 , m 7 ) (Tambahkan t 9 , Tekan m 7 )
hhhh
hhhh
hhhh
m 14 : 1110 1 1 C(t 7 , t 1 ) (Tambahkan t 12 )
XXX
t 1 : 00-1
1 0 C(t 5 , t 2 ) (Tambahkan t 13 )
XXX
t 2 : 0-01
0 1 C(t 6 , t 3 ) (Tambahkan t 14 )
t 3 : -001
1 1 C(t 7 , t 3 ) (Tambahkan t 15 )
XXX
t 4 : 0-10
0 1 C(t 9 , t 3 ) (Tambahkan t 16 )
t 5 : 01-0
1 1 C(t 11 , t 3 ) (Tambahkan t 17 , Tekan t 11 , t 2 )
XXX
t 6 : 10-0
1 0 C(t 12 , t 3 ) (Tambahkan t 18 , Tekan t 16 , t 12 , t 1 )
C(t 13 , t 3 ) t 17
XXX
t 7 : 101-
1 0 C(t 8 , t 4 ) (Tambahkan t 19 , Tekan t 4 )
t 8 : 1-10
1 1 C(t 8 , t 5 ) (Tambahkan t 20 )
t 9 : 0-11
1 0 C(t 9 , t 5 ) (Tambahkan t 21 )
C(t 17 , t 5 ) = t 13
hhhh
t 10 : -100
1 0 C(t 10 , t 6 ) (Tambahkan t 22 )
hhhh
t 11 : -101
0 1 C(t 15 , t 6 ) (Tambahkan t 23 , Tekan t 15 , t 14 , t 7 , t 6 )
C(t 9 , t 7 ) t 18 ; C(t 14 , t 7 ) = t 23 ; C(t 16 , t 7 ) t 18
C(t 22 , t 7 ) = C(t 14 , t 8 ) = C(t 15 , t 8 ) = C(t 18 , t 8 ) t 23
hhhh
t 12 : -011
1 0 C(t 22 , t 8 ) (Tambahkan t 24 , Tekan t 22 )
C(t 15 , t 9 ) = C(t 23 , t 9 ) t 18 ; C(t 14 , t 10 ) t 24 ; C(t 21 , t 10 ) t 5
C(t 23 , t 10 ) t 24 ; C(t 19 , t 13 ) t 5 ; C(t 16 , t 14 ) C(t 16 , t 15 ) t 3
C(t 24 , t 15 ) = t 23 ; C(t 21 , t 16 ) = t 9 ; C(t 23 , t 16 ) = t 18
C(t 21 , t 18 ) = t 9 ; C(t 24 , t 18 ) = t 23
t 13 : 010-
0 1 C(t 24 , t 21 ) (Tambahkan t 25 )
hhhh
t 14 : 100-
1 0 C(t 24 , t 5 ) (Tambahkan t 26 , Tekan t 10 , t 25 )
hhhh
t 15 : 10-1
10
hhhh
t 16 : 00-1
10
t 17 : - -01
01
t 18 : -0-1
10
t 19 : - -10
01
t 20 : -110
11
t 21 : 011-
10
hhhh
t 22 : 1-00
10
t 23 : 10- -
10
t 24 : 1- -0
10
hhhh
t 25 : -110
10
t 26 : -1-0
10
Tabel 4.15. Tabel untuk penentuan bilangan prima
implikan menggunakan metode konsensus
halaman 253
240
dan
G(A, B, C, D) = C · D + C · D + A · B · D
[4.63]
011−
11
12
14
F
1
3
1
2
10
14
G
4
10
4
F
FG
G
0a11
(3)
a001
01a0
a110
1a10
(1)
(4)
(14)
(10)
1a a0
10a a
(10)
(10,12,14)
010a
(4)
a1a0
(12,14)
a0a1
(1,3,11)
a10
(2,10,14)
a01
(1)
Tabel 4.16. Bagan implikan prima untuk fungsi F, G dan F · G
(12,14)
12
14
1
G
F
4
10
4
FG
G
F
a01
(1)
a001
01a0
a110
1a10
(1)
(4)
(14)
(10)
1a a0
10a a
(10)
(10,12,14)
010a
(4)
a1a0
Tabel 4.17. Bentuk implikan prima yang dikurangi
bagan untuk fungsi F, G dan F · G
halaman 254
241
4.5. Latihan
E LATIHAN 4.1.– Peta Karnaugh dengan variabel yang dimasukkan.
Tentukan bentuk jumlah hasil kali kanonik dan hasil kali minimum untuk masing-masing
fungsi logika yang peta Karnaughnya direpresentasikan pada Gambar 4.19.
F
01
11
10
00
01
11
10
AB
CD
C
00
01
11
10
B
A
D
1
1
E
1
1
E
1
E
1
1
1
1
(A)
(B)
AB
CD
C
00
01
11
10
B
A
D
.EF
+F
E
E
.FE
F
00
E XERCISE 4.2.– Peta Karnaugh dengan variabel yang dimasukkan dan logika yang tidak lengkap
fungsi.
Tentukan bentuk jumlah hasil kali kanonik dan hasil kali minimum untuk masing-masing
fungsi logika yang tidak terdefinisi dengan sempurna yang peta Karnaughnya direpresentasikan dalam
Gambar 4.20.
.
01
11
10
00
01
11
10
x+E
D
E
E
E
E
E
E
E
AB
CD
C
00
01
11
10
B
A
D
1
(A)
(B)
AB
CD
C
00
01
1
B
11
E
A
10
x
x
.x
E
1
x
x
.x E
+E(x
.x +E
+x
+x
)
00
E XERCISE 4.3.– Karnaugh memetakan dengan variabel yang dimasukkan dan fungsi logika di
bentuk kanonik.
halaman 255
242
Tentukan bentuk jumlah hasil kali terkecil untuk masing-masing logika berikut:
fungsi:
A)
P(A, B, C, D, E) =
Σ
m(1, 6, 7, 9, 13, 15, 16, 17, 18, 22, 23, 24, 25, 28, 29)
[4.64]
B)
Q(A, B, C, D, E) =
Σ
m(2, 3, 6, 9, 10, 12, 13, 16, 17, 22, 24, 25, 26, 27, 29, 31)
[4.65]
C)
R(A, B, C, D, E, F) =
Σ
m(12, 13, 14, 15, 16, 17, 20, 21, 24, 25, 28,
29, 30, 31, 33, 35, 37, 39, 49, 50, 52, 53, 54, 55)
[4.66]
D)
S(A, B, C, D, E, F) =
Σ
m(2, 3, 4, 5, 7, 12, 13, 14, 15,
25, 29, 30, 34, 35, 56, 57, 58, 60, 61, 63)
[4.67]
E XERCISE 4.4.- metode Quine-McCluskey.
Tentukan bentuk jumlah hasil kali terkecil untuk masing-masing logika berikut:
fungsi menggunakan metode Quine–McCluskey:
A)
Z 1 (A, B, C, D, E) =
Σ
m(0, 2, 3, 8, 10, 16, 17, 18, 19, 21, 24, 26)
[4.68]
B)
Z 2 (A, B, C, D, E) =
Σ
m(1, 14, 16, 18, 19, 22, 23, 24, 30)+
Σ
x(2, 3, 5, 6, 7, 17, 25, 26)
[4.69]
halaman 256
243
C)
Z 3 (A, B, C, D, E, F) =
Σ
m(10, 18, 26, 40, 41, 42, 48, 49, 50,
52, 53, 56, 57, 60, 61)
[4.70]
D)
Z 4 (A, B, C, D, E, F) =
Σ
m(0, 1, 2, 3, 16, 17, 18, 19, 29, 44, 53, 60)+
Σ
x(12, 21, 28)
[4.71]
4.6. Solusi
S OLUSI peta 4.1.- Karnaugh dengan variabel tertulis.
a) Berdasarkan peta Karnaugh diperoleh fungsi logika Z sebagai berikut:
Z(A, B, C, D, E) = A · B · C · D · E + A · B · C · D · E + A · B · C · D+
A · B · C · D + A · B · C · D + A · B · C · D+
A·B·C·D+A·B·C·D·E+A·B·C·D·E
[4.72]
Menggunakan hukum komplemen untuk mengeluarkan hanya minterm dalam ekspresi Z,
kami memperoleh:
Z(A, B, C, D, E) = A · B · C · D · E + A · B · C · D · E+
A·B·C·D·E+A·B·C·D·E+A·B·C·D·E
[4.73]
Mengganti setiap minterm dengan nilai desimal yang sesuai dengan biner
kombinasi dari variabel-variabelnya, kami memiliki:
Z(A, B, C, D, E) =
Σ
m(1, 3, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 19, 24)
[4.74]
Peta Karnaugh yang ditunjukkan pada Gambar 4.21(a) dapat digunakan untuk sampai pada hal berikut:
ekspresi jumlah produk yang diminimalkan:
Z(A, B, C, D, E) = A · B + B · C · E + A · C · D · E
[4.75]
halaman 257
244
E
01
11
10
00
01
11
10
.EF
AB
CD
C
00
01
11
10
B
A
D
1
1
E
1
1
E
1
E
(A)
(B)
AB
CD
C
01
+
1
1
1
1
00
11
B
F
10
A
D
E
.FE
F
F
00
b) Berdasarkan peta Karnaugh, fungsi Z dapat ditulis sebagai berikut:
Z(A, B, C, D, E) = A · B · C · D + A · B · C · D + A · B · C · D+
A · B · C · D + A · B · C · D(E + F) + A · B · C · D · E · F+
A·B·C·D·F+A·B·C·D·F+A·B·C·D·F
[4.76]
Fungsi logika Z kemudian dapat dinyatakan dalam bentuk berikut:
Z(A, B, C, D, E, F) = A · B · C · D · E · F + A · B · C · D · E · F+
A · B · C · D · E · F + A · B · C · D · E · F + A · B · C · D · E · F+
A·B·C·D·E·F+A·B·C·D·E·F
[4.77]
Dalam bentuk desimal, persamaan kanonik diberikan oleh:
Z(A, B, C, D, E) =
Σ
m(0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12,
13, 14, 15, 25, 28, 29, 31, 32, 34, 36, 38, 63
[4.78]
halaman 258
245
Penyederhanaan Z menggunakan peta Karnaugh, seperti terlihat pada Gambar 4.21(b),
hasil:
Z(A, B, C, D, E) = A · B + B · C · F + A · C · D · E + A · C · E · F
+B · C · D · E · F
[4.79]
S OLUSI peta 4.2.- Karnaugh dengan variabel masuk dan didefinisikan tidak lengkap
fungsi logika.
a) Ekspresi fungsi Z yang diperoleh dari peta Karnaugh diberikan oleh:
Z(A, B, C, D, E) = A · B · C · D(x + E) + A · B · C · D(x + E)+
A · B · C · D + A · B · C · D · x + A · B · C · D · E+
A·B·C·D·x+A·B·C·D·E+A·B·C·D·E·x
[4.80]
Fungsi Z dapat ditulis ulang sebagai berikut:
Z(A, B, C, D, E) = A · B · C · D · E(1 + x) + A · B · C · D · E · x+
A · B · C · D · E(1 + x) + A · B · C · D · E · x+
A · B · C · D · E + A · B · C · D · E+
A · B · C · D · E · x + A · B · C · D · E · x+
A · B · C · D · E + A · B · C · D · E · x+
A·B·C·D·E·x+A·B·C·D·E+A·B·C·D·E·x
[4.81]
Dalam bentuk desimal, ekspresi kanonik dari fungsi Z diberikan oleh:
Z(A, B, C, D, E) =
Σ
m(0, 4, 10, 11, 18, 25)
+
Σ
x(1, 5, 16, 17, 20, 21, 27)
[4.82]
Karena dimungkinkan untuk melingkari suku E dengan x · E atau dengan x, Karnaugh
peta yang ditunjukkan pada Gambar 4.22(a), di mana status tidak peduli diasumsikan ditetapkan pada 1,
memungkinkan kita untuk menulis:
Z(A, B, C, D, E) = B · D + A · B · C · D + A · B · C · E + A · B · C · E [4.83]
atau
Z(A, B, C, D, E) = B · D + A · B · C · D + A · B · C · E + A · C · D · E [4.84]
halaman 259
246
b) Berdasarkan peta Karnaugh, kami memiliki:
Z(A, B, C, D, E) = A · B · C · D · E(x + E) + A · B · C · D+
A · B · C · D + A · B · C · D(x + E)+
A · B · C · D · E · x + A · B · C · D · x+
A · B · C · D · E · x + A · B · C · D · E + A · B · C · D(x · E + E)
[4.85]
E
01
11
10
00
01
11
10
D
1
AB
CD
C
00
01
11
10
B
A
D
1
(A)
(B)
AB
CD
C
00
1
E
E
1
1
1
01
B
11
E
A
10
1
1
1
00
Perluasan fungsi Z, dengan mempertimbangkan hukum komplemen,
diterjemahkan menjadi:
Z(A, B, C, D, E) = A · B · C · D · E · x + A · B · C · D · E+
A · B · C · D · E(1 + x) + A · B · C · D · E · x + A · B · C · D · E · x+
A · B · C · D · E · x + A · B · C · D · E · x + A · B · C · D · E · x+
A·B·C·D·E+A·B·C·D·E·x+A·B·C·D·E
[4.86]
Fungsi Z secara ekuivalen dapat didefinisikan dengan:
Z(A, B, C, D, E) =
Σ
m(4, 5, 8, 9, 11, 25, 26) +
Σ
x(3, 10, 16, 18, 19, 20, 27)
[4.87]
Menggunakan peta Karnaugh yang ditunjukkan pada Gambar 4.22(b), di mana x 3 = x 16 = x 18 =
x 19 = x 20 = 0 dan x 10 = x 27 = 1, diperoleh:
Z(A, B, C, D, E) = B · C · E + A · B · C + B · C · D + A · B · C · D
[4.88]
halaman 260
247
S OLUSI peta 4.3.- Karnaugh dengan variabel masuk dan fungsi logika dalam
bentuk kanonik.
a) Berdasarkan peta Karnaugh yang ditunjukkan pada Gambar 4.23(a), jumlah minimum
bentuk produk untuk fungsi logika P dapat ditulis sebagai:
P(A, B, C, D, E) = A · B · D + B · C · D + C · D · E + A · B · C · E
+A · B · C · E
[4.89]
b) Dengan mengacu pada peta Karnaugh yang ditunjukkan pada Gambar 4.23(b), berikut ini:
ekspresi yang diminimalkan dapat diperoleh:
Q(A, B, C, D, E) = A · B · E + A · C · D + B · D · E + A · B · C · D+
A·B·C·D+B·C·D·E+B·C·D·E
[4.90]
E
01
11
10
00
01
11
10
D
1
AB
CD
C
00
01
11
10
B
A
D
(A)
(B)
AB
CD
C
00
1
E
01
B
11
A
10
E
E
E
1
1
1
1
E
E
E
1
1
1
1
E
E
E
00
c) Gambar 4.24(a) menggambarkan peta Karnaugh untuk fungsi R. Sebagai suku E · F
dapat dicakup oleh F atau E, kami memiliki dua solusi berikut:
R(A, B, C, D, E, F) = A · C · D + A · B · E + A · B · C · D+
A·B·C·F+A·B·C·E·F+A·C·E·F
[4.91]
atau
R(A, B, C, D, E, F) = A · C · D + A · B · E + A · B · C · D+
A·B·C·F+A·B·C·E·F+B·C·E·F
[4.92]
halaman 261
248
d) Karena E + F = E · F, berdasarkan peta Karnaugh yang ditunjukkan pada Gambar 4.24(b)
kita punya:
S(A, B, C, D, E, F) = A · B · C · E + A · B · D · E + A · B · D · F+
B · C · E · F + B · C · D · E + A · B · C · D · F+
A·B·C·D·F+A·C·D·E·F
[4.93]
F
D
1
D
10
F
F
AB
CD
C
01
10
11
1
00
00
E
01
+
.F
+F
B
A
11
10
E
AB
CD
C
01
10
11
11
1
00
00
+
.F
B
A
(A)
(B)
01
1
E
E
E
.FE
E
+FE
.FE
E
.FE
E
E+
S OLUSI 4.4.- Metode Quine-McCluskey
A)
Z 1 (A, B, C, D, E) =
Σ
m(0, 2, 3, 8, 10, 16, 17, 18, 19, 21, 24, 26)
[4.94]
Tabel 4.18 memberikan implikan utama berikut:
A · B · D · E, B · C · D, A · B · C dan C · E
Tabel 4.19 memberikan grafik implikan utama untuk fungsi Z 1 . Seperti semua persyaratan
Z 1 dicakup oleh implikan prima esensial, yaitu - -00 (C ·E), -001- (B·C ·D)
dan 10-01 (A·B ·D ·E), bentuk jumlah hasil kali terkecil untuk Z 1 dapat ditulis
sebagai:
Z 1 (A, B, C, D, E) = C · E + B · C · D + A · B · D · E
[4.95]
Halaman 262
249
B)
Z 2 (A, B, C, D, E) =
Σ
m(1, 14, 16, 18, 19, 22, 23, 24, 30)+
Σ
x(2, 3, 5, 6, 7, 17, 25, 26)
[4.96]
kolom 1
Kolom 2
Kolom 3
Kolom 4
Grup 0 m 0 : 00000
t 1 : 000-0
t 19 : 0-0-0-0
t 27 : - -0-0
t 2 : 0-000
t 20 : -00-0
t 3 : -0000
t 21 : - -000
Grup 1 m 2 : 00010
t 4 : 0001-
t 22 : -001-
m 8 : 01000
t 5 : 0-010
t 23 : 100- -
m 16 : 10000
t 6 : 010-0
t 24 : - -010
t 7 : 1000-
t 25 : -10-0
t 8 : -0010
t 26 : 1-0-0
t 9 : 100-0
t 10 : -1000
t 11 : 1-0000
Grup 2 m 3 : 00011
t 12 : -0011
m 10 : 01010
t 13 : 100-1
m 17 : 10001
t 14 : 1001-
m 18 : 10010
t 15 : 10-01
m 24 : 11000
t 16 : -1010
t 17 : 1-010
t 18 : 110-0
Grup 3 m 19 : 10011
m 21 : 10101
m 26 : 11010
Tabel 4.18. Tabel untuk penentuan implikan prima Z 1
19
(0,2,8,10,16,18,24,26)
(16,17,18,19)
(2,3,18,19)
(17,21)
a0a0
100a a
a001a
10a01
0
2
3
8
10
21
24
26
16
17
18
Tabel 4.19. Grafik implikan utama untuk Z 1
halaman 263
250
kolom 1
Kolom 2
Kolom 3
Kolom 4
Grup 1 m 1 : 00001
t 1 : 000-1
t 29 : 00- -1 t 43 : -0-1-
m 2 : 00010
t 2 : 0001-
t 30 : 00-1-
m 16 : 10000
t 3 : 00-01
t 31 : -00-1
t 4 : 00-10
t 32 : -001-
t 5 : -0001
t 33 : 100- -
t 6 : 1000-
t 34 : -0-10
t 7 : -0010
t 35 : 1-00-
t 8 : 100-0
t 36 : 1-0-0
t 9 : 1-000
Grup 2 m 3 : 00011
t 10 : 00-11
t 37 : -0-11
m 5 : 00101
t 11 : 001-1 t 38 : -011-
m 6 : 00110
t 12 : 0011-
t 39 : -0-11
m 17 : 10001
t 13 : 0-110
t 40 : 10-1-
m 18 : 10010
t 14 : -0011
t 41 : - -110
m 24 : 11000
t 15 : 100-1 t 42 : 1- -10
t 16 : 1001-
t 17 : -0110
t 18 : 10-10
t 19 : 1-001
t 20 : 1100-
t 21 : 1-010
t 22 : 110-0
Grup 3 m 7 : 00111
t 23 : -0111
m 14 : 01110
t 24 : 10-11
m 19 : 10011
t 25 : 1011-
m 22 : 10110
t 26 : -1110
m 25 : 11001
t 27 : 1-110
m 26 : 11010
t 28 : 11-10
Grup 4 m 23 : 10111
m 30 : 11110
Berdasarkan Tabel 4.20, fungsi logika Z 2 memiliki 13 implikan prima. Seperti yang ditunjukkan
dalam grafik implikan prima pada Tabel 4.21(a), implikan prima esensial adalah -0-1-
(B ·D) dan - -110 (C ·D ·E). Kedua implikan 1-001 dan 001-1 tidak mencakup minterm
dari Z 2 seperti yang diperoleh dengan menggabungkan hanya minterm (25 dan 17, dan 7
dan 5) sesuai dengan status tidak peduli.
halaman 264
251
(24)
1
16 24
1a00a
1100a
110a0
100a a
a00a1
00a a1
1a0a0
P2
P3
hal 4
hal 5
P1
(16,24)
(16)
(16,24)
(1)
(1)
(24)
(24)
hal 7
hal 6
(B)
(A)
1
14
16
18
19 22
23 24
30
1a00a
001a1
1100a
1a001
100a1
110a0
100a a
a00a1
00a a1
a0a1a
1a a10
a110
1a0a0
(18,19,22,23)
(18,22,30)
(14,22,30)
(16,18,24)
(16,18,19)
(16,24)
(1,19)
(1)
(24)
(19)
Tabel 4.21(b) memberikan bentuk tereduksi dari grafik implikan prima. Menggunakan Petrick's
metode untuk menyelesaikan pilihan implikan utama, kami memiliki:
P = (P 4 + P 5 )(P 1 + P 2 + P 3 )(P 1 + P 2 + P 6 + P 7 )
[4.97]
Perluasan P, dengan mempertimbangkan identitas logika 1 + X = 1, menghasilkan:
P = P 1 P 4 + P 1 P 5 + P 2 P 4 + P 2 P 5 + P 3 P 6 (P 4 + P 5 ) + P 3 P 7 (P 4 + P 5 )
[4.98]
Hanya mempertahankan produk dengan syarat minimal yaitu P 1 P 4 , P 1 P 5 , P 2 P 4
dan P 2 P 5 , di mana P 1 , P 2 , P 4 dan P 5 masing-masing mewakili suku 1-0-0 (A·C·E),
1-00- (A · C · D), -00-1 (B · C · E) dan 00- -1 (A · B · E), kita peroleh empat kemungkinan
solusi. Dengan demikian:
Z 2 (A, B, C, D, E) = B · D + C · D · E + A · C · E + B · C · E
[4.99]
Z 2 (A, B, C, D, E) = B · D + C · D · E + A · C · E + A · B · E
[4.100]
Z 2 (A, B, C, D, E) = B · D + C · D · E + A · C · D + B · C · E
[4.101]
dan
Z 2 (A, B, C, D, E) = B · D + C · D · E + A · C · D + A · B · E
[4.102]
halaman 265
252
C)
Z 3 (A, B, C, D, E, F) =
Σ
m(10, 18, 26, 40, 41, 42, 48, 49, 50, 52, 53,
56, 57, 60, 61)
[4.103]
Mengacu pada Tabel 4.22, fungsi Z 3 memiliki sembilan implikan prima. Tabel 4.23
sesuai dengan grafik implikan prima untuk Z 3 , di mana hanya satu prima esensial
implicant dapat diidentifikasi, yaitu 11--0- (A · B · E). Tabel 4.24 memberikan pengurangan
bentuk grafik implikan prima yang diperoleh dengan mempertimbangkan hanya prima non-esensial
implikasi. Menggunakan metode Petrick untuk menyelesaikan pemilihan lead implikan utama
menjadi persamaan logika yang dapat dituliskan sebagai berikut:
P = (P 6 + P 8 )(P 4 + P 7 )(P 7 + P 8 )(P 1 + P 5 )(P 1 + P 2 )
×(P 5 + P 6 )(P 3 + P 4 )
[4.104]
kolom 1
Kolom 2
Kolom 3
Kolom 4
Grup 2 m 10 : 001010
t 1 : 0-1010 t 22 : 110-0-
t 29 : 11- -0-
m 18 : 010010
t 2 : 01-010 t 23 : 1-100-
m 40 : 101000
t 3 : 10100-
t 24 : 11-00-
m 48 : 110000
t 4 : -01010 t 25 : 11- -00
t 5 : 1010-0
t 6 : 11000-
t 7 : -10010
t 8 : 1100-0
t 9 : 110-00
t 10 : 1-1000
t 11 : 11-000
Grup 3 m 26 : 011010
t 12 : 110-01
t 26 : 11- -01
m 41 : 101001
t 13 : 11010-
t 27 : 11-10-
m 42 : 101010
t 14 : 1-1001 t 28 : 111-0-
m 49 : 110001
t 15 : 11-001
m 50 : 110010
t 16 : 11100-
m 52 : 110100
t 17 : 11-100
m 56 : 111000
t 18 : 111-00
Grup 4 m 53 : 110101
t 19 : 11-101
m 57 : 111001
t 20 : 111-01
m 60 : 111100
t 21 : 11110-
Grup 5 m 61 : 111101
halaman 266
253
1100a0
10
18
26
40
41
42
50
52
53
56
57
60
61
49
48
(48,49,52,53,56,57,60,61)
(40,41,56,57)
(41.57)
(48,50)
(40,42)
(18,50)
(10,42)
(18,26)
(10,26)
a10010
0a1010
1010a0
a01010
01a010
11a a0a
1a100a
1a1001
6
10 18 26
40 41 42 50
a10010
0a1010
1010a0
a01010
01a010
1a100a
1a1001
1100a0
(40,41)
(41)
(50)
(40,42)
(18,50)
(10,42)
(18,26)
(10,26)
P2
P3
hal 4
P1
hal 7
hal 8
hal 5
P
Tabel 4.24. Grafik implikan utama yang dikurangi untuk Z 3
Memperluas ekspresi untuk P dan mempertimbangkan identitas logika 1+X =
1, kami tiba di:
P=P1P4P5P8+P1P4P6P8+P1P4P6P7+P1P3P6P7+
P 2 P 4 P 5 P 8 + (P 3 P 6 P 7 + P 4 P 6 P 7 )(P 1 P 5 + P 2 P 5 )+
P 3 P 7 P 8 (P 1 P 5 + P 1 P 6 + P 2 P 5 )
[4.105]
Karena istilah yang terkait dengan P 2 memiliki satu variabel lebih dari yang sesuai dengan
P 1 , kami hanya memilih empat produk pertama, yaitu P 1 P 4 P 5 P 8 , P 1 P 4 P 6 P 8 , P 1 P 4 P 6 P 7
dan P 1 P 3 P 6 P 7 , dimana P 1 , P 3 , P 4 , P 5 , P 6 , P 7 dan P 8 masing-masing mewakili istilah
halaman 267
254
1-100- (A · C · D · E), 1100-0 (A · B · C · D · F), -10010 (B · C · D · E · F), 1010-0
(A · B · C · D · F), -01010 (B · C · D · E · F), 01-010 (A · B · D · E · F) dan 0-1010
(A·C ·D ·E ·F). Akhirnya, empat bentuk jumlah produk yang diminimalkan untuk fungsi
Z 3 diberikan oleh:
Z3=A·B·E+A·C·D·E+B·C·D·E·F+A·B·C·D·F
+A · C · D · E · F
[4.106]
Z3=A·B·E+A·C·D·E+B·C·D·E·F+B·C·D·E·F
+A · C · D · E · F
[4.107]
Z3=A·B·E+A·C·D·E+B·C·D·E·F+B·C·D·E·F
+A · B · D · E · F
[4.108]
dan
Z3=A·B·E+A·C·D·E+A·B·C·D·F+B·C·D·E·F
+A · B · D · E · F
[4.109]
D)
Z 4 (A, B, C, D, E, F) =
Σ
m(0, 1, 2, 3, 16, 17, 18, 19, 29, 44, 53, 60)+
Σ
x(12, 21, 28)
[4.110]
Menurut Tabel 4.25, fungsi logika Z 4 memiliki enam implikan prima. Sedang berlangsung
melalui grafik implikan prima, seperti yang diberikan pada Tabel 4.26, kita dapat mengamati bahwa ketiganya
implikan prima esensial, 0-0-- (A · C · D), --1100 (C · D · E · F) dan -10101
(B · C · D · E · F), mencakup semua minterm kecuali minterm 29. Sebagai minterm
29 dapat dicakup oleh 01110- (A·B ·C ·D ·E), atau dengan 01-101 (A·B ·D ·E ·F),
fungsi Z 4 memiliki dua bentuk yang diperkecil. Dengan demikian:
Z4=B·C·D+C·D·E·F+B·C·D·E·F+A·B·C·D·E
[4.111]
dan
Z4=B·C·D+C·D·E·F+B·C·D·E·F+A·B·D·E·F
[4.112]
halaman 268
255
kolom 1
Kolom 2
Kolom 3
Kolom 4
Grup 0 m 0 : 000000
t 1 : 00000-
t 21 : 0000- -
t 28 : 0-0- -
t 2 : 0000-0
t 22 : 0000-
t 3 : 0-0000
t 23 : 0-00-0
Grup 1 m 1 : 000001
t 4 : 0000-1
t 24 : 0-0-1
m 2 : 000010
t 5 : 00001-
t 25 : 0-001-
m 16 : 010000
t 6 : 0-0001
t 26 : 0100- -
t 7 : 01000-
t 8 : 0-0010
t 9 : 0100-0
Grup 2 m 3 : 000011
t 10 : 0-0011
t 27 : - -1100
m 12 : 001100
t 11 : 0100-1
m 17 : 010001
t 12 : 01001-
m 18 : 010010
t 13 : 010-01
t 14 : 0-1100
t 15 : -01100
Grup 3 m 19 : 010011
t 16 : 01-101
m 21 : 010101
t 17 : 01110-
m 28 : 011100
t 18 : -10101
m 44 : 101100
t 19 : -11100
m 44 : 101100
t 20 : 1-1100
Grup 4 m 29 : 011101
m 53 : 110101
m 60 : 111100
(17)
0
1
2
3
16 17
18 19
29
53 60
44
0a00a
a1100
a10101
01110a
01a101
010a01
(0,1,2,3,16,17,18,19)
(44,60)
(53)
(29)
(29)
halaman 269
halaman 270
Bibliografi
[BRO 08] B ROWN S., V RANESIC Z., Dasar-dasar Logika Digital dengan Desain VHDL, ke-3
ed., Pendidikan McGraw-Hill, Kota New York, NY, 2008.
[CLE 00] C LEMENTS A., The Principles of Computer Hardware, 3rd ed., Oxford University
Pers, Oxford, Inggris, 2000.
[COM 95] COMER DJ, Logika Digital dan Desain Mesin Negara, edisi ke-3, Universitas Oxford
Pers, Kota New York, NY, 1995.
[DUE 01] D UECK RK, Desain Digital dengan Aplikasi CPLD dan VHDL, Delmar
Thomson Belajar, Albany, NY, 2001.
[GIV 03] G IVONE D., Prinsip dan Desain Digital, McGraw-Hill, New York City, NY,
2003.
[HAY 93] H AYES JP, Pengantar Desain Logika Digital, Penerbitan Addison-Wesley
Perusahaan, Boston, MA, 1993.
[HAY 98] H AYES JP, Arsitektur dan Organisasi Komputer, McGraw-Hill, New York
Kota, New York, 1998.
[KAT 05] K ATZ RH, Borrielo G., Desain Logika Kontemporer, edisi ke-2, Prentice Hall, Atas
Saddle River, NJ, 2005.
[MAN 01] M ANO MM, Desain Digital, edisi ke-3., Prentice Hall, Upper Saddle River, NJ, 2001.
[MAR 10] M ARCOVITZ AB, Pengantar Desain Logika, 3rd ed., McGraw-Hill Education,
Kota New York, NY, 2010.
[NDJ 11] N DJOUNTCHE T., Sirkuit Terpadu Analog CMOS: Kecepatan Tinggi dan Daya
Desain yang efisien, CRC Press, Boca Raton, FL, 2011.
[ROT 04] R OTH J R . CH, Fundamental of Logic Design, edisi ke-5, Brooks/Cole – Thomson
Belajar, Belmont, CA, 2004.
[SAN 02] S ANDIGE RS, Esensi Desain Digital, Prentice Hall, Upper Saddle River, NJ,
2002.
[TIN 00] T INDER RF, Teknik Desain Digital, Academic Press, San Diego, CA, 2000.
halaman 271
258
[TOC 03] T OCCI RJ, A MBROSIO FJ, Mikroprosesor dan Mikrokomputer, edisi ke-6,
Prentice Hall, Upper Saddle River, NJ, 2003.
[WAK 00] W AKERLY JF, Prinsip dan Praktik Desain Digital, edisi ke-3, Prentice Hall,
Upper Saddle River, NJ, 2000.
[WIL 98] W ILKINSON B., Esensi Desain Digital, Prentice Hall Europe, Hemel
Hempstead, Inggris, 1998.
[YAR 97] Y ARBROUGH JM, Logika Digital – Aplikasi dan Desain, Penerbitan Barat
Perusahaan, St. Paul, MN, 1997.
halaman 272
Indeks
A
Selain itu, 16
alfanumerik, 28
DAN, 49, 51
ANSI, 31
operasi aritmatika, 16
Selain itu, 16
divisi, 19
perkalian, 18
pengurangan, 17
ASCII, 31, 33
B
pemindah barel, 160, 163
dasar, 1, 6
BCD, 7
biner, 2, 7, 16, 18
Boole, 49, 57, 59, 64
Aljabar Boolean, 57, 59, 64
penyangga, 54
byte, 3
C
kanonik, 221
bentuk, 56
grafik, 225
sirkuit
listrik, 49
logika, 59
multi-level, 76
dua tingkat, 76
kode
ASCII, 31
BCD, 149
biner, 2, 7, 8
blok, 33
mengoreksi, 33
siklik, 34
kelebihan-3, 149
abu-abu, 28, 143, 144
biner alami, 2, 10
p-keluar-n, 29
biner yang dipantulkan, 28
universal, 31
XS-3, 149
konsensus, 223, 224, 237
D
data, 28
desimal, 18
dekoder, 121, 126, 129
DeMorgan, 57, 78, 80
demultiplexer, 121, 126
angka, 1
dividen, 19
pembagian, 2, 5, 19
pembagi, 19
tidak peduli istilah, 69, 73
dua, 66
halaman 273
260
E, F
EBCDIC, 31
sirkuit listrik, 49, 50
pembuat kode, 130, 133
variabel yang dimasukkan, 208
kelebihan-E, 12
faktorisasi, 74
titik tetap, 20
titik-mengambang, 22, 23
pecahan, 13, 15, 21
G, H, aku
polinomial generator, 34
kode abu-abu, 28
Jarak Hamming, 33
bahaya
dinamis, 92
statis, 90
heksadesimal, 5, 7
IEEE-754, 22-24, 26
implikan, 204, 221, 223, 225, 227, 230,
231, 237
penting, 204
prima, 204
K, L
Karnaugh, 65, 67, 83, 205
Peta Karnaugh, 65–73, 203, 205, 208, 216
fungsi logika, 53–55, 205
didefinisikan tidak lengkap, 235
beberapa keluaran, 73, 235, 237
gerbang logika, 49–53
DAN, 49, 51
NAND, 53
TIDAK, 53
TIDAK, 49, 51
ATAU, 49, 52
universal, 53
XNOR, 53
XOR, 50, 52
LSB, 2
M
maxterm, 56, 65, 208
mikroprosesor, 2
minterm, 55, 56, 65, 69, 203, 204, 208,
215, 217, 220, 225, 227, 228, 231, 237
kecil, 17
MSB, 2
multi-level, 76
multiplekser, 115, 120, 127, 163
perkalian, 19
perkalian, 18, 21
pengganda, 19
n
NAND, 53, 79
logika negatif, 3
TIDAK, 53, 80
TIDAK, 49, 51
nomor
biner, 16
pecahan, 13, 15
bilangan bulat, 8, 13
nyata, 20, 28
ditandatangani, 8, 12, 13
tidak ditandatangani, 13
sistem bilangan, 1
biner, 2
desimal berkode biner, 7
desimal, 1
heksadesimal, 5
oktal, 4
O, P
oktad, 66
oktal, 4, 7
operan, 17
ATAU, 49, 52
bit paritas, 31, 155
Petrick, 227, 233
generator polinomial, 35
logika positif, 3
implikan utama, 233
grafik implikan utama, 225, 237
siklik, 226, 227
pengurangan grafis, 225
Metode Petrick, 227
pembuat enkode prioritas, 136, 139, 143
hasil kali jumlah, 55, 205, 208
penundaan propagasi, 90–92
halaman 274
Indeks
261
Q, R
segi empat, 66
Quine–McCluskey, 203, 221, 235, 236
radix, 1
nyata, 20
Reed-Muller, 83
perwakilan
BCD, 7
biner, 10, 14
desimal, 1
kelebihan-E, 12
titik tetap, 20
titik-mengambang, 22
heksadesimal, 14
IEEE-754, 23, 24, 26
dalam basis B, 6
oktal, 14
tanda-besar, 9, 20
komplemen dua, 10, 11, 21
S
Shannon, 60
tanda-besar, 9, 20
penyederhanaan, 73, 235
metode aljabar, 59
metode semi-grafis, 65
metode sistematis, 203
pengurangan, 17
pengurangan, 17
jumlah produk, 55, 82, 205, 208, 230, 248
tegangan suplai, 89
T, W, X
penyangga tiga keadaan, 54
diagram waktu, 89, 90
transkoder, 143
tabel kebenaran, 55, 60, 61, 90, 115, 120, 121,
123, 128, 131, 134, 136, 137, 143, 156,
163, 209
komplemen dua, 10, 11, 21
kata, 2
XNOR, 53, 57, 61
XOR, 50, 52, 57, 61, 82
Gerbang XOR, 220
halaman 275
Halaman 276
Judul lain dari
di dalam
Teknik Elektronika
2015
D URAFFOURG Laurent, A RCAMONE Julien
Sistem Nanoelektromekanis
2014
A PPRIOU Alain
Teori Ketidakpastian dan Penggabungan Data Multisensor
C ONSONNI Vincent, F EUILLET Guy
Kawat Nano Semikonduktor Celah Pita Lebar 1: Efek Dimensi Rendah
dan Pertumbuhan
Kawat Nano Semikonduktor Celah Pita Lebar 2: Heterostruktur dan
Perangkat Optoelektronik
G AUTIER Jean-Luc
Desain Perangkat Aktif Microwave
L ACAZE Pierre Camille, L ACROIX Jean-Christophe
Kenangan yang tidak mudah menguap
Halaman 277
T EMPLIER François
Microdisplays OLED: Teknologi dan Aplikasi
T HOMAS Jean-Hugh, Y AAKOUBI Nourdin
Sensor Baru dan Rantai Pemrosesan
2013
C OSTA François, G AUTIER Cyrille, L ABOURE Eric, R EVOL Bertrand
Kompatibilitas Elektromagnetik dalam Elektronika Daya
K ORDON Fabrice, H UGUES Jérôme, C ANALS Agusti, D OHET Alain
Sistem Tertanam: Analisis dan Pemodelan dengan SysML, UML, dan AADL
L E T IEC Yannick
Kimia dalam Mikroelektronika
2012
B ECHERRAWY Tamer
Elektromagnetisme: Persamaan Maxwell, Propagasi dan Emisi Gelombang
L ALAUZE René
Sensor Kimia dan Biosensor
L E M ENN Marc
Instrumentasi dan Metrologi dalam Oseanografi
S AGUET Pierre
Analisis Numerik dalam Elektromagnetik: Metode TLM
2011
A LGANI Catherine, R UMELHARD Christian, B ILLABERT Anne-Laure
Tautan Fotonik Gelombang Mikro: Komponen dan Sirkuit
B AUDRANT Annie
Teknologi Silikon: Implantasi Ion dan Perawatan Termal
D EFAY Emmanuel
Integrasi Film Tipis Ferroelektrik dan Piezoelektrik: Konsep dan Jawaban
Aplikasi untuk Mikrosistem
Halaman 278
D EFAY Emmanuel
Dielektrik Ferroelektrik Terintegrasi pada Silikon
B ESNIER Philippe, D MOULIN Bernard
Ruang Gema Elektromagnetik
L ANDIS Stefan
Litografi nano
2010
L ANDIS Stefan
Litografi
P IETTE Bernard
Filter VHF / UHF dan Multicoupler
2009
DE S ALVO Barbara
Memori Silikon Non-volatile / Jalur Inovasi
D ECOSTER Didier, H ARARI Joseph
Sensor Optoelektronik
F ABRY Pierre, F OULETIER Jacques
Mikrosensor Kimia dan Biologis / Aplikasi dalam Media Fluida
G AUTIER Jacques
Fisika dan Pengoperasian Perangkat Silikon di Sirkuit Terpadu
M OLITON Andre
Fisika Keadaan Padat untuk Elektronika
P ERRET Robert
Perangkat Semikonduktor Elektronik Daya
S AGUET Pierre
Sirkuit Terpadu RF Pasif
halaman 279
2008
C HARRUAU Stephane
Elektromagnetisme dan Interkoneksi
2007
R IPKA Pavel, T IPEK Alois
Buku Pegangan Sensor Modern
Teks asli
Sumbangkan terjemahan yang lebih baik

Elektronik Digital 1

Diunggah oleh

Informasi Dokumen

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Elektronik Digital 1

Diunggah oleh

Hak Cipta:

Format Tersedia

Halaman 1

SERI TEKNIK ELEKTRONIK

Gambar 1.6. Konversi bilangan desimal 0,59375 menggunakan

Gambar 3.71. Rangkaian logika 1

Gambar 4.2. Peta Karnaugh lima variabel: presentasi simetris

Anda mungkin juga menyukai