ORGANISASI DAN ARSITEKTUR KOMPUTER

PROJEK AKHIR PRAK. ORKOM

DISUSUN OLEH :
MIFTAH NALAR L D
RAHAYU FRITA WINDANI
TRI RISLAN FEBRIKA

PROGRAM STUDI TEKNIK INFORMATIKA

FAKULTAS TEKNIK
UNIVERSITAS ISLAM RIAU
2021/2022
UNIPROCESSOR TRACE
IV. PENGARUH UKURAN BLOK UNTUK BERBAGAI UKURAN CACHE
Menampilkan pengaruh ukuran blok pada miss rate untuk beberapa ukuran cache.

PROSEDUR :

Jalankan SMP Cache kemudian konfigurasi sistem dengan karakteristik arsitektur sebagai
berikut:
 Processor in SMP = 1.
 Cache coherence protocol = MESI.
 Scheme for bus arbitration = Random.
 Word wide (bits) = 32.
 Main memory size = 1024 KB.
 Mapping = Fully-Associative.
 Replacement policy = LRU.
 Konfigurasikan words dengan blok menggunakan konfigurasi berikut: 8 (block size = 32
byte), 16, 32, 64, 128, 256, 512, dan 1024 (block size = 4096 byte). Untuk setiap konfigurasi
words per blok, konfigurasikan jumlah blok dalam cache untuk mendapatkan ukuran cache
berikut: 4 KB, 8 KB, 16 KB, dan 32 KB. Untuk setiap konfigurasi, dapatkan miss rate
menggunakan memory trace : Ear.

Pertanyaan :

1. Apakah miss rate meningkat atau menurun dengan meningkatnya ukuran blok?
Mengapa?

Jawaban:
Saat ukuran blok cache ditingkatkan hingga 512KB maka miss rate akan semakin menurun, tetapi saat
ukuran block 1024KB maka dengan cache yang kecil seperti 4KB akan meningkat kan nilai miss rate,
tetapi saat ukuran cache 32KB maka dengan ukuran block 1024KB nilai miss rate menjadi menurun.

Dengan cache size 4 Kb

Dengan cache size 32 Kb

2. Pada ukuran block berapa miss rate meningkat kembali? dan mengapa pada ukuran
block tersebut miss rate meningkat?

Jawaban:
Antara hit rate dan miss rate saling berlawanan dan pada akhirnya hit rate mengambil kembali posisi
pada execute dengan menghasilkan hits rate sebesar 77.694% dan miss rate sebesar 22.306%
Persaingan antara Hits dan Miss Rate

3. Apa perbedaan dari pengaruh terhadap blok terhadap berbagai ukuran cache dengan
pengaruh ukuran blok terhadap miss rate? jelaskan!

Jawaban:
Sesuai dengan ukuran cache yang diinputkan dapat disimpulkan bahwa semakin rendah ukuran cache
yang diinputkan maka hits rate juga semakin menurun dan miss rate semakin meningkat
Materi ke2
PENGARUH PEMETAAN UNTUK BERBAGAI UKURAN CACHE

Menganalisis pengaruh pemetaan pada miss rate untuk beberapa ukuran cache.

PROSEDUR :

Jalankan SMP Cache kemudian konfigurasi sistem dengan

karakteristik arsitektur sebagai berikut:
● Processor in SMP = 1.
● Cache coherence protocol = MESI.
● Scheme for bus arbitration = Random.
● Word wide (bits) = 32.
● Words by block = 64 (block size = 256 bytes).
● Blocks in main memory = 4096 (main memory size = 1024 KB)
● Replacement policy = LRU.

Konfigurasikan pemetaan menggunakan konfigurasi berikut: Direct, two-way set associative, four-
way set associative, eight-way set associative, and fully-associative (ingat: Number_of_ways =
Number_of_blocks_in_cache / Number_of_cache_sets). Untuk masing- masing konfigurasi pemetaan,
konfigurasikan jumlah blok dalam cache untuk mendapatkan ukuran cache berikut: 4 KB (16 blocks
in cache), 8 KB, 16 KB, dan 32 KB (128 blocks in cache). Untuk setiap konfigurasi, dapatkan miss
rate menggunakan memory trace: Ear.

Pertanyaan :
1. Apakah miss rate meningkat atau menurun dengan meningkatnya associativity?
Mengapa?

Jawaban:
Meningkat atau menurunnya miss rate dengan meningkat nya associativity kembali bergantung pada
block in cache nya, seperti contoh pada 128 block in cache yang dimana semua miss rate nya sama
sedangkan 64 block in cache yang dimana miss rate nya selalu meningkat setiap peningkatan
associativity
Dengan 128 block miss rate nya sama 32kb (128 block in cache)
Two way set assosiative

Four way set assosiative

Eight way set assosiative

Fully assosiative

sedangkan 64 block in cache yang dimana miss rate nya selalu meningkat setiap peningkatan
associativity.
16kb (64 block in cache)
Two way set assosiative

Four way set assosiative

Eight way set assosiative

Fully assosiative

2. Apakah pengaruh tingkat asosiatif meningkat atau menurun dengan meningkatnya

ukuran cache? Mengapa?

Jawaban:
Dengan meningkatnya ukuran cache pengaruh tingkat asosiatif meningkat, karena semakin banyak
blocknya semakin banak yang di proses oleh mesin komputer maka semakin banyak pula datanya
sehingga ukuran cache sejalan dengan banyak block nya
4kb (16 block in cache)
two way set assosiative

four way set

Eight way set

Fully assosiative

8kb (32 block in cache)

Two way set assosiative

Four way set assosiative

Eight way set assosiative

Fully assosiative
 3. Kesimpulannya, apakah peningkatan asosiatif meningkatkan kinerja sistem? Jika
jawabannya adalah ya, secara umum, yang manakah yang merupakan langkah dengan
lebih banyak manfaat: dari direct ke 2-way, 2-way ke 4-way, 4-way ke 8-way atau dari
8-way ke fully-associative?

Jawaban:
Ya, karna semakin banyak block yang diproses dan menghaslkan block cache membuat kinerja
processor semakin ringan dan lebih instan.
Materi 3
IV. PENGARUH REPLACEMENT POLICY
Menunjukkan pengaruh replacement policy pada miss rate.

PROSEDUR :

Jalankan SMP Cache kemudian konfigurasi sistem dengan karakteristik arsitektur sebagai berikut:
● Processor in SMP = 1.
● Cache coherence protocol = MESI.
● Scheme for bus arbitration = Random.
● Word wide (bits) = 16.
● · Words by block = 16 (block size = 32 bytes).
● Blocks in main memory = 8192 (main memory size = 256 KB)
● Blocks in cache = 128 (cache size = 4 KB)
● Mapping = 8-way set-associative (cache sets = 16)
● Konfigurasikan replacement policy menggunakan konfigurasi berikut: Random, LRU, LFU, dan
FIFO. Untuk setiap konfigurasi, dapatkan miss rate menggunakan trace file (ekstensi
".prg"): Mdljd, Komp, Swm, dan UComp.

Pertanyaan :

1. Secara umum, manakah replacement policy dengan miss rate terbaik? Dan mana yang
paling buruk?

Jawaban :
Replacement policy dengan miss rate terbaik adalah LRU pada traces MDLJD dengan miss rate
14,780%. Sedangkan replacement policy dengan miss rate terburuk adalah RANDOM pada SWM
dengan miss rate 22,590%

Miss Rate Terbaik Miss Rate Terburuk

LRU, TRACES : MDLJD RANDOM, TRACES : SWM

2. Apakah manfaat kebijakan LFU dan FIFO terjadi untuk semua tolok ukur atau
apakah mereka bergantung pada nilai lokalitas yang berbeda?

Jawaban :
Kebijakan Kedaluwarsa ini akan menghapuskan pada entitas-entitas dari cache yang akan
dipergunakan itu paling sedikit. Jika Frenkuensi pada setiap penggunaan entitas tersebut sama. Maka
mereka bakal berakhir oleh algorithm LRU.
 3. Kesimpulannya, apakah penggunaan replacement policy yang konkret meningkatkan
kinerja sistem? Jika jawabannya adalah ya, secara umum, yang merupakan langkah
dengan manfaat lebih: dari Random ke LRU, dari Random ke LFU, atau dari Random
ke FIFO? Mengapa ?

Jawaban :
Iya, karena proses data dengan konfigurasi secara Random pasti akan diproses terlebih dahulu
sehingga dapat dikonfigurasi pada LRU,LFU dan FIFO. Setelah di konfigurasi dari tiga tersebut, akan
diproses ke RANDOM.