ELEMENT OF CACHE DESIGN

&
PENTIUM 4 CACHE ORGANIZATION
Kelompok 5
 OUR
Della Fitria Fadhilah Ishma D.

L0122044
TEAM L0122059

Fadhila Nur A.

L0122058
 4.3
ELEMENT OF CACHE DESIGN
Elemen Desain Cache
 01 05
Cache Addresses
Write Policy
Logical
Physical 04 Write Through
Write Back
Replacement Algorithm

02 Least Recently Used (LRU)

First In First Out (FIFO) 06
Cache Size Least Frequently Used (LFU)
Random Line Size

03 07
Mapping Function
Number of Caches
Direct
Assosiative Single or Two Leve
Set Assosiative Unified or Split
CACHE MEMORY
Cache memory ialah jenis memori yang berukuran kecil
untuk menyediakan akses data instan dengan
kecepatan tinggi ke prosesor. Cache memory
menyimpan informasi dari program, aplikasi, dan data
pada perangkat yang sering kita gunakan. Kemudian
karena inilah membuat proses pengambilan data
melalui cache memory menjadi lebih cepat dan efisien
untuk terjadi.
CACHE ADDRESSES
Setiap data ditempatkan di berbagai lokasi yang
berbeda-beda, dan setiap lokasi diberi alamat memori
yang jelas supaya data itu bisa dicari dengan mudah
setiap kali dibutuhkan oleh CPU.

Ada dua jenis alamat memori yang digunakan, yaitu

physical address dan logical address. Secara singkat,
physical address adalah alamat yang sesungguhnya,
sedangkan logical address adalah alamat virtual.
LOGICAL ADDRESS VS. PHSYCAL ADRESS
PERBEDAAN LOGICAL PHSYCAL

Dasar Ini adalah alamat virtual yang dihasilkan Alamat fisik adalah lokasi di unit memori.
oleh CPU

Address Himpunan semua alamat logis yang Set semua alamat fisik yang dipetakan ke
Space dihasilkan oleh CPU mengacu pada suatu alamat logis yang sesuai disebut sebagai
program disebut sebagai Ruang Alamat Alamat Fisik.
Logis.

Visibilitas Pengguna dapat melihat alamat logis suatu Pengguna tidak pernah dapat melihat
program. alamat fisik program

Akses Pengguna menggunakan alamat logis untuk Pengguna tidak dapat langsung
mengakses alamat fisik. mengakses alamat fisik.

Generasi Alamat Logis dihasilkan oleh CPU Alamat Fisik Dihitung oleh MMU
LOGICAL CACHE
PHYSICAL CACHE
 CACHE SIZE
➔ Ukuran dari memori cache sangat menentukan bagaimana kinerja
komputer
➔ Semakin besar kapasitas cache, belum tentu kinerja komputer
menjadi semakin cepat. Hal ini dikarenakan semakin besar ukuran
cache, kinerja komputer semakin lambat karena semakin banyak
jumlah gerbang dalam pengalamatan cache.
➔ Maka, ukuran cache disesuaikan dengan kebutuhan pengguna.
UKURAN
CACHE DI
BEBERAPA
PROSESOR
 MAPPING FUNCTION
Saluran cache lebih sedikit dibandingkan dengan blok memori utama sehingga diperlukan algoritma pemetaan
blok-blok memori utama ke dalam saluran cache. Selain itu, diperlukan juga alat untuk menentukan blok memori
utama mana yang sedang memakai saluran cache. Pemilihan fungsi pemetaan akan menentukan bentuk organisasi
cache. Terdapat tiga metode yang digunakan yaitu :

Direct Mapping Associative Mapping Set-Associative Mapping

Memetakan blok memori utama Mengizinkan setiap blok memori

Pemetaan Assosiatif Set
hanya ke sebuah saluran cache utama untuk dimuatkan ke
saja sembarang saluran cache.
DIRECT MAPPING
➔ Kelebihan : Murah,Sederhana, dan mudah untuk menentukan letak
salinan data pada main memory cache
➔ Kekurangan : Setiap blok memiliki lokasi yang tepat, sehingga jika
program mengakses 2 blok yang di map ke line yang sama secara
berulang-ulang, maka cache-miss sangat tinggi
DIRECT MAPPING ➔ Sistem Kerja Direct Mapping

Terdapat 3 field, yaitu :

➔ Word identifier : informasi tentang
lokasi word atau unit addressable lainnya
dalam line tertentu pada cache.
➔ Tag identifier : disimpan pada cache
bersama dengan blok pada line. Untuk
setiap alamat memory yang dibuat oleh
CPU, line tertentu yang menyimpan copy
alamat tsb ditentukan, jika blok tempat
lokasi data tersebut sudah dikopi dari main
memory ke cache. Tag yang ada pada line
akan dicek untuk melihat apakah benar
blok yang dimaksud ada line tsb.
➔ Line identifier : informasi tentang
nomor fisik (bukan logika) line pada cache
DIRECT MAPPING
➔ Contoh Sistem Kerja Direct Mapping

Panjang alamat (s+w) bits

Jumlah unit yang dapat 2s+w words or bytes

dialamati

Ukuran Bloks sama 2w words or bytes

dengan ukuran Line

Jumlah blok memori 2s+ w/2w = 2s

utama

Jumlah line di chace M = 2r

Besarnya tag (s - r) bits

ASSOCIATIVE MAPPING
➔ Kelebihan : Cepat dan fleksibel
➔ Kekurangan : Biaya Implementasi yang lebih daripada Direct Mapping
ASSOCIATIVE MAPPING ➔ Sistem Kerja Associative Mapping

Terdapat 2 field, yaitu :

➔ Word identifier : informasi tentang
lokasi word atau unit addressable lainnya
dalam line tertentu pada cache.
➔ Tag identifier : disimpan pada cache
bersama dengan blok pada line. Untuk
setiap alamat memory yang dibuat oleh
CPU, line tertentu yang menyimpan copy
alamat tsb ditentukan, jika blok tempat
lokasi data tersebut sudah dikopi dari main
memory ke cache. Tag yang ada pada line
akan dicek untuk melihat apakah benar
blok yang dimaksud ada line tsb.
ASSOCIATIVE MAPPING
➔ Contoh Sistem Kerja Associative Mapping

Panjang alamat (s+w) bits

Jumlah unit yang dapat 2s+w words or bytes

dialamati

Ukuran Bloks sama 2w words or bytes

dengan ukuran Line

Jumlah blok memori 2s+ w/2w = 2s

utama

Jumlah line di chace Undetermined

Besarnya tag s bits

SET-ASSOCIATIVE MAPPING
➔ Kelebihan : Setiap blok memori dapat menempati lebih dari satu kemungkinan nomor line
(dapat menggunakan line yang kosong), sehingga thrashing dapat diperkecil dan jumlah tag lebih sedikit
(dibanding model associative), serta jalur untuk melakukan perbandingan tag lebih sederhana.
➔ Kekurangan : -
SET-ASSOCIATIVE MAPPING ➔ Sistem Kerja Associative Mapping

Terdapat 3 field, yaitu :

➔ Word identifier : informasi tentang
lokasi word atau unit addressable lainnya
dalam line tertentu pada cache.
➔ Tag identifier : disimpan pada cache
bersama dengan blok pada line. Untuk
setiap alamat memory yang dibuat oleh
CPU, line tertentu yang menyimpan copy
alamat tsb ditentukan, jika blok tempat
lokasi data tersebut sudah dikopi dari main
memory ke cache. Tag yang ada pada line
akan dicek untuk melihat apakah benar
blok yang dimaksud ada line tsb.
➔ Set
SET-ASSOCIATIVE MAPPING ➔ Contoh Sistem Kerja Set-Associative
Mapping

Panjang alamat (s+w) bits

Jumlah unit yang dapat dialamati 2s+w words or

bytes

Ukuran Bloks sama dengan ukuran 2w words or bytes

Line

Jumlah blok memori utama 2d

Jumlah line dalam set k

Jumlah set V=2d

Jumlah line di chace Kv = k*2d

Besarnya tag ( s – d )bits

 REPLACEMENT ALGORITHMS
➔ Algoritma penggantian adalah suatu mekanisme pergantian
blok-blok dalam memori cache yang lama dengan data baru.
➔ Dalam pemetaan langsung tidak diperlukan algoritma ini, namun
dalam pemetaan asosiatif dan asosiatif set, algoritma ini
mempunyai peranan penting untuk meningkatkan kinerja cache
memori.
 REPLACEMENT ALGORITHMS
LRU
Kelebihan:
Memiliki keakuratan yang
tinggi karena menggantikan
item yang paling jarang
digunakan.
Kekurangan:
Membutuhkan waktu
pemrosesan yang lebih banyak
karena perlu menghitung
waktu akses terakhir.
FIFO LFU
Kelebihan: Kelebihan:
Mudah Memiliki keakuratan yang
diimplementasikan dan tinggi dalam menentukan
tidak memerlukan item yang sering digunakan.
penanda waktu akses.
Kekurangan:
Kekurangan: Membutuhkan waktu
Tidak akurat dalam pemrosesan yang lebih
menentukan item yang banyak karena perlu
sering digunakan. menghitung frekuensi akses.
 WRITE POLICY

Write Policy adalah suatu keadaan apabila suatu data telah diletakkan pada
cache memory maka sebelum ada penggantian harus dicek apakah data
tersebut telah mengalami perubahan, apabila telah berubah maka data pada
memori utama harus di-update. Masalah penulisan ini sangat kompleks,
apalagi memori utama dapat diakses langsung oleh modul I/O, yang
memungkinkan data pada memori utama berubah.
 WRITE POLICY
Merupakan operasi penulisan
melibatkan data pada memori utama dan
sekaligus pada cache memori sehingga
data selalu valid.
Kekurangan teknik ini adalah
menjadikan lalu lintas data ke memori
utama dan cache sangat tinggi sehingga
mengurangi kinerja system, bahkan bisa
terjadi hang.
Merupakan teknik meminimasi
penulisan dengan cara penulisan pada
cache saja. Pada saat akan terjadi
penggantian blok data cache maka baru
diadakan penulisan pada memori utama.
Masalah yang timbul adalah
manakala data di memori utama belum
di-update telah diakses modul I/O sehingga
data di memori utama tidak valid.

Write Through Write Back

 WRITE POLICY
(Pendekatan Penyelesaian Masalah)
Bus Watching with Hardware
Write Through Transparency
Adanya perangkat keras
Setiap cache controller
tambahan yang menjamin
akan memonitoring bus
semua updating data
alamat untuk mendeteksi
memori utama melalui
adanya operasi tulis.
cache direfleksikan pada
seluruh cache yang ada.
Non Cacheable
Memory
Hanya bagian memori
utama tertentu yang
digunakan secara bersama.
Apabila ada pengaksesan
data yang tidak di-share
merupakan kegagalan
cache.
 LINE SIZE
➔ Line size (ukuran baris) adalah jumlah byte dalam satu baris atau
blok data dalam cache.
➔ Ukuran baris sangat penting dalam kinerja cache karena semakin
besar ukuran baris, semakin banyak data yang dapat disimpan di
dalam cache. Namun, semakin besar ukuran baris, semakin lambat
pula akses ke memori cache.
 NUMBER OF CACHE

Ketika cache pertama kali diperkenalkan, sistem pada umumnya memiliki satu cache.
Namun baru-baru ini, banyak ditemukan penggunaan beberapa cache. Terdapat 2
aspek dalam hal ini, yaitu :

➔ Cache Bertingkat : adalah arsitektur cache yang terdiri dari beberapa level
cache dengan tingkat kecepatan dan kapasitas yang berbeda-beda. Pada
arsitektur ini, level cache yang lebih kecil dan lebih cepat akan menyimpan
data yang paling sering digunakan, sementara level cache yang lebih besar dan
lebih lambat akan menyimpan data yang kurang sering digunakan.
 NUMBER OF CACHE

➔ Cache asosiatif (associative cache): Merupakan sebuah teknik untuk mengakses

cache dimana alamat memori tidak selalu cocok dengan alamat cache secara
langsung. Pada cache asosiatif, sebuah alamat memori dapat di-mapping ke
berbagai lokasi di cache dan data yang sesuai dapat diakses dengan
melakukan pencarian pada seluruh lokasi yang mungkin. Teknik ini
memungkinkan cache untuk memaksimalkan penggunaan ruang penyimpanan
yang tersedia dan menghindari kemungkinan terjadinya cache miss.
 NUMBER OF CACHE

CACHE YANG DISATUKAN V/S CACHE TERPISAH

➔ Cache yang disatukan adalah arsitektur cache di mana cache instruksi dan cache
data disimpan bersama-sama di dalam cache yang sama. Dalam arsitektur ini,
CPU dapat mengakses cache secara langsung tanpa memeriksa terlebih dahulu
jenis data yang sedang diakses
➔ Cache terpisah adalah arsitektur cache di mana cache instruksi dan cache data
disimpan dalam cache terpisah. Dalam arsitektur ini, CPU harus memeriksa
terlebih dahulu jenis data yang sedang diakses sebelum mengakses cache yang
sesuai.
 4.4
PENTIUM 4 CACHE ORGANIZATION
Organisasi Cache Pentium 4
 PENTIUM 4
➔ Pentium 4 adalah prosesor generasi ketujuh yang dibuat oleh Intel
Corporation dan dirilis pada bulan November 2000 meneruskan prosesor
Intel Pentium III
➔ Spesifikasi Pentium 4 :
- Cache L1 -> Cache data : 8 KB (Wilamette, Northwood); 16 KB (Prescott,
Cedar-Mill), Cache instruksi : 12 KB
- Cache L2 -> 256 KB, 512 KB, atau 1.024 KB, dalam tubuh, kecepatan
penuh (setara dengan kecepatan prosesor) dengan lebar lajur 256-bit
INTEL CACHE
EVOLUTION
ORGANISASI SEDERHANA PENTIUM 4
 QUESTION

➔ Apa perbedaan antara direct mapping,

associative mapping, dan set-associative
mapping?
➔ Pada Direct Mapping, alamat memori utama
terdiri dari tiga field. Sebutkan dan jelaskan
ketiga field tersebut!
 SOLUTION
➔ Direct Mapping: memetakan blok memori utama hanya ke sebuah saluran
cache saja.

Associative Mapping: mengizinkan setiap blok memori utama untuk dimuatkan

ke sembarang saluran cache.

Set-associative Mapping: gabungan antara Direct dan Associative mapping.

➔ Word identifier : mengidentifikasikan sebuah kata atau byte yang unik di

dalam sebuah blok memori utama.

Tag identifier : mengidentifikasi salah satu baris cache

Line identifier : mengidentifikasi salah satu blok yang dapat dimasukkan ke

dalam baris cache
THANK YOU!