William Stallings

Organisasi
dan Arsitektur Komputer
Edisi ke -8

bagian 3
Tampilan Tingkat Atas Fungsi dan
Interkoneksi Komputer
Konsep Program
• Sistem bawaan tidak fleksibel
• Perangkat keras tujuan umum dapat
melakukan tugas yang berbeda, jika diberi
sinyal kontrol yang benar
• Alih-alih memasang kembali kabel,
berikan satu set sinyal kontrol baru
Apa itu program?
• Serangkaian langkah
• Untuk setiap langkah, operasi aritmatika
atau logika dilakukan
• Untuk setiap operasi, diperlukan
serangkaian sinyal kontrol yang berbeda
Fungsi Unit Kontrol
• Untuk setiap operasi, kode unik
disediakan
—misalnya TAMBAHKAN, PINDAHKAN
• Segmen perangkat keras menerima kode
dan mengeluarkan sinyal kontrol

• Kami punya komputer!

Komponen
• Unit Kontrol dan Unit Aritmatika dan
Logika merupakan Unit Pemrosesan Pusat
• Data dan instruksi perlu masuk ke sistem
dan hasilnya keluar
—Input output
• Penyimpanan sementara kode dan hasil
diperlukan
—Memori utama
Komponen Komputer:
Tampilan Tingkat Atas
Siklus Instruksi
• Dua langkah:
—Mengambil
—Menjalankan
Ambil Siklus
• Program Counter (PC) menyimpan alamat
instruksi selanjutnya yang akan diambil
• Prosesor mengambil instruksi dari lokasi
memori yang ditunjuk oleh PC
• Tingkatkan PC
—Kecuali diberitahu sebaliknya
• Instruksi dimuat ke dalam Daftar Instruksi
(IR)
• Prosesor menafsirkan instruksi dan
melakukan tindakan yang diperlukan
Jalankan Siklus
• Memori prosesor
—transfer data antara CPU dan memori utama
• I/O prosesor
—Transfer data antara CPU dan modul I/O
• Pengolahan data
—Beberapa operasi aritmatika atau logika pada
data
• Kontrol
—Perubahan urutan operasi
—misalnya melompat
• Kombinasi di atas
Contoh Eksekusi Program
Diagram Status Siklus Instruksi
Interupsi
• Mekanisme dimana modul lain (misalnya
I/O) dapat mengganggu urutan
pemrosesan normal
• Program
—misalnya overflow, pembagian dengan nol
• pengatur waktu
—Dihasilkan oleh pengatur waktu prosesor
internal
—Digunakan dalam multi-tasking pre-emptive
• masukan/keluaran
—dari pengontrol I/O
• Kegagalan perangkat keras
—misalnya kesalahan paritas memori
Kontrol Aliran Program
Siklus Interupsi
• Ditambahkan ke siklus instruksi
• Prosesor memeriksa interupsi
—Ditunjukkan dengan sinyal interupsi
• Jika tidak ada interupsi, ambil instruksi
berikutnya
• Jika interupsi tertunda:
—Tangguhkan eksekusi program saat ini
—Simpan konteks
—Atur PC untuk memulai alamat rutin
pengendali interupsi
—Interupsi proses
—Pulihkan konteks dan lanjutkan program yang
terputus
Transfer Kontrol melalui Interupsi
Siklus Instruksi dengan Interupsi
Waktu Program
I/O Singkat Tunggu
Waktu Program
I/O yang Lama Tunggu
Siklus Instruksi (dengan Interupsi) -
Diagram Status
Beberapa Interupsi
• Nonaktifkan interupsi
—Prosesor akan mengabaikan interupsi
selanjutnya saat memproses satu interupsi
—Interupsi tetap tertunda dan diperiksa setelah
interupsi pertama diproses
—Interupsi ditangani secara berurutan saat
terjadi
• Tentukan prioritas
—Interupsi dengan prioritas rendah dapat
diinterupsi oleh interupsi dengan prioritas lebih
tinggi
—Ketika interupsi dengan prioritas lebih tinggi
telah diproses, prosesor kembali ke interupsi
sebelumnya
Interupsi Berganda - Berurutan
Beberapa Interupsi – Bersarang
Urutan Waktu dari Beberapa Interupsi
Menghubungkan
• Semua unit harus terhubung
• Jenis sambungan yang berbeda untuk
jenis unit yang berbeda
—Penyimpanan
—Input output
—CPU
Modul Komputer
Koneksi Memori
• Menerima dan mengirim data
• Menerima alamat (lokasi)
• Menerima sinyal kontrol
—Membaca
—Menulis
—Waktu
Koneksi Masukan/Keluaran(1)
• Mirip dengan memori dari sudut pandang
komputer
• Keluaran
—Menerima data dari komputer
—Kirim data ke periferal
• Memasukkan
—Menerima data dari periferal
—Kirim data ke komputer
Koneksi Masukan/Keluaran(2)
• Menerima sinyal kontrol dari komputer
• Kirim sinyal kontrol ke periferal
—misalnya memutar disk
• Menerima alamat dari komputer
—misalnya nomor port untuk mengidentifikasi
periferal
• Mengirim sinyal interupsi (kontrol)
Koneksi CPU
• Membaca instruksi dan data
• Menulis data (setelah diproses)
• Mengirim sinyal kontrol ke unit lain
• Menerima (& menindaklanjuti) interupsi
Bis-bis
• Ada sejumlah kemungkinan sistem
interkoneksi
• Struktur BUS tunggal dan ganda adalah
yang paling umum
• misalnya Kontrol/Alamat/Bus data (PC)
• misalnya Unibus (DEC-PDP)
Apa itu Bis?
• Jalur komunikasi yang menghubungkan
dua perangkat atau lebih
• Biasanya disiarkan
• Sering dikelompokkan
—Sejumlah saluran dalam satu bus
—misalnya bus data 32 bit adalah 32 saluran bit
tunggal yang terpisah
• Saluran listrik mungkin tidak ditampilkan
Bus Data
• Membawa data
—Ingatlah bahwa tidak ada perbedaan antara
“data” dan “instruksi” pada tingkat ini
• Lebar adalah penentu utama kinerja
—8, 16, 32, 64bit
Alamat bus
• Identifikasi sumber atau tujuan data
• misalnya CPU perlu membaca instruksi
(data) dari lokasi tertentu di memori
• Lebar bus menentukan kapasitas memori
maksimum sistem
—misalnya 8080 memiliki bus alamat 16 bit
yang memberikan ruang alamat 64k
Bus Kontrol
• Informasi kontrol dan waktu
—Sinyal baca/tulis memori
—Permintaan interupsi
—Sinyal jam
Skema Interkoneksi Bus
 • Seperti apa rupa bus?
—Garis paralel pada papan sirkuit
—Kabel pita
ning? —Lepaskan konektor pada papan induk
– misalnya PCI
—Kumpulan kabel
Realisasi Fisik Arsitektur Bus
Masalah Bus Tunggal
• Banyak perangkat dalam satu bus
mengarah ke:
—Penundaan propagasi
– Jalur data yang panjang berarti koordinasi
penggunaan bus dapat berdampak buruk pada
kinerja
– Jika transfer data agregat mendekati kapasitas bus
• Kebanyakan sistem menggunakan banyak
bus untuk mengatasi masalah ini
Tradisional (ISA)
(dengan cache)
Bus Kinerja Tinggi
Jenis Bus
• Berdedikasi
—Pisahkan data & baris alamat
• Multipleks
—Jalur bersama
—Alamat jalur kontrol valid atau data valid
—Keuntungannya adalah lebih sedikit garis
—Kekurangan
– Kontrol yang lebih kompleks
– Performa terbaik
Arbitrase Bus
• Lebih dari satu modul mengendalikan bus
• misalnya pengontrol CPU dan DMA
• Hanya satu modul yang dapat
mengendalikan bus pada satu waktu
• Arbitrase mungkin terpusat atau
didistribusikan
Arbitrase Terpusat atau Terdistribusi
• Terpusat
—Perangkat keras tunggal yang mengendalikan
akses bus
– Pengendali Bus
– Wasit
—Mungkin menjadi bagian dari CPU atau
terpisah
• Didistribusikan
—Setiap modul dapat mengklaim bus tersebut
—Kontrol logika pada semua modul
Waktu
• Koordinasi acara di bus
• Sinkronis
—Peristiwa ditentukan oleh sinyal jam
—Bus Kontrol mencakup garis jam
—Skor 1-0 tunggal adalah siklus bus
—Semua perangkat dapat membaca garis jam
—Biasanya disinkronkan di tepi terdepan
—Biasanya satu siklus untuk suatu peristiwa
Diagram Waktu Sinkron
Waktu Asinkron – Baca Diagram
Waktu Asinkron – Tulis Diagram
Bus PCI
• Interkoneksi Komponen Periferal
• Intel dirilis ke domain publik
• 32 atau 64bit
• 50 baris
Jalur Bus PCI (wajib)
• Garis sistem
—Termasuk jam dan reset
• Alamat & Data
—32 baris mux waktu untuk alamat/data
—Interupsi & validasi jalur
• Kontrol Antarmuka
• Arbitrasi
—Tidak dibagikan
—Koneksi langsung ke arbiter bus PCI
• Garis kesalahan
Jalur Bus PCI (Opsional)
• Garis interupsi
—Tidak dibagikan
• Dukungan cache
• Ekstensi Bus 64-bit
—Tambahan 32 baris
—Waktu dimultipleks
—2 baris untuk memungkinkan perangkat
menyetujui penggunaan transfer 64-bit
• JTAG/Pemindaian Batas
—Untuk prosedur pengujian
Perintah PCI
• Transaksi antara inisiator (master) dan
target
• Guru mengklaim bus
• Tentukan jenis transaksi
—misalnya I/O baca/tulis
• Fase alamat
• Satu atau lebih fase data
Diagram Waktu Baca PCI
Arbiter Bus PCI
Arbitrase Bus PCI
Bacaan Latar Depan
• Stallings, bab 3 (semuanya)
• www.pcguide.com/ref/mbsys/buses/

• Faktanya, baca seluruh situs!

• www.pcguide.com/