BAB V
ANALOG TO DIGITAL CONVERTER
5.1. ADC ATMEGA16
ATMEGA16 merupakan tipe AVR yang dilengkapi dengan 8 saluran ADC
internal dengan fidelitas 10 bit. Dalam mode operasinya, ADC ATMEGA16 dapat
dikonfigurasi, baik sebagai single ended input maupun pewaktuan, tegangan
referensi, mode operasi, dan kemampuan filter derau yang amat fleksibel sehingga
dapat dengan mudah disesuaikan dengan kebutuhan dari ADC itu sendiri.
Gambar 5.1.
REF1
REF0
ADLAR
MUX4
Gambar 5.2.
MUX3
MUX2
MUX1
MUX0
Register ADMUX
REF0
Berasal dari pin AVCC, dengan kapasitor eksternal pada pin AREF
Tidak dipergunakan
b. ADLAR merupakan bit pemilih mode data keluaran ADC. Bernilai awal 0,
sehingga 2 bit tertinggi data hasil konversinya berada di register ADCH dan 8 bit
sisanya berada di register ADCL, seperti dalam tabel 5.3. Apabila bernilai 1,
maka hasilnya pada tabel 5.4.
ADC
ADC
ADC
ADC
ADC
ADC
ADC
ADC
ADC
ADC
Gambar 5.4.
ADCH
ADCL
MUX4..0
Single Ended
Input
00000
ADC0
00001
ADC1
00010
ADC2
00011
ADC3
00100
ADC4
00101
ADC5
00110
ADC6
00111
ADC7
Pos Differential
Input
Neg Differential
Input
Gai
n
N/A
01000
ADC0
ADC0
10x
01001
ADC1
ADC0
10x
200
x
200
x
01010
ADC0
ADC0
01011
ADC1
ADC0
01100
ADC2
ADC2
10x
01101
ADC3
ADC2
10x
01110
ADC2
ADC2
01111
ADC3
ADC2
10000
ADC0
ADC1
1x
10001
ADC1
ADC1
1x
ADC2
ADC1
1x
10011
ADC3
ADC1
1x
10100
ADC4
ADC1
1x
10101
ADC5
ADC1
1x
10110
ADC6
ADC1
1x
10111
ADC7
ADC1
1x
11000
ADC0
ADC2
1x
11001
ADC1
ADC2
1x
11010
ADC2
ADC2
1x
11011
ADC3
ADC2
1x
11100
ADC4
ADC2
1x
10010
N/A
200
x
200
x
ADS
ADFR/AD
ADI
ADI
ADPS
ADPS
ADPS
ATE
Gambar 5.5.
Register ADCSRA
ADEN merupakan bit pengatur aktivasi ADC (pengaktif ADC). Bernilai awal 0.
Jika bernilai 1, maka ADC aktif.
b.
ADSC merupakan bit penanda mulainya konversi ADC. Bernilai awal 0 selama
konversi ADC akan bernilai 1, sedangkan jika konversi selesai, akan bernilai
0.
c.
ADFR merupakan bit pemilih mode operasi yang digunakan, ketika bit ini diset maka ADC akan menggunakan Free running di mana dalam mode ini ADC
di sample dan di update secara kontinyu. Ketika bit ini di clear maka akan
mengakhiri mode free running dan masuk ke mode konversi tunggal
d.
ADATE merupakan bit pengatur aktivasi picu otomatis operasi ADC. Bernilai
awal 0, jika bernilai1 maka konversi ADC akan dimulai pada saat transisi
positif dari sinyal picu yang diplih. Pemiliha sinyal picu menggunakan bit
ADTS pada register SFIOR.
e.
ADIF merupakan bit penanda akhir suatu konversi ADC. Bernilai awal 0. Jika
bernilai 1, maka konversi ADC pada saluran telah selesai dan data siap
diakses.
f.
g.
ADPS[2..0] merupakan bit pengatur clock ADC. Bernilai awal 000. Detail nilai
bit dalam tabel 5.2.
ADPS
ADPS
Faktor Pembagi
16
32
64
128
SFIOR merupakan register 8 bit pengatur sumber picu konversi ADC, apakah
dari picu eksternal atau dari picu internal. Susunannya dalam tabel 5.3.
ADTS
2
ADTS
ADTS
ACME
PU
PSR
PSR1
Gambar 5.6.
ADTS[2..0]
SFIO
R
Register SFIOR
berfungsi jika bit ADATE pada register ADCSRA bernilai 1. Bernilai awal 000
sehingga ADC bekerja pada mode free running dan tidak ada interupsi yang akan
dihasilkan. Detail nilai ADTS[2..0] dapat dilihat pada tabel 5.3 Untuk Operasi ADC,
bit ACME, PUD, PSR2, dan PSR10 tidak diaktifkan.
ADTS2
ADTS1
ADTS0
Sumber Picu
Komparator Analog
Timer/Counter0 Compare
Match
1
Timer/Counter0 Overflow
Timer/Counter1 Compare
Match B
Timer/Counter1 Overflow
terhadap bit ADIF (ADC Interupt Flag) pada register ADCSRA. ADIF akan benilai satu
jika konversi sebuah saluran ADC telah selesai dilakukan dan data hasil konversi
siap untuk diambil, dan demikian sebaliknya. Data disimpan dalam dua buah
register, yaitu ADCH dan ADCL.
VC C
H EAD ER 5
R 2
P0
P1
P2
P3
P4
P5
P6
P7
VC C
R 1
R ST
VC C
C 1 22pF
L1
C 3 100nF 1
SW 2
X1
C 2 22pF
Gambar 5.7.
1
1
1
1
1
1
1
1
POT
2
2
2
2
2
2
2
2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
U 4
P B 0 (X C K /T 0 )
P A 0 (A D C 0 )
P B 1 (T 1 )
P A 1 (A D C 1 )
P B 2 (IN T 2 /A IN 0 ) P A 2 (A D C 2 )
P B 3 (O C 0 /A IN 1 ) P A 3 (A D C 3 )
P B 4 (S S )
P A 4 (A D C 4 )
P B 5 (M O S I)
P A 5 (A D C 5 )
P B 6 [M IS O )
P A 6 (A D C 6 )
P B 7 [S C K )
P A 7 (A D C 7 )
R ESET
AR EF
VC C
AGN D
G N D
AVC C
XTA L2
P C 7 (T O S C 2 )
XTA L1
P C 6 (T O S C 1 )
P D 0 (R X D )
PC 5
P D 1 (T X D )
PC 4
P D 2 (IN T 0 )
PC 3
P D 3 (IN T 1 )
PC 2
P D 4 (O C 1 B )
P C 1 (S D A )
P D 5 (O C 1 A )
P C 0 (S C L )
P D 6 (IC P )
P D 7 (O C 2 )
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
J IS P
P5
P6
P7
R ST
G N D
1
2
3
4
5
VC C
A TM E G A 16