Elektronika dan Instrumentasi Departemen Teknik Elektro dan Informatika Sekolah Vokasi Universitas Gadjah Mada Sekip Unit 1, Catur Tunggal, Depokk, Kabupaten Sleman, Daerah Istimewa Yogyakarta 55281, Indonesia ranti.geotalia@mail.ugm.ac.id
Intisari- Rangkaian sekuensial merupakan rangkaian logika dimana kondisi keluarannya
dipengaruhi oleh masukan dan keadaan keluaran sebelumnya atau dengan kata lain rangkaian yang bekerja berdasarkan urutan waktu. Pada rangkaian sekuensial, ada siklus umpan balik, dimana output yang dihasilkan pada waktu ti diumpan balikkan sehingga menjadi input internal saat itu juga, bersama-sama dengan input dari luar. Karena adanya siklus umpan balik, maka terjadi penundaan waktu keluar dari data. Hal itu menjadikan rangkaian sekuensial sebagai rangkaian pengingat atau penyimpan data. Pada rangkaian sekuensial ada tiga keadaan Present Input, Present Output dan Next Output Beberapa jenis rangkaian sekuensial yaitu flip-flop, counter, register dan memori.
Kata kunci : Rangkaian Sekuensial, flip-flop, feedback, timing diagram
I. LATAR BELAKANG Dalam praktikum ini, dipraktikan rangkaian D
Berdasarkan kemampuannya menyimpan data, Latch yaitu rangkaian sekuensial yang rangkaian digital dibedakan menjadi dua berfungsi untuk meneruskan atau menyimpan macam, rangkaian kombinasional dan bit informasi sesuai dengan nilai input yang rangkaian sekuensial. Pada praktikum dimasukkan. Mengingat pentingnya kegunaan sebelumnya dikatakan bahwa rangkaian rangkaian sekuensial yang terdiri atas flip-flop, kombinasional merupakan rangkaian digital counter, register dan memori maka diperlukan yang outputnya hanya bergantung pada kondisi pemahaman yang baik tentang konsep ini. input saat ini. Sedangkan rangkaian sekuensial II. METODE PERCOBAAN merupakan rangkaian digital dimana kondisi A. Alat dan Bahan keluarannya bekerja berdasarkan urutan waktu. 1. PC dengan software altera Karakteristik dasar dari rangkaian sekuensial ini 2. 1 set FPGA yaitu adanya siklus umpan balik, sehingga B. Prosedur Percobaan waktu yang diumpanbalikkan menjadi input 1. Membuat Blinking LED dengan clock internal saat itu juga. Kedua yaitu adanya divider penundaan waktu keluar data yang dijadikan Gunakan rangkaian D Flip flop pada sebagai penyimpan data. Kemudian, rangkaian percobaan sebelumnya, kemudian sekuensial memiliki tiga kondisi kerja yakni buatlah menjadi simbol. Present input, present input dan next output. Gandakan dan sambungkan rangkaian Karakteristik terakhir adalah rangkaian yang telah menjadi simbol tersebut. penyusun pada rangkaian sekuensial minimal Buat rangkaian agar frekuensi clock terdiri dari satu elemen memori. Berkaitan menjadi antara 1 Hz sampai 5 Hz dengan jenisnya, rangkaian sekuensial terdiri Implementasikan pada FPGA dengan dari beberapa jenis salah satunya yaitu latch dan clock berada pada pin 23 flip-flop. Latch merupakan rangkaian pengunci. 2. Membuat alarm peringatan 1. Gambar Rangkaian (Terlampir) 2. Hasil Praktikum (Terlampir) Buatlah rangkaian dengan spesifikasi input p adalah push button dimana guna IV. ANALISA memanggil dan cancel. Kemudian Dari praktikum yang dilakukan, dapat diketahui output L sebagai alarm penanda atau bahwa rangkaian sekuensial merupakan panggilan rangkaian yang bekerja dalam urutan waktu. Kondisi awal led mati, jika p ditekan Untuk praktikum pertama, yaitu membuat clock maka led menyala, jika p ditekan divider dari rangkaian DFlip-flop. Praktikan kembali led akan mati dan seterusnya. diharuskan membuat clock divider dengan Implementasikan rangkaian pada menentukan sendiri frekuensinya. Rangkaian FPGA DFF yang telah dibuat simbol digandakan 3. Membuat 2 rangkaian pengatur 2 led sebanyak 26 buah kemudian disambungkan. Buatlah 2 rangkaian secara terpisah Pemilihan 26 ini kami mendapatkan frekuensi dengan input tombol p, dan output 2 0.6 Hz. Ini berdasarkan rumus f =n/60. buah led. Kondisi awal kedua led Sebelumnya, praktikan juga mencoba jumlah tersebut mati. Clock yang digunakan lain yaitu 20 dff, namun clock-nya masih terlalu adalah 0.2 detik-1 detik. Detail masing- cepat. Oleh karenanya praktikan mengambil masing rangkaian adalah : data 26. Praktikum ini dapat dikatakan berhasil. a. Saat kondisi kedua led mati, jika Selanjutnya yaitu membuat alarm peringatan. tombol p ditekan, maka led 1 Dalam merancang rangkaian sekuensial, (kanan) akan menyala. Clock terdapat beberapa langkah. Pertama adalah berikutnya kedua led menyala, membuat FSM dari masalah yang diberikan, clock berikutnya kedua led akan kemudian menyusun arsitekturnya, setelah itu mati kembali sampai tombol p praktikan menyusun encode dari state agar ditekan mudah dalam menyusun tabel kebenaran. b. Saat kondisi kedua led mati, jika Selanjutnya, adalah menyusun tabel kebenaran, tombol p ditekan, maka led 1 dimana dari tabel kebenaran itu akan dibuat (kanan) akan menyala. Kondisi kmap yang digunakan dalam menyusun akan sama sampai p ditekan lagi, rangkaian. Setelah rangkaian kemudian berikutnya kedua led diimplementasikan pada FPGA, rangkaian menyala. Lalu saat ditekan kembali berjalan sebagaimana mestinya. Pada rangkaian pushbutton p kedua led akan mati. . register merupakan gabungan rangkaian clock 4. Membuat Running number yang telah dibuat simbol dan clock divider yang Hitinglah hasil penjumlahan dari 2 digit telah dibuat sebelumnya terakhir NIM kedua anggota kelompok. Ambil hasil digit satuannya. V. KESIMPULAN Buatlah running number pada keempat 7seg FPGA Berdasarkan praktikum yang dilakukan, dapat Jika sistem dinyalakan led berawal disimpulkan bahwa : diam di 7segmen paling kanan. Ketika 1. Rangkaian sekuensial merupakan tombol start ditekan (push button rangkaian digital yang bekerja paling kiri), number akan mulai pindah berdasarkan urutan waktu ke 7 seg sebelahnya dan seterusnya. 2. Clock divider dapat disusun dari LED akan terus running sampai FPGA gabungan rangkian dflip-flop yang di-restart. jumlahnya tergantung pada kisaran frekuensi clock III. DATA HASIL 3. Perancangan rangkaian sekuensial memiliki beberapa tahap yaitu membuat FSM, menyusun arsitektur, membuat encode dari state, membuat tabel kebenaran dan menyusun desain rangkaian.
VI. REFERENSI
[1] Mareta, Rella. 2017. Job sheet Elektronika
Lanjut Perancangan Rangkaian Sekuensial :-.
[2] Universitas Gadjah Mada.-..Rangkaian
Sekuensial. Diambil dari : https://id.scribd.com/doc/34617298/Laporan- Bcd-to-Seven-Segmen (Diakses tanggal 29 September 2017 Pukul 00.45 WIB)