LABORATORIUM TEKNIK DIGITAL

FAKULTAS TEKNIK ELEKTRO

UNIVERSITAS TELKOM

0000001001010100010001010100101101000100010010010100011100000011
TUGAS PENDAHULUAN
MODUL IV
RANGKAIAN SEKUENSIAL DAN PROSES

I. SOAL TEORI
1. Jelaskan apa yang dimaksud dengan rangkaian sekuensial!
2. Gambarlah blok diagram dari rangkaian sekuensial!
3. Jelaskan perbedaan antara rangkaian sekuensial dan rangkaian kombinasional!
4. Sebutkan dan jelaskan mode operasi Shift Register!
5. Jelaskan perbedaan diagram state model Mealy dan model Moore! (minimal 2)
6. Jelaskan apa itu Process dalam VHDL dan tuliskan cara penulisannya!

II. SOAL HITUNGAN

7. Jumlahkan digit 9 dan 10 pada NIM, lalu diubah menjadi biner kemudian ambil 4 bit dari biner
tersebut. Contoh 1102153339 => 3+9=12, maka binernya 1100
Buatlah rangkaian detector sekuensial (berisikan diagram state, table state, table eksitasi, K-
Map dan persamaan logikanya), dengan ketentuan :
(NIM=1102153339) mod 4 = 3 → 3 : ganjil
a. Pria NIM ganjil
Model : Moore
Flip-flop : JK-FF

b. Wanita NIM ganjil

Model : Moore
Flip-flop : D-FF

c. Pria NIM genap

Model : Mealy
Flip-flop : : D-FF

d. Wanita NIM genap

Model : Mealy
Flip-flop : JK-FF
Bandung, 25 August 2017
Mengetahui,
Koordinator Asisten, Pembina Laboratorium Teknik Digital,

Kevin Alamsyah Yuwono Estananto,ST., MT.

NIM. 1101144112 NIP. 14741295-1