PERANCANGAN TEKNIK DIGITAL

BAB 4. PEMBEBANAN 

Pada penyambungan keluaran suatu gerbang ke masukan gerbang lain, perlu dijaga
agar masukan gerbang ini tidak terlalu membebani gerbang penggerak. Ini penting agar kisar
teganganyang diterima masih berada dalam batas-batas yang seharusnya.

Hal ini dapat dijelaskan melalui Gambar 4.1

 Gambar 4.1 Rangkaian pembebanan

Besarnya arus keluaran gerbang 1 adalah :

IO1= VO1/ (R O1+ R IN2)

Besarnya tegangan pada masukan gerbang 2 adalah :

VIN2= IO1x R IN2= R IN2x VO1/ (RO1+ RIN2)

Jadi semakin kecil RIN2 maka semakin kecil pula tegangan masukan VIN2.

Jika tegangan masukanini terlalu kecil maka ada kemungkinan bahwa tegangan ini tidak mencapai nilai
minimum untuklogika-1. Untuk mendapatkan tegangan masukan yang besar, diperlukan tahanan
masukan yangbesar. Pada rangkaian logika, tegangan masukan yang terlalu kecil tidak dapat diterima
sebagailogika-1. Oleh karena itu dalam penyambungan gerbang, perlu diperhitungkan agar tidak terjadi
pembebanan berlebihan agar tegangan masukan pada gerbang beban dapat masuk ke kisaran tegangan
untuk logika-1.

4.1. PEMBEBANAN PADA KELUARGA TTL

Pada keluarga logika jenis TTL, masukan umumnya dihubungkan pada emiter dari transistor  bipolar
seperti yang diperlihatkan pada Gambar 4.2.
5.1. ANTARMUKA TTL DAN DTL

Kedua keluarga ini mempunyai kemampuan untuk menarik arus dan beroperasi pada teganganyang
sama, yaitu 5 Volt sehingga dapat bekerjasama dengan baik. Jika TTL digunakan untukmenggerakkan
DTL maka setiap masukan DTL merupakan beban sebesar 1 U.L (unit load ) padalogika rendah dan
kurang dari 1 U.L pada logika tinggi. Jika DTL digunakan untuk menggerakkanTTL maka keluaran 2 kΩ

mampu untuk menggerakkan 8 U.L sedangkan keluaran 6 kΩ mampuuntuk menggerakkan 4 U.L.

5.2. ANTARMUKA TTL DAN ECL

Kemungkinan untuk menggunakan TTL bersama-sama dengan ECL memugkinkan paraperancang untuk
merancang rangkaian yang mampu bekerja sampai ke spektrum VHF (Very highfrequency), seperti
pengukuran frekuensi, kontrol dan operasi logika lain.

Kelebihan dari ECL ialah kecepatannya yang tinggi. Tetapi masalah-masalah dalam antarmuka
danaplikasi menyebabkan keluarga ini jarang digunakan, khususnya untuk rancangan yang
murah.Penggunaan antarmuka ECL/TTL membuka peluang untuk menggunakan ECL pada rancangan
yangmurah.

5.2.1. TTL ke ECL

 Antarmuka yang paling mudah ialah dengan menggunakan catu daya bersama sebesar 5 Voltseperti
yang diperlihatkan pada Gambar 5.1a.
 

Gambar 5.1 Antarmuka TTL dengan ECL

Tahanan R1 berfungsi untuk membatasi arus keluaran dari TTL sedangkan R2 dan R3 berfungsiuntuk
menentukan atau membatasi kisar tegangan masukan dari ECL. Keluarga ECL umumnyamenggunakan
catudaya negatip, seperti diperlihatkan pada Gambar 5.1b. Pada rangkaian ini,tegangan keluaran TTL
digeser kedaerah negatip oleh R1 dan R2 agar sesuai dengan kebutuhanECL.

5.2.2. ECL ke TTL

Pada pemakaian dengan catudaya bersama, ECL dapat menggerakkan TTL denganmenggunakan
rangkaian seperti yang diperlihatkan pada Gambar 5.2a. Pada rangkaian inikeluaran utama dan keluaran
komplemen ECL digunakan untuk mengatur transistor Q1 yangberfungsi sebagai sumber arus bagi
masukan TTL.

Gambar 5.2 Antarmuka ECL ke TTL

Pada penggunaan dengan catudaya terpisah, rangkaian pada Gambar 5.2b dapat digunakan.Pada
rangkaian ini keluaran ECL disangga oleh penguat diferensial guna membangkitkan arusmasukan bagi
TTL, sekaligus sebagai penggeser tegangan.

5.3. TTL KE CTL

CTL (complementary transistor logic ) merupakan rangkaian logika berkecepatan tinggi yangumumnya
digunakan pada komputer. Keluarga ini menggunakan gerbang AND dan keluaranwired-OR untuk
keluwesan tetapi aras logika tidak dipulihkan pada setiap gerbang. Oleh karenaitu pemulihan harus
dilakukan dengan menggunaka penyangga. Antarmuka harus dilakukansetelah pemulihan dilakukan.
Ambang masukan adalah 1 Volt, sama dengan TTL tetapi arussebesar 1 hingga 2 mA diperlukan untuk
menggerakkan masukan CTL agar dapat melampauiambang.Keluaran TTL normal dapat menggerakkan
masukan CTL tetapi kekebalan derau akan jauh lebihbaik dengan menambahkan sebuah tahanan  pull-
up , seperti yang diperlihatkan pada Gambar 5.3.Pengikut emiter dari CTL dapat mengeluarkan arus
sampai sekitar 30 mA tetapi tidak dapatmenarik arus. Oleh karena itu dibutuhkan sebuah tahanan  pull-
down . Jika dihubungkan ke bumimaka nilai tahanan tidak boleh lebih besar dari 250Ω untuk menjamin
agar VOL< 400 mV pada fan-out 1 U.L

Gambar 5.3 Antarmuka TTL ke CTL

Cara yang lebih baik ialah dengan menggunakan tahanan internal yang dihubungkan ke –2 Volt.Untuk
meningkatkan fan-out, tahanan ini dapat diparalel dengan sebuah tahanan luar seperti
yangdiperlihatkan pada Gambar 5.4.

Gambar 5.4 Antarmuka CTLke TTL

5.4. ANTARMUKA TTLDENGAN CMOS

Jika menggunakan catudaya5 Volt, keluaran CMOS seri B(buffered) dijamin dapatmenarik arus sampai
0,4 mA pada VOL= 0,4 Volt. Ini sesuai dengan kebutuhan TTL seri LS. Jika CMOS menggunakan catudaya
lebih besar dari 5 Volt, masukan TTL LS harus di-clamping ke VCCuntuk menghindaribreakdown pada
masukannya pada saat CMOS mengeluarkan tegangan lebih besar dari 5 Volt.  Ambang masukan VIH
dari CMOS bisa sampai 70% dari VDDsedangkan VILtidak pernah dibawah30%. Oleh karena itu, VOL dari
TTL mmenuhi kebutuhan CMOS tetapi tahanan  pull-up dibutuhkanuntuk menjamin agar VOH dari TTL
mencukupi kebutuhan CMOS

5.4.1. CMOS ke TTL

Piranti CMOS dapat menggunakan tegangan catu yang berkisar antara 3 hingga 15 Volt.
Jikamenggunakan tegangan catu 3 Volt maka tegangan keluaran adalah sekitar 0 Volt unutk logika-0dan
sekitar 3 Volt untuk logika-1. Sedangkan jika menggunakan tegangan catu 15 Volt makategangan
keluaran adalah sekitar 0 Volt untuk logika-0 dan sekitar 15 Volt untuk logika-1.Piranti TTL menggunakan
tegangan catu sebesar 5 Volt dengan tegangan keluaran sebesar 0,8Volt untuk logika-0 dan 2 Volt untuk
logika-1. Untuk menyesuaikan tegangan keluaran danmasukan maka piranti CMOS dapat dicatu dengan
tegangan yang sama dengan TTL, yaitusebesar 5 Volt. Namun kecepatan CMOS akan sangat berkurang
jika dioperasikan dengantegangan catu sebesar 5 Volt. Untuk mendapatkan kecepatan maksimum,
umumnya CMOSmenggunakan tegangan catu sebesar 15 Volt. Dengan demikian maka tegangan
keluaran adalahsekitar 0 Volt untuk logika-0 dan 15 Volt untuk logika-1. Ini tidak sesuai dengan tegangan
masukandan keluaran TTL. Oleh karena itu dibutuhkan suatu rangkaian antarmuka.

Selain masalah ketidak sesuaian tegangan masukan dan keluaran, impedansi kedua piranti ini juga tidak
sesuai. Piranti CMOS memiliki arus keluaran yang kecil, yaitu:

IOL= 0,8 mA IOH= – 0,36 mA untuk tegangan catu sebesar 5 Volt.

 Arus keluaran ini tidak cukup untuk menggerakkan TTL karena arus masukan TTL adalah :

IIL= – 1,6 mA IIH= 40 uA

Untuk mengatasi ini dapat digunakan suatu IC CMOS yang dirancang khusus untuk keperluan ini,yaitu
CD4049 atau CD4050. CD 4049 adalah sebuah Hex Inverting Buffer yang dalam setiap IC terdapat enam
buah inverter sedangkan CD4050 adalah sebuah Hex Non-inverting Buffer yang dalam setiap IC terdapat
enam buah Buffer. IC antarmuka ini hanya dapat digunakan jika tegangan catu CMOS sama dengan TTL,
yaitu 5 Volt. Jika tegangan catu berbeda makadiperlukan penggeser tegangan (level shifter ). Penggeser
tegangan ini bisa dirancang denganmenggunakan transistor bipolar seperti yang diperlihatkan pada
Gambar 5.5.
 Gambar 5.5 Rangkaian antarmuka CMOS ke TTL

Pada rangkaian antarmuka ini, tranisistor bipolar dioperasikan sebagai sakelar yang menghasilkan
tegangan keluaran sebesar 0 Volt jika jenuh dan 5 Volt jika menyumbat. Transistor akan jenuh
jikamendapat arus basis yang cukup besar dan akan menyumbat jika tidak mendapat arus basis. Karena
transistor bekerja sebagai penguat emiter bersama maka tegangan keluarannya berlawanan dengan
tegangan masukannya. Untuk mengkoreksi ini digunakan sebuah inverter  jenis CMOS sehingga
rangkaian ini sesuai dengan rangkaian penggerak yang juga CMOS. Inverter ini akan menghasilkan arus
basis jika keluarannya tinggi dan tidak menghasilkan arus basis jika keluarannya rendah.

Jika keluarannya inverter tinggi maka besarnya arus basis adalah :

IB= {(VOH– VBE) / R1} – VBE/ R 

 Agar tranisistor bisa jenuh maka faktor penguatan arus dari transistor harus cukup besar sehingga :

β.IB ≥ IC(MAX) IB≥IC(MAX)/β

dimana β =faktor penguatan arus dari transistor

 IC(MAX)= (VCC– VCE(SAT)) / R3

VCE(SAT)= VCEsaturasi dari transistor

 Besarnya tahanan R1 harus cukup kecil agar arus basis cukup besar untuk membuat transistor
menjadi jenuh. Besarnya nilai tahanan R1 adalah :
R1≤ (VOH– VBE) / IB
Tahanan R2 berfungsi untuk membuang arus bocor kolektor-basis agar transistor dapatmenyumbat
pada saat keluaran inverter rendah. Nilai R2 harus cukup kecil sehingga dapatmembuat tegangan basis
kurang dari 0,6 Volt agar arus basis menjadi nol. Besarnya R2 adalah :
R2≤ 0,6 V / ICBO
dimana ICBO= arus bocor kolektor basis dengan emiter terbuka.
Jika memungkinkan maka rangkaian antarmuka diatas dapat disederhanakan dengan mengganti
gerbang N1dengan gerbang NAND seperti yang diperlihatkan pada Gambar 5.6.

Gambar 5.6 Rangkaian antar muka yang disederhanakan

Dengan demikian maka inverter INV1 tidak diperlukan lagi.

Agar tidak membebani gerbang CMOS, tahanan R1 harus cukup besar. Namun hal ini akan
mengakibatkanarus basis transistor menjadi kecil. Agar dapat jenuh dengan arus basis yang kecil ini,
transistor harusmemiliki βyang cukup besar.

5.4.2. TTL ke CMOS

Piranti TTL memiliki arus keluaran yang cukup besar sehingga dapat menggerakkan masukanpiranti
CMOS. Masalahnya adalah perbedaan tegangan. Tegangan keluaran TTL adalah :

VOL: 0 sampai 0,8 Volt VOH: 2 sampai 5 Volt

Jika CMOS menggunakan tegangan catu sebesar 15 Volt maka tegangan masukan yangdibutuhkan
adalah :
VIL: 0 sampai 2,5 Volt VIH: 12,5 sampai 15 Volt

Oleh karena itu VOH TTL tidak dapat memenuhi VIH CMOS. Untuk mengatasinya diperlukanrangkaian
antarmuka untuk mengubah aras tegangan. Rangkaian ini bisa menggunakan penguat transistor seperti
pada Gambar 5.7

Gambar 5.7 Rangkaian antar muka TTL ke CMOS

Karena masukan CMOS memiliki impedansi yang tinggi maka masukan ini tidak akan membebani
transistor sehingga tahanan kolektor, dalam hal ini R3 dapat dibuat besar. Tetapi jika nilai R3 terlalu
besar maka tahanan ini dengan kapasitansi masukan CMOS akan membentuk tapis lolos bawah sehingga
meredam frekuensi tinggi. Hal ini dipelihatkan pada Gambar 5.8.

Gambar 5.8 Bentuk gelombang tegangan pada titik A dan titik B

Dari Gambar 4 terlihat bahwa kenaikan tegangan VB berlangsung lambat karena terjadi proses pengisian
kapasitansi CIN melalui tahanan R3 sedangkan penurunan tegangan berlangsung lebih cepat karena
pengosongan CIN dilakukan oleh transistor dengan arus yang lebih besar.

Pada frekuensi yang lebih tinggi maka kenaikan tegangan VB akan berlangsung lebih lambat sehingga
ada kemungkinan bahwa tegangan harus turun kembali sebelum sempat mencapai logika-1. Hal ini
dapat dilihat pada Gambar 5.9
 Gambar 5.9 Bentuk gelombang tegangan pada titik A dan titik B pada frekuensi tinggi

Jika ini terjadi maka rangkaian akan gagal bekerja karena tidak pernah mendapat masukan logika-1. Oleh
karena itu nilai tahanan R3 tidak boleh terlalu besar