LAPORAN PRAKTIKUM 13:

MENDESAIN RANGKAIAN
EQUALITY COMPARATOR
FOUNDATION DIGITAL DESIGN

Disusun Oleh:
Nama : Agus Fitriyani
NPM : 1061904
Kelas : 2 TRPL

Dosen : Irwan, M.Sc. Ph.D.

Mata Kuliah : Foundation Digital Design

DESEMBER 08, 2020

POLITEKNIK MANUFAKTUR NEGERI BANGKA BELITUNG
Kawasan Industri Air Kantung, Sungailiat, Bangka, 33211
 Mendesain Rangkaian Equality Comparator

a. Ekspresi Logika dari Tabel Kebenaran

Input Output
A1 A0 B1 B0 X
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1

K-Map:

B1B0 B1’ B1

A1A0 00 01 11 10

00 1 A0’
A1’
01 1
A0
11 1
A1
10 1 A0’

B0’ B0 B0’

Ekspresi Logika yang didapat:

X = A1’A0’B1’B0’ + A1’A0B1’B0 + A1A0’B1B0’ + A1A0B1B0

Teknologi Rekayasa Perangkat Lunak

Agus Fitriyani 1061904
1
b. Penyederhanaan Ekspresi Logika
Penyederhanaan dengan K-Map:

B1B0 B1’ B1

A1A0 00 01 11 10

00 0 0 0 A0’
A1’ 01
0 0 0
A0
11 0 0 0
A1
10 0 0 0 A0’

B0’ B0 B0’

Hasil penyederhanaan:
X’ = A1B1’ + A1’B1 + A0B0’ + A0’B0 = A1 ⊕ B1 + A0 ⊕ B0
X = (A1 ⊕ B1 + A0 ⊕ B0)’

c. Rangkaian Gerbang Logika

d. Hasil Percobaan, Analisa dan Kesimpulan
0000 0001

0010 0011

0100 0101
0110 0111

1000 1001

1010 1011
 1100 1101

1110 1111

Tabel Kebenaran:
Input Output
A1 A0 B1 B0 X
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
 1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1

Berdasarkan tabel pada poin a, didapatkan ekspresi logika untuk output, yaitu:
X = A1’A0’B1’B0’ + A1’A0B1’B0 + A1A0’B1B0’ + A1A0B1B0
Kemudian ekspresi logika tersebut dapat disederhanakan lagi menggunakan K-Map,
sehingga bentuk akhir ekspresi logika diatas yaitu:
X = (A1 ⊕ B1 + A0 ⊕ B0)’
Kemudian, berdasarkan hasil percobaan yang telah dilakukan, rangkaian tersebut
memiliki 2 input yaitu A dan B dimana masing-masing input memiliki inputan paralel
berupa A1 dan A0 serta B1 dan B0. Sementara itu, output yang dihasilkan hanyalah satu
buah output.
Berdasarkan tabel kebenaran yang ada serta setelah memerhatikan hasil percobaan
rangkaian, dapat disimpulkan bahwa sesuai namanya, Equality Comparators akan
membandingkan inputan A dengan inputan B, dimana output hanya akan bernilai 1
apabila A1A0 = B1B0. Hal ini akan menyebabkan rangkaian dengan 2 inputan A dan B
yang masing-masing memiliki inputan paralel 1 dan 0 hanya akan menghasilkan 4 output 1
dan 12 output 0. Ini dikarenakan hanya ada 4 kondisi dimana A1 A 0 = B1B0 terpenuhi,
yaitu 0000, 0101, 1010, dan 1111.