SR FLIP-FLOP

SR Flip-Flop yaitu rangkaian Flip-Flop yang mempunyai 2 jalan keluar Q dan Q

(atasnya digaris). Simbol-simbol yang ada pada jalan keluar selalu berlawanan satu dengan
yang lain. SR-FF adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan S
(Set). Bila S diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0
dan Q not pada logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan output
akan berubah menjadi Q berada pada logik 1 dan Q not pada logika 0.

Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat menempati salah
satu dari dua keadaan stabil yaitu stabil I diperoleh saat Q =1 dan Q not = 0, stabil ke II
diperoleh saat Q=0 dan Q not = 1 yang diperlihatkan pada gambar berikut:

Gambar SR-FF yang disusun dari gerbang NAND

Tabel Kebenaran:

Keterangan:
memory = 1/0
dont care = Q dan Qnot nilainya 1 atau 0 
Q = 0 [reset]
Q = 1 [set]

Yang dimaksud kondisi terlarang yaitu keadaaan yang tidak diperbolehkan kondisi
output Q sama dengan Q not yaitu pada saat S=0 dan R=0. Yang dimaksud dengan kondisi
memori yaitu saat S=1 dan R=1, output Q dan Qnot akan menghasilkan perbedaan yaitu jika
Q=0 maka Qnot=1 atau sebaliknya jika Q=1 maka Q not =0.

Simbol untuk SR Flip-flop sebagai berikut :

Gambar Simbol SR Flip-Flop

DETAK (CLOK)

SR Flip-Flop di atas bekerja secara asinkron. Nilai S dan R dapat berubah kapan saja dan
dalam tempo yang tidak bersasmaan. Detak (clock) ditambahkan pada sisi masukan untuk
menjaga sinyal agar bekerja dalam tenggang tempo yang bersamaan. Kendali ini membantu
flip-flop lebih stabil. Detak ditambahkan sebelum sinyal S dan R masuk ke dalam rangkaian
flip-Flop. Masing-masing sinyal masukan di NAND-kan dengan detak.

Pada saat detak bernilai 0, tidak ada perubahan sinyal yang masuk ke dalam flip-flop.
Sebaliknya, jika detak bernilai 1 maka kondisi keluaran flip-flop, Q, akan menyesuaikan
dengan kondisi masukan S dan R, berdasar aturan dalam tabel kebenaran.

SR Flip-Flop yang disempurnakan memiliki 3 sinyal masukan dan 2 jalur keluaran.

Gambar SR Flip-Flop ditambah Detak (Clock)

Simbol untuk SR Flip-Flop yang telah ditambahkan detak :

 Gambar Simbol SR Flip-Flop ditambah Detak (Clock)

SUMBER
https://www.scribd.com/document/243749165/Flip-flop

SUMBER