37

BAB VI
PERANCANGAN SISTEM

Perancangan sistem minimum 8088 adalah perancangan peta

memori dan peta I-O. Pada sistem minimum 8088 untuk pemetaan
memori dan I-O dapat digabung dalam suatu peta atau dapat juga
terpisah. Untuk perancangan peta memori ada dua lokasi address
yaitu program disimpan pada lokasi address memori ROM dan data
disimpan pada lokasi address RAM. Biasanya ROM dipakai sebuah IC
ROM tetapi untuk RAM dapat dipakai lebih dari satu IC RAM, misalkan
IC RAM untuk interrupt dan IC RAM untuk data.

6.1 Peta terpisah untuk memori dan I-O

6.1.1 Pemetaan Memori

Dirancang sistem minimum yang menggunakan 2 RAM dan 1
ROM yaitu RAM 6116 (2 KB) dan RAM 6264 (8 KB) dan ROM 27128
(16 KB). Adapun perancangan peta memori ini adalah seperti 25.
Untuk dapat mengakses address dari RAM-0 6116 (2 KB)
menggunakan pin A0 sampai dengan pin A10 dan RAM-1 6264 (8 KB)
menggunakan pin A0 s/d A12 sedangkan untuk ROM 27128 (16KB)
menggunakan pin A0 s/d A13. Dalam membedakan alamat dari ketiga
memori tersebut dapat menggunakan address A14 s/d A19. RAM-0
dengan RAM-1 dibedakan dari A14, jika A14 berlogika 0 maka
merupakan akses address RAM-0 dan jika A14 berlogika 1 maka
merupakan akses address RAM-1. ROM yang ber-address paling
tinggi dengan kapasitas 16 KB sehingga address A19 s/d A14
berlogika 1. Rangkaian decoder dapat dirancang untuk membedakan
RAM dengan ROM yaitu menggunakan A14 dan A15 seperti
rangkaian pada gambar 26.
00000

RAM-0 6116 (2 KB)

007FF
 38

00800

Kosong

0FFFF

10000

RAM-1 6264 (8 KB)

11FFF

12000

Kosong

FBFFF

FC000

ROM 27128 (16 KB)

FFFF0

Jump RESET

FFFFF

Gambar 25 Peta memori

Soal:
1. Buatlah peta memori dan rangkaian decoder memori serta
rangkaian lengkapnya untuk memori yang terdiri dari ROM
27256(32 kB), RAM-0 6116, RAM-1 6232(4 kB), RAM-2 6264,
dan RAM-3 62128(16 kB).
 39

6.1.2 Pemetaan I-O

Dirancang sistem minimum yang menggunakan 4 komponen I-O
yaitu PPI-0 8255 dan PPI-1 8255, PIT 8253 serta PIC 8259. Untuk PPI
8255 masing-masing membutuhkan 4 kombinasi address (A1 A0 yaitu
0 s/d 3 Byte), PIT 8253 membutuhkan 4 kombinasi address yaitu
A1A0 serta PIC 8259 membutuhkan 2 kombinasi address yaitu A0.
Adapun perancangan peta I-O ini adalah seperti gambar 27.
 40

Gambar 26 Rangkaian memori dan decoder-nya

00000

PPI-0 8255 (4 B)
 41

00003

00004

Kosong

000FF

00100

PPI-1 8255 (4 B)

00103

00104

Kosong

001FF

00200

PIT 8253 (4 B)

00203

00204 Kosong

003FF

00400

PIC 8259 (2 B)

00401

00402
 42

Kosong

FFFFF

Gambar 27 Peta I-O

Untuk dapat mengakses address dari PPI-0 8255 (4 B)

menggunakan pin A0 dan A1 dan PPI-1 8255 (4 B) menggunakan pin
A0 s/d A1, PPT 8253 (4 B) menggunakan pin A0 s/d A1, sedangkan
untuk PIC 8259 (2 B) menggunakan pin A0. Dalam membedakan
alamat dari keempat komponen I-O tersebut seperti peta I-O diatas
maka digunakan address A2 s/d A19. PPI-0 dengan PPI-1 dibedakan
dari A4, jika A4 berlogika 0 maka merupakan akses address PPI-0 dan
jika A4 berlogika 1 maka merupakan akses address PPI-1. PIT dapat
dibedakan dari komponen I-O yang lain dari pin address A5, jika A5
berlogika 1 dan yang lain (A2 s/d A19) berlogika 0 maka address ini
merupakan address PIT. Untuk PIC yang membedakan address-nya
dengan komponen lain adalah pin address A6. Rangkaian decoder
dapat dirancang untuk membedakan PPI-0, PPI-1,
PIT dan PIC menggunakan A4, A5 dan A6 seperti rangkaian pada
gambar 28.
 43

Gambar 28 Rangkaian I-O dan decoder-nya

Soal:
 44

2. Buatlah peta I-O, rangkaian decoder I-O dan rangkaian

lengkapnya untuk I-O yang terdiri dari dua buah IC PPI 8255,
PIT 8253, PIC 8259 dan ADC 0809.

6.2 Peta gabungan memori dan I-O

Dirancang sistem minimum yang menggunakan 2 RAM dan 1 ROM

yaitu RAM 6116 (2 KB) dan RAM 6264 (8 KB) dan ROM 27128 (16
KB) serta 4 komponen I-O yaitu PPI-0 8255 dan PPI-1 8255, PIT 8253
serta PIC 8259. Adapun perancangan peta gabungan memori dan I-O
ini adalah seperti 29.
00000

RAM-0 6116 (2 KB)

007FF

00800
Kosong
0FFFF

10000

PPI-0 8255 (4 B)

10003

10004
Kosong
1FFFF

20000

RAM-1 6264 (8 KB)

21FFF

22000 Kosong
 45

2FFFF

30000

PPI-1 8255 (4 B)

30003

30004
Kosong
3FFFF

40000

PIT 8253 (4 B)

40003

40004
Kosong
4FFFF

50000

PIC 8259 (2 B)

50001

50002
Kosong
FBFFF

FC000

ROM 27128 (16 KB)

FFFF0

Jump RESET
 46

FFFFF

Gambar 29 Peta memori

Untuk dapat mengakses address memori dari RAM-0 6116 (2

KB) menggunakan pin A0 sampai dengan pin A10 dan RAM-1 6264 (8
KB) menggunakan pin A0 s/d A12 sedangkan untuk ROM 27128
(16KB) menggunakan pin A0 s/d A13. Sedangkan untuk mengakses
address I-O dari PPI-0 8255 (4 B), PPI-1 8255 (4 B), PIT 8253 (4 B)
menggunakan pin A1A0 dan PIC 8259 (2 B) menggunakan pin A0.
Dalam membedakan alamat dari 3 komponen memori dan 4
komponen I-O tersebut dapat menggunakan address A14 s/d A19.
Untuk RAM-0 semua berlogika 0 (A14 s/d A19), RAM-1 hanya A17
yang berlogika 1 dan selain itu berlogika 0 (A14 s/d A19), ROM semua
berlogika 1 (A14 s/d A19), PPI-0 hanya A16 yang berlogika 1 dan
selain itu berlogika 0 (A14 s/d A19), PPI-1 hanya A17A16 yang
berlogika 1 dan selain itu berlogika 0 (A14 s/d A19), PIT hanya A18
yang berlogika 1 dan selain itu berlogika 0 (A14 s/d A19), PIC hanya
A18A16 yang berlogika 1 dan selain itu berlogika 0 (A14 s/d A19).
Adapun tabel kebenaran peta memori dan I-O adalah seperti tabel 4.
Rangkaian decoder dapat dirancang untuk membedakan ketujuh
komponen memori dan I-O tersebut rangkaian pada gambar 30.
Tabel 4 Tabel kebenaran Peta memori dan IO

Tipe Alamat
memori / address
A19 A18 A17 A16 A15 – A12 A11 – A8 A7 – A4 A3 – A0
I-O

awal 0 0 0 0 0000 0000 0000 0000

RAM-0
akhir 0 0 0 0 0000 0111 1111 1111
(2 KB =7FFH
)
0 0 0 0 0000 0xxx xxxx xxxx
 47

6116

RAM-1 (8 awal 0 0 1 0 0000 0000 0000 0000

KB =
akhir 0 0 1 0 0001 1111 1111 1111
1FFFH )
0 0 1 0 000x xxxx xxxx xxxx
6264

ROM (16 awal 1 1 1 1 1100 0000 0000 0000

KB =
akhir 1 1 1 1 1111 1111 1111 1111
3FFFH )
1 1 1 1 11xx xxxx xxxx xxxx
27128

Port A 0 0 0 1 0000 0000 0000 0000

PPI-0 PPI Port B 0 0 0 1 0000 0000 0000 0001

8255 Port C 0 0 0 1 0000 0000 0000 0010

CW 0 0 0 1 0000 0000 0000 0011

Port A 0 0 1 1 0000 0000 0000 0000

PPI-1 PPI Port B 0 0 1 1 0000 0000 0000 0001

8255 Port C 0 0 1 1 0000 0000 0000 0010

CW 0 0 1 1 0000 0000 0000 0011

Counter
0 1 0 0 0000 0000 0000 0000
0

Counter
0 1 0 0 0000 0000 0000 0001
PIT 8253 1

Counter 0 1 0 0 0000 0000 0000 0010

 48

Reg.
0 1 0 0 0000 0000 0000 0011
Control

ICW 1 0 1 0 1 0000 0000 0000 0000

PIC 8259 ICW 2 0 1 0 1 0000 0000 0000 0001

Soal:
3. Buatlah peta, rangkaian decoder dan rangkaian lengkap memori
dan I/O untuk memori yang terdiri dari ROM 27256, RAM-0
6116, RAM-1 6232, RAM-2 6264, dan I-O yang terdiri dari IC
PPI 8255, PIT 8253, PIC 8259 dan ADC 0809.
 49

Gambar 30 Rangkaian memori, I-O dan decoder-nya

Address ROM pada sistem mikroprosesor 8088 ditempatkan pada

address paling tinggi karena setelah tombol RESET ditekan
mikroprosesor 8088 akan menuju ke address FFFF0H. Untuk menuju
ke address awal program maka di address FFFF0H s/d FFFFFH diisi
dengan program JUMP ke awal program. Adapun perhitungan dalam
menentukan address awal JUMP RESET adalah sebagai berikut:
 50

FFFFF uP 8088 mampu mengakses 1 MB (A19 – A0)

3FFF _ kapasitas EPROM 27128 (16 KB)

FC000 address awal EPROM pada sistem mikroprosesor

8088

FFFF0 address awal program JUMP RESET pada sistem

uP 8088

FC000 _ address awal EPROM

3FF0 address awal JUMP RESET pada EPROM 27128

16 KB)

Perhitungan dalam menentukan origin dari software, misalkan dengan

origin 100H adalah:

FC000 dalam segment : offset yaitu FC00 : 0000 (org

0H)

100 _

FBF00 dalam segment : offset yaitu FBF0 : 0100 (org

100H) pada sistem uP 8088

3FF0
 51

100 +

40F0 lokasi jump reset pada EPROM 16 KB org 100H