Digital 2017

ET- UN-ELDIG-2017
MODUL
PRAKTIKUM DIGITAL
JURUSANTEKNIK ELEKTRO
FAKULTAS TEKNIK
UNIVERSITAS ISLAM “45” BEKASI
2017
Lab Elektro Unisma Bekasi

ET- UN-ELDIG-2017
DAFTAR ISI
PRAKTIKUM 1 MULTIVIBRATOR (IC 555)......................................................1
1.1 Dasar Teori......................................................................................1
1.2 Tujuan Praktikum.............................................................................4
1.3 Monostabil Multivibrator..................................................................4
1.3.1 Alat dan Bahan...........................................................................4
1.3.2 Langkah Kerja............................................................................5
1.4 Astabil Multivibrator.........................................................................6
1.4.1 Alat dan Bahan...........................................................................6
1.4.2 Langkah Kerja............................................................................6
1.5 Soal..................................................................................................7
PRAKTIKUM 2 RS FLIP-FLOP.........................................................................8
2.1 Teori Dasar......................................................................................8
2.2 Tujuan Praktikum...........................................................................10
2.3 Alat dan Bahan..............................................................................10
2.4 Langkah Kerja................................................................................10
PRAKTIKUM 3 D FLIP FLOP.........................................................................12
3.1 Teori Dasar....................................................................................12
3.3 Alat dan Bahan..............................................................................14
3.4 Langkah Kerja................................................................................14
3.4.1 D FF dengan gerbang dasar.....................................................14
3.4.2 D FF dengan IC 7474................................................................15

ET- UN-ELDIG-2017
PRAKTIKUM 4 FLIP-FLOP JK........................................................................16
4.1 Teori Dasar....................................................................................16
4.3 Alat dan Bahan..............................................................................18
4.4 Langkah Kerja................................................................................19
4.4.1 JK FF dengan gerbang dasar....................................................19
4.4.2 JK FF dengan IC 7476...............................................................20
PRAKTIKUM 5 ON OFF ONE BUTTON..........................................................22
5.1 Dasar Teori....................................................................................22
5.3 Alat dan Bahan..............................................................................22
5.4 Langkah Kerja................................................................................22
5.4.1 ON OFF one button dengan D FF..............................................22
5.4.2 ON OFF one button dengan JK FF.............................................23
PRAKTIKUM 6 COUNTER UP.......................................................................25
6.1 Dasar Teori....................................................................................25
6.3 Counter Up Asynchronous dengan JK FF........................................25
6.3.1 Alat dan Bahan.........................................................................26
6.3.2 Langkah Kerja..........................................................................26
6.4 Counter Up Asynchronous dengan D FF........................................27
6.4.1 Alat dan Bahan.........................................................................27
6.4.2 Langkah Kerja..........................................................................27
PRAKTIKUM 7 COUNTER DOWN.................................................................28
7.1 Counter Down Asynchronous dengan JK FF...................................28
7.1.1 Alat dan Bahan.........................................................................28
7.1.2 Langkah Kerja..........................................................................28

ET- UN-ELDIG-2017
7.2 Counter Down Asynchronous dengan D FF....................................29
7.2.1 Alat dan Bahan.........................................................................29
7.2.2 Langkah Kerja..........................................................................29
PRAKTIKUM 8 UP DOWN COUNTER 74192.................................................31
8.1 Up Down Counter Asyncronous dengan IC 74192.........................31
8.1.1 Alat dan Bahan.........................................................................33
8.1.2 Langkah Kerja..........................................................................34
8.2 Soal................................................................................................35
PRAKTIKUM 9 MULTIPLEXER......................................................................36
9.1 Teori Dasar....................................................................................36
9.3 Multiplexer 2 channal 1 bit dengan gerbang logika.......................37
9.3.1 Alat dan Bahan.........................................................................37
9.4 Langkah Kerja................................................................................38
9.5 Multiplexer 2 channal 1 bit dengan IC 74157................................39
9.5.1 Langkah Kerja..........................................................................39
9.6.1 Langkah Kerja..........................................................................40
9.7.1 Langkah Kerja..........................................................................42
PRAKTIKUM 10 DEMULTIPLEXER................................................................44
10.1 Teori Dasar....................................................................................44
10.3 Demultiplexer 2 to 4 dengan gerbang logika................................44
10.3.1 Alat dan Bahan.........................................................................44
10.4 Langkah Kerja................................................................................44
10.5 Demultiplexer 2 to 4 dengan IC 74139..........................................45

ET- UN-ELDIG-2017
10.5.1 Alat dan Bahan.........................................................................45
10.5.2 Langkah Kerja..........................................................................45
10.6 Demultiplexer 74LS138.................................................................46
10.6.1 Alat dan Bahan.........................................................................48
10.6.2 Langkah Kerja..........................................................................48
PRAKTIKUM 11 DECODER (BCD)................................................................50
11.1 Teori Dasar....................................................................................50
11.3 Decoder Biner to Desimal (BCD)....................................................50
11.4 Alat dan Bahan..............................................................................50
11.5 Langkah Kerja................................................................................51
PRAKTIKUM 12 DECODER (BCO)................................................................53
12.1 Teori Dasar....................................................................................53
12.3 Decoder Biner to Octal (BCO)........................................................54
12.4 Alat dan Bahan..............................................................................54
12.5 Langkah Kerja................................................................................54
PRAKTIKUM 13 DEKODER BCD TO 7 SEG...................................................56
13.1 Teori Dasar....................................................................................56
13.3 Alat dan Bahan..............................................................................60
13.4 Langkah Kerja................................................................................61
PRAKTIKUM 14 UP DOWN COUNTER 7 SEG...............................................63
14.2 Alat dan Bahan..............................................................................63
14.3 Langkah Kerja................................................................................63
14.4 Soal................................................................................................64

ET- UN-ELDIG-2017
PRAKTIKUM 15 UP DOWN COUNTER (2) 7 SEG..........................................65
15.1 Alat dan Bahan..............................................................................65
15.2 Langkah Kerja................................................................................65
15.3 Soal................................................................................................66

ET- UN-ELDIG-2017
Daftar Gambar
Gambar 1. 1 Astabil multivibrator dengan IC 555.....................................................................2

Gambar 1. 2 Sinyal status Astabil Multivibrator.......................................................................3
Gambar 1. 3 Astabil Multivibrator IC555..................................................................................3
Gambar 1.4 Rangkaian uji coba monostabil multivibrator........................................................5
Gambar 1. 5 Rangkaian uji coba astabil multivibrator..............................................................6
Y
Gambar 2. 1 Diagram logika RS FF...........................................................................................8
Gambar 2. 2 Persamaan karakteristik RS FF.............................................................................8
Gambar 2. 3 Konfigurasi IC 7471..............................................................................................9
Gambar 2. 4 Logik diagram IC7471..........................................................................................9
Gambar 2. 5 Rangkaian RS FF................................................................................................10
Gambar 3. 1 Diagram logika D FF...........................................................................................12
Gambar 3. 2 Lambang dan persamaan karakteristik D FF.......................................................12
Gambar 3. 3 Konfigurasi IC7474.............................................................................................13
Gambar 3. 4 Rangkaian pengujian D FF..................................................................................14
Gambar 3. 5 Rangkaian pengujian D FF 7474.........................................................................15
Y
Gambar 4. 1 Diagram logika....................................................................................................16
Gambar 4. 2 Lambang dan persamaan karakteristik JK FF.....................................................16
Gambar 4. 3 Konfigurasi IC7476.............................................................................................17
Gambar 4. 4 Logik Diagram 7476...........................................................................................18
Gambar 4.5 Rangkaian pengujian JK FF.................................................................................19
Gambar 4. 6 Rangkaian pengujian JK FF................................................................................20
Gambar 5. 1 Rangkaian pengujian on off one button..............................................................22
Gambar 5.2 Rangkaian pengujian on off one button...............................................................23
Y
Gambar 6. 1 Asynchronous Counter Up..................................................................................25
Gambar 6.2Rangkaian pengujian Asynchronous Counter Up.................................................26
Gambar 6. 3 Time chart Asynchronous Counter Up................................................................26
Gambar 6. 4 Rangkaian pengujian Asynchronous Counter Up...............................................27

ET- UN-ELDIG-2017
Gambar 6. 5 Time chart Asynchronous Counter Up................................................................27

Gambar 6. 6 Konfigurasi PIN IC 74192..................................................................................31
Gambar 7. 1 Rangkaian pengujian Asynchronous Counter Down..........................................28
Gambar 7. 2 Time chart Asynchronous Counter Down...........................................................29
Gambar 7. 3 Rangkaian pengujian Asynchronous Counter Down..........................................29
Gambar 7. 4 Time chart Asynchronous Counter Down...........................................................30
Y
Gambar 8. 1 Logik diagram IC 74192.....................................................................................31
Gambar 8. 2 Konfigurasi IC 74192..........................................................................................32
Gambar 8. 3 Time chart Up Down counter IC 74192..............................................................32
Gambar 8. 4 Konfigurasi Up Down counter dengan IC 74192................................................33
Gambar 8. 5 Rangkaian pengujian Asynchronous Up Down Counter....................................34
Gambar 8. 6 Time chart Asynchronous Up Down Counter.....................................................34
Gambar 9. 1 Diagram Multiplexer...........................................................................................36
Gambar 9. 2 Mux 2 kanal 1 bit................................................................................................37
Gambar 9. 3 Multiplexer 8 kanal 1 bit.....................................................................................37
Gambar 9. 4 Rangkaian pengujian mux 2 ch 1 bit...................................................................38
Y
Gambar 10. 1 Pengujian Demultiplexer 2 to 4.........................................................................44
Gambar 10. 3 Gambar demultiplexer 74lS138........................................................................46
Gambar 10. 4 Konfigurasi pin IC74LS138..............................................................................47
Gambar 10. 5 Logik diagram IC 74LS138...............................................................................47
Gambar 10. 6 Diagram logika IC 74LS138.............................................................................47
Gambar 11. 1 Rangkaian pengujian BCD................................................................................51
Y
Gambar 12. 1 Biner to Oktal dekoder......................................................................................53

ET- UN-ELDIG-2017
Gambar 12. 2 Rangkaian pengujian BCO................................................................................54

Gambar 13. 1 7 Segmen...........................................................................................................56
Gambar 13. 2 Asas menyalakan LED common Anoda...........................................................57
Gambar 13. 3 Angka-angka yang akan dapat ditampilkan oleh 7-segmen..............................57
Gambar 13. 4 Konfigurasi IC 7447.........................................................................................58
Gambar 13. 5 Konfigurasi IC 74LS47.....................................................................................59
Gambar 13. 6 Logik diagram IC74LS47..................................................................................60
Gambar 13. 7 Rangkaian BCD to 7 segmen............................................................................61
Y
Gambar 14. 1 Rangkaian pengujian up down counter dengan 7 segmen................................63
Gambar 15. 1 Counter dengan 2 buah 7 segmen.....................................................................65
Daftar Tabel

ET- UN-ELDIG-2017
Tabel 1.1 Tabel pengujian monostabil multivibrator.................................................................5

Tabel 1. 2 Tabel pengujian astabil multivibrator......................................................................7
Y
Tabel 2. 1 Tabel karakteristik flip-flop RS menurut waktu.......................................................9
Tabel 2. 2 Tabel Kebenaran IC 7471.......................................................................................10
Tabel 2. 3 Tabel pengujian RS FF...........................................................................................11
Tabel 3. 1 Tabel karakteristik flip-flop D................................................................................13
Tabel 3. 3 Tabel pengujian D FF.............................................................................................14
Tabel 3. 4 Tabel pengujian D FF 7474....................................................................................15
Y
Tabel 4. 1 Tabel karakteristik flip-flop JK...............................................................................17
Tabel 4.3 Tabel pengujian JK FF.............................................................................................19
Tabel 4. 4 Tabel pengujian JK FF............................................................................................20
Tabel 5. 1 Tabel pengujian on off one button..........................................................................23
Tabel 5.2 Tabel pengujian on off one button...........................................................................24
Y
Tabel 9. 1 Tabel pengujian mux 2 ch 1 bit...............................................................................38
Tabel 10. 1 Tabel pengujian demux 2 to 4...............................................................................45
Y
Tabel 11. 1 Pengujian BCD.....................................................................................................52
Tabel 12. 1 Pengujian BCO.....................................................................................................55

ET- UN-ELDIG-2017
Tabel 13. 1 Tabel Kebenaran IC 74LS47.................................................................................59

Tabel 13. 2 Pengujian BCD to 7 segmen.................................................................................62
Tabel 14. 1 Pengujian up down counter dengan 7 segmen......................................................64

ET- UN-ELDIG-2017
PRAKTIKUM 1
ET-UN-2017 DIG-01
MULTIVIBRATOR (IC 555)
1.1 Dasar Teori

Multivibrator adalah suatu rangkaian elektronika yang pada waktu tertentuhanya
mempunyai satu dari dua tingkat tegangan keluaran, kecuali selama masatransisi.Peralihan
(switching) di antara kedua tingkat tegangan keluaran tersebutterjadi secara cepat.Dua
keadaan tingkat tegangan keluaran multivibratortersebut, yaitu stabil (stable) dan Quasistable.
Disebut stabil apabila rangkaianmultivibrator tidak akan mengubah tingkat tegangan
keluarannya ke tingkat lainjika tidak ada pemicu (trigger) dari luar rangkaian. Disebut
quasistable apabilarangkaian multivibrator membentuk suatu pulsa tegangan keluaran
sebelumterjadi peralihan tingkat tegangan keluaran ke tingkat lainnya tanpa satupunpemicu
dari luar.Pulsa tegangan itu terjadi selama 1 periode (T1), yang lamanyaditentukan oleh
komponen-komponen penyusun rangkaian multivibratortersebut.Ketika rangkaian
multivibrator mengalami peralihan di antara duatingkat keadaan tegangan keluarannya maka
keadaan tersebut disebut sebagaikeadaan unstable atau kondisi transisi.
Multivibrator diklasifikasikan menjadimultivibrator astabil, bisatabil, dan monostabil.
Multivibrator bistable apabila kedua tingkat tegangankeluaran yang dihasilkan oleh rangkaian
multivibrator tersebut adalah stabil danrangkaian multivibrator hanya akan mengubah kondisi
tingkat tegangankeluarannya pada saat dipicu.
Multivibrator monostable apabila satu tingkat tegangankeluaran-nya adalah stabil
sedangkan tingkat tegangan keluaran yang lain adalahquasistable. Rangkaian tersebut akan
beristirahat pada saat tingkat tegangankeluarannya dalam keadaan stabil sampai dipicu
menjadi keadaan quasistable.Keadaan quasistable dibentuk oleh rangkaian multivibrator
untuk suatu periodeT1 yang telah ditentukan sebelum berubah kembali ke keadaan
stabil.Sebagaicatatan bahwa selama periode T1 adalah tetap, waktu antara pulsa-pulsa
tersebuttergantung pada pemicu.
Multivibrator astable apabila kedua tingkat tegangankeluaran yang dihasilkan oleh
rangkaian multivibrator tersebut adalahquasistable.Rangkaian tersebut hanya mengubah
keadaan tingkat tegangankeluarannya di antara 2 keadaan, masing-masing keadaan memiliki
periode yangtetap. Rangkaian multivibrator tersebut akan bekerja secara bebas dan tidak
lagimemerlukan pemicu.
1
ET- UN-ELDIG-2017
Multivibrator Monostabil Dari Ic 555
Multivibrator Astabil Dengan Ic 555
Gambar 1.1Astabil multivibrator dengan IC 555
2
ET- UN-ELDIG-2017
 IC pewaktu 555 sudah banyak dikenal sebagai suatu IC pewaktu yang general
purpose.
 IC 555 berasal dari tiga buah resistor yang terdapat pada rangkaian tersebut yang
masing-masing nilainya adalah 5 KΩ.
 Resistor ini akan membentuk rantai pembagi tegangan dari VCC ke ground.
 Ada tegangan sebesar 1/3 VCC pada komparator 1 yang melewati resistor 5 KΩ yang
pertama. Dan tegangan 2/3 VCC pada komparator 2 yang melewati resistor 5 KΩ
yang kedua.
 Komparator di sini berfungsi untuk menunjukkan tinggi atau rendahnya output
berdasarkan perbandingan level tegangan analog pada input.
 Jika input positif lebih besar dari input negative maka outputnya akan bernilai tinggi.
Sebaliknya jika input positif lebih kecil dari input negative maka outputnya akan
bernilai rendah.
Gambar 1.2 Sinyal status Astabil Multivibrator
Gambar 1.3 Astabil Multivibrator IC555

3
ET- UN-ELDIG-2017
Dari gambar 3.3 di atas dapat diketahui :
1.2 Tujuan Praktikum

Setelah melakukan praktikum ini mahasiswa diharapkan dapat:
1. Mengetahui karakteristikmonostabil multivibrator dengan IC 555
2. Mengetahui karakteristik astabil multivibrator dengan IC 555
3. Merancang oscillator dengan IC 555
1.3 Monostabil Multivibrator
1.3.1 Alat dan Bahan

1. AVO Meter Analog
2. Job Board (Breadboard)
3. Adaptor (Power Supply 5 V)
4. Kabel Jumper
5. IC 555
6. Resistor
7. Capasitor
8. LED
4
ET- UN-ELDIG-2017
1.3.2 Langkah Kerja
1. Buatlah rangkaian pengujian monostabil multivibrator sebagai berikut:

VCC
5V
R1 8 U1
10kΩ VCC
R2 R3
4 RST OUT 3
10kΩ
7 DIS 220Ω
6 THR
2 LM555CM
TRI
5
Triger CON LED1
C1 C2 GND
1µF 0.01µF 1
Gambar 1.4 Rangkaian uji coba monostabil multivibrator
2. Cek tegangan pada kaki 1(ground) dan kaki 8 (+5 V)!

3. Tekan sinyal trigger, amati output pada LED1.
4. Masukkanhasil pengamatan (pengujian) ke dalam tabel 1.2 berikut:
Tabel 1.1 Tabel pengujian monostabil multivibrator
R2 = 10 k OUT (T high) ms C1 = 1 uF OUT (T high) ms

1 uF 1k
C1 10 uF R2 10 k
100 uF 100 k
5. Buatlah kesimpulan dari hasil pengujian!
5
ET- UN-ELDIG-2017
1.4 Astabil Multivibrator
1. Osciloscop
2. AVO Meter Analog
5. Kabel Jumper
6. IC 555
7. Resistor
8. Capasitor
9. LED
1.4.2 Langkah Kerja
1. Buatlah rangkaian pengujian astabil multivibrator sebagai berikut:

VCC
XSC1
5V
R2 Ext Trig
+
_
10kΩ 8 U1 A B
+ _ + _
VCC
4 RST OUT 3
R4 7 DIS
1kΩ
6 THR R3
2 LM555CM 220Ω
TRI
5 CON
C1 C2 GND
1µF 0.01µF LED1
1
Gambar 1.5Rangkaian uji coba astabilmultivibrator
2. Cek tegangan pada kaki 1 (ground) dan kaki 8 (+5 V)!

3. Hidupkan power, amati output pada LED1.
6
ET- UN-ELDIG-2017
4. Masukkan hasil pengamatan (pengujian) ke dalam tabel 1.2 berikut:
Tabel 1.2Tabel pengujian astabil multivibrator
R4 = 10 k thigh tlow Frekuensi C1 = 1 uF thigh tlow Frekuensi

0,1 uF 100
1 uF 1k
C1 R4
10 uF 10 k
100 uF 100 k
1.5 Soal
Buatlah rangkaian astabil multivibrator sebagai pembangkit frekuensi 50 Hz dengan
duty cycle 60% !
7
ET- UN-ELDIG-2017
PRAKTIKUM 2
ET-UN-2017 DIG-02
RS FLIP-FLOP
2.1 Teori Dasar

Flip-flop RS menurut waktu yang ditunjukkan pada gambar 2.1, terdiri dari gerbang
NOR dan gerbang AND. Keluaran kedua gerbang AND tersebut tetap 0 selama pulsa waktu
(yang diberi lambang CP - clock pulse) sama dengan 0, tanpa memandang nilai masukan S
dan R nya. Bila pulsa waktu itu menjadi 1, informasi dari masukan S dan R diijinkan untuk
masuk ke flip-flop dasar tersebut. Keadaan set tercapai dengan S = 1, R = 0, dan CP = 1.
untuk mengubahnya menjadi keadaan bebas, masukan S harus 0, R= 1, dan CP = 1. Dengan
masukan R dan S yang keduanya sama dengan 1, adanya pulsa waktu akan menyebabkan
kedua keluaran flip-flop itu sesaat sama dengan 0. Bila pulsa waktu itu hilang, keadaannya
menjadi tak tentu, dapat dalam keadaan set atau bebas, tergantung apakah masukan set atau
reset yang lebih lama sama dengan 1 sebelum berubah menjadi 0 pada akhir pulsa waktu
tersebut.
CP
Gambar 2.1Diagram logika RS FF
SR
Q 00 01 11 10
0 X 1
1 1 X 1
Q(t + 1) = S + RQ
SR = 0
Gambar 2.2Persamaan karakteristik RS FF
8
ET- UN-ELDIG-2017
Pada awal penggunaan suatu flip-flop sering tidak dapat diramal perilakunya, dalam hal
semacam itu masukan SET dan CLR berguna untuk mengawali operasi suatu sistem dengan
keadaan flip-flop yang terdefinisi.Dua keadaan tak tentu pada flip-flop itu ditandai dengan x
dalam peta itu karena dapat bernilai 1 atau 0.akan tetapi hubungan SR = 0 harus dimasukan
sebagai bagian persamaan karakteristik itu untuk menunjukkan bahwa S dan R tidak dapat
sama dengan 1 secara serentak.
Tabel 2.1Tabel karakteristik flip-flop RS menurut waktu
Q S R Q(t + 1)
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 tak tentu
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 tak tentu
RS Flip Flop dengan IC 7471
Gambar 2.3Konfigurasi IC 7471
Gambar 2.4Logik diagram IC7471

9
ET- UN-ELDIG-2017
Tabel 2.2Tabel Kebenaran IC 7471

1. Mengetahui karakteristik R-S Flip Flop
2.3 Alat dan Bahan

1. AVO Meter Analog
4. Kabel Jumper
5. IC TTL 7408
6. IC TTL 7402
7. Resistor
8. LED
2.4 Langkah Kerja

1. Buatlah rangkaian pengujian RS FF seperti gambar berikut:
VCC
5V
U1A LED1
U2A
R1 Q
R
10 Hz 7408N 220Ω
CP 7402N
LED2
U2B
U1B R2 Q'
220Ω
7402N
S 7408N
Gambar 2.5Rangkaian RS FF
10
ET- UN-ELDIG-2017
2. Cek tegangan pada tiap IC, kaki 7 diberi ground dan kaki 14+ 5V!
3. Masukkan input sesuai dengan tabel pengujian, kemudian masukkan hasil uji (logika
output) rangkaian ke tabel 2.3berikut:
Tabel 2.3Tabel pengujian RS FF
IN OUT
CP
Q S R Q (t+1) Q’ (t+1)
 0 0 0
 0 0 1
 0 1 0
 0 1 1
 1 0 0
 1 0 1
 1 1 0
 1 1 1
11
ET- UN-ELDIG-2017
PRAKTIKUM 3
ET-UN-2017 DIG-03
D FLIP FLOP
3.1 Teori Dasar

Flip-flop D merupakan modifikasi flip-flop RS menurut waktu.Gerbang NAND 1 dan 2
membentuk suatu flip-flop dasar.Gerbang 3 dan 4 mengubahnya menjadi suatu flip-flop
menurut waktu. Masukan D langsung diberikan ke masukan S dan komplemennya melalui
gerbang 5, dikenakan ke masukan R. Selama masukan pulsa waktu 0, gerbang 3 dan 4
mempunyai nilai 1 pada keluarannya, tanpa memandang nilai masukannya yang lain. Hal itu
sesuai dengan persyaratan bahwa kedua masukan flip-flop NAND dasar tersebut pada
awalnya mempunyai nilai logika 1. Masukan D dicacah (sampled) selama adanya pulsa
waktu. Jadi pada saat masukan D sama dengan 1, keluaran gerbang 3 menjadi 0 sehingga
mengakibatkan flip-flop itu menjadi dalam keadaan set (kecuali bila flip-flop itu telah berada
dalam keadaan set sebelumnya). Jika masukan D itu sama dengan 0, keluaran gerbang 4
menjadi 0 yang mengubah flip-flop tersebut menjadi dalam keadaan bebas.
Disebut Flip-flop D karena kemampuannya memindahkan ‘data’ ke dalam flip-
flop.Rangkaian flip-flop itu pada dasarnya adalah rangkaian flip-flop RS dengan sebuah
pembalik di masukan R nya.Adanya penambahan pembalik itu mengurangi banyaknya
masukan dari dua menjadi satu. Disamping itu karena keluaran Q tidak akan menerima
masukan D sampai datangnya suatu pulsa waktu, bentuk itu sering juga disebut sebagai flip-
flop tertunda (delay flip-flop).
D
3
1 Q
C
P
2 Q
4
5
Gambar 3.1Diagram logika D FF

D SET
D Q
Q 0 1
0 1
1 1
CLR Q
Q(t + 1) = D
Gambar 3.2Lambang dan persamaan karakteristik D FF
12
ET- UN-ELDIG-2017
Tabel 3.1Tabel karakteristik flip-flop D
Q D Q(t + 1)
0 0 0
0 1 1
1 0 0
1 1 1
D Flip Flop IC7474
Gambar 3.3Konfigurasi IC7474
Tabel 3.2Tabel Kebenaran IC 7474

1. Mengetahui karakteristikD FF
13
ET- UN-ELDIG-2017
3.3 Alat dan Bahan

1. AVO Meter Analog
4. Kabel Jumper
5. IC TTL 7400
6. IC TTL 7474
7. Resistor
8. LED
3.4 Langkah Kerja
3.4.1 D FF dengan gerbang dasar
1. Buatlah rangkaian pengujian D FF sebagai berikut:

VCC
5V
U1A LED1
U1C
R1 Q
D
10 Hz 7400N 220Ω
CP 7400N
LED2
U1D
U1B R2 Q'
U2A
220Ω
7400N
7400N
7400N
Gambar 3.4Rangkaian pengujian D FF

2. Cek tegangan pada tiap IC, kaki 7 diberi ground dan kaki 14 + 5V!
Tabel 3.3Tabel pengujian D FF
IN OUT
CP
D Q Q’
 0
 1
 0
 1
14
ET- UN-ELDIG-2017
3.4.2 D FF dengan IC 7474
1. Buatlah rangkaian pengujian D FF sebagai berikut:
R4
VCC 2K2Ω
5V
PR
4 U1A LED1
~1PR
R1 Q
D 2 1D 1Q 5
220Ω
3 1CLK ~1Q 6
10 Hz ~1CLR
LED2
CP 1 7474N R2 Q'
CLR 220Ω
R3
2K2Ω
Gambar 3.5Rangkaian pengujian D FF 7474

Tabel 3.4Tabelpengujian D FF 7474
IN OUT
CP PR CLR
D Q Q’
 0 0 0
 0 0 1
 1 0 0
 1 0 1
 0 1 0
 0 1 1
 1 1 0
 1 1 1
4. Apakah fungsi PR dan CLR pada D FF?

15
ET- UN-ELDIG-2017
PRAKTIKUM 4
ET-UN-2017 DIG-04
FLIP-FLOP JK
4.1 Teori Dasar

Flip-flop ini merupakan perbaikan dari flip-flop RS sehingga keadaan tak tentu pada
jenis RS menjadi terdefinisi untuk jenis JK tersebut.Masukan J dan K berlaku seperti
masukan R dan S (perhatikan bahwa untuk suatu flip-flop JK, huruf J adalah untuk set dan
huruf K untuk reset). Bila masukan J dan K diberikan secara serentak, nilai flip-flop itu
berubah menjadi komplemennya, yaitu jika mula-mula Q = 1, akan berubah menjadi Q = 0
dan sebaliknya.
K
Q
C
P
Q
J
Gambar 4.1Diagram logika
Keluaran diAND-kan dengan masukan K dan CP sehingga flip-flop itu dibebaskan

selama suatu pulsa waktu hanya jika Q sebelumnya sama dengan 1. Demikian pula keluaran
Q flip-flop tersebut diAND-kan dengan masukan J dan CP sehingga flip-flop itu dapat diset
dengan pulsa waktu hanya jika Q sebelumnya sama dengan 1, baik J maupun K sama dengan
1, keadaan Q akan selalu berubah tanpa memandang bagaimana keadaan Q tersebut sebelum
pulsa waktu diberikan. Jadi jika Q sama dengan 1, keluaran gerbang AND yang diatas
menjadi 1 dan flip-flop itu dibebaskan. Tampak bahwa jika sinyal CP itu tetap 1 setelah
keluarannya dikomplemenkan, flip-flop itu akan berubah menjadi suatu keadaan yang baru.
JK J SET Q
Q 00 01 11 10
0 1 1
1 1 1
K CLR Q
Q(t + 1) = JQ + KQ
Gambar 4.2 Lambang dan persamaan karakteristik JK FF
16
ET- UN-ELDIG-2017
Tabel 4.1Tabel karakteristik flip-flop JK
Q J K Q(t + 1)
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0
JK Flip Flop 7476
Gambar 4.3 Konfigurasi IC7476
Tabel 4.2 Tabel Kebenaran IC 7476
17
ET- UN-ELDIG-2017
Gambar 4.4 Logik Diagram 7476

1. Mengetahui karakteristikJK FF
4.3 Alat dan Bahan

1. AVO Meter Analog
4. Kabel Jumper
5. IC TTL 7402
6. IC TTL 74
7. IC TTL 7476
8. Resistor
9. LED
18
ET- UN-ELDIG-2017
4.4 Langkah Kerja
4.4.1 JK FF dengan gerbang dasar
1. Buatlah rangkaian pengujian JK FF sebagai berikut:

VCC
5V
U2A LED1
U1A
R1 Q
K 10 Hz
74LS11D 220Ω
CP 7402N
LED2
U1B
U2B R2 Q'
220Ω
J 7402N
74LS11D
Gambar 4.5Rangkaian pengujian JK FF

output) rangkaian ke tabel 4.2 berikut:
Tabel 4.3 Tabel pengujian JK FF
IN OUT
CP
Q J K Q (t+1) Q’ (t+1)
 0 0 0
 0 0 1
 0 1 0
 0 1 1
 1 0 0
 1 0 1
 1 1 0
 1 1 1
4.4.2 JK FF dengan IC 7476
1. Buatlah rangkaian pengujian JK FF sebagai berikut:

19
ET- UN-ELDIG-2017
R4
VCC 2K2Ω
5V
PR
2 U4A LED1
~1PR
R1 Q
J 4 1J 1Q 15
1 1CLK 220Ω
K 16 1K ~1Q 14
10 Hz ~1CLR
LED2
CP 3 7476N R2 Q'
CLR 220Ω
R3
2K2Ω
Gambar 4.6Rangkaian pengujian JK FF

Tabel 4.4Tabel pengujian JK FF
IN OUT
CP PR RES
Q J K Q (t+1) Q’ (t+1)
 1 0 0 0 0
 1 0 0 0 1
 1 0 0 1 0
 1 0 0 1 1
 0 1 1 0 0
 0 1 1 0 1
 0 1 1 1 0
 0 1 1 1 1
IN OUT
CP PR RES
Q J K Q (t+1) Q’ (t+1)
 1 1 0 0 0
20
ET- UN-ELDIG-2017
 1 1 0 0 1
 1 1 0 1 1
 1 1 1 0 0
 1 1 1 0 1
 1 1 1 1 0
 1 1 1 1 1
PRAKTIKUM 5
ET-UN-2017 DIG-05
ON OFF ONE BUTTON
21
ET- UN-ELDIG-2017
5.1 Dasar Teori

Yang dimaksudkan on off one button adalah aplikasi D FF atau JK FF sebagai saklar
untuk menghidupkan atau mematikan output. Dalam hal ini input berupa satu tombol push on
yang akan digunakan untuk menghidupkan dan mematikan output. Ketika tombol ditekan
pertama kali maka output akan on dan kondisi akan dipertahankan sampai tombol tersebut
ditekan yang kedua kalinya.

1. Mengaplikasikan D FF dan JK FF sebagai on off one push
5.3 Alat dan Bahan

2. IC TTL 7447
3. IC TTL 7476
4. Resistor
5. LED
5.4 Langkah Kerja
5.4.1 ON OFF one button dengan D FF
1. Buatlah rangkaianon off one button sebagai berikut:

VCC
5V
4 U1A LED1
~1PR
R1 Q
2 1D 1Q 5
220Ω
3 1CLK ~1Q 6
on/off ~1CLR
1 7474N
Gambar 5.1Rangkaian pengujian on off one button

22
ET- UN-ELDIG-2017
Tabel 5.1Tabel pengujian on off one button
IN OUT
Q ON/OFF Q (t+1)
0 0
0 1
1 0
1 1
5.4.2 ON OFF one button dengan JK FF

1. Buatlah rangkaian on off one button dengan JK FF:
Gambar 5.2 Rangkaian pengujian on off one button
23
ET- UN-ELDIG-2017
Tabel 5.2 Tabel pengujian on off one button
IN OUT
Q ON/OFF Q (t+1)
0 0
0 1
1 0
1 1
24
ET- UN-ELDIG-2017
PRAKTIKUM 6
ET-UN-2017 DIG-06
COUNTER UP
6.1 Dasar Teori

Counter Asyncronous
Counter Asyncronous disebut juga Ripple Through Counter atau Counter Serial(Serial
Counter), karena output masing-masing flip-flop yang digunakan akan berubah kondisi dari
“0” ke “1” dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan
karena hanya flip-flop yang paling ujung saja yang dikendalikan oleh sinyal clock, sedangkan
sinyal Clock untuk flip-flop lainnya diambilkan dari masing-masing flip-flop sebelumnya.
Counter Syncronous
Counter syncronous disebut sebagai Counter parallel, output flip-flop yang digunakan
bergantian secara serempak. Hal ini disebabkan karena masing-masing flip-flop tersebut
dikendalikan secara serempak oleh sinyal Clock.

1. Mengetahui jenis-jenis dan karakteristik counterz
6.3 Counter UpAsynchronous dengan JK FF
Gambar 6.1Asynchronous Counter Up
25
ET- UN-ELDIG-2017
1. AVO Meter Analog

4. Kabel Jumper
5. IC TTL 7476
6. Resistor
7. LED
6.3.2 Langkah Kerja
1. Buatlah rangkaian pengujian Asynchronous CounterUpsebagai berikut:

VCC VCC VCC
5V 5V 5V
7476N 2 U4A 7476N 2 U2A 7476N 2 U6A

~1PR ~1PR ~1PR
4 1J 1Q 15 4 1J 1Q 15 4 1J 1Q 15
10 Hz 1 1 1
1CLK 1CLK 1CLK
CP 16 14 16 14 16 14
1K ~1Q 1K ~1Q 1K ~1Q
~1CLR ~1CLR ~1CLR

LED1 LED2 LED3
3 BIT 1 3 BIT 2 3 BIT 3
R1 R2 R3
220Ω 220Ω 220Ω
Gambar 6.2Rangkaian pengujian Asynchronous Counter Up

3. Hidupkan power supply, amati hasil praktikum kemudian lengkapi time chart berikut:
Gambar 6.3 Time chartAsynchronous Counter Up
26
ET- UN-ELDIG-2017
6.4 Counter Up Asynchronous dengan D FF
1. AVO Meter Analog

4. Kabel Jumper
5. IC TTL 7447
6. Resistor
7. LED
6.4.2 Langkah Kerja
1. Buatlah rangkaian pengujian Asynchronous CounterUp sebagai berikut:
Gambar 6.4Rangkaian pengujian Asynchronous Counter Up

Gambar 6.5 Time chartAsynchronous Counter Up

27
ET- UN-ELDIG-2017
PRAKTIKUM 7
ET-UN-2017 DIG-07
COUNTER DOWN
7.1 Counter Down Asynchronous dengan JK FF
1. AVO Meter Analog

4. Kabel Jumper
5. IC TTL 7476
6. Resistor
7. LED
7.1.2 Langkah Kerja
1. Buatlah rangkaian pengujian Asynchronous CounterDown sebagai berikut:

VCC VCC VCC
5V 5V 5V
7476N 2 U4A 7476N 2 U2A 7476N 2 U6A

~1PR ~1PR ~1PR
4 1J 1Q 15 4 1J 1Q 15 4 1J 1Q 15
10 Hz 1 1 1
1CLK 1CLK 1CLK
CP 16 1K 14 16 1K 14 16 1K 14
~1Q ~1Q ~1Q
~1CLR ~1CLR ~1CLR

LED1 LED2 LED3
3 BIT 1 3 BIT 2 3 BIT 3
R1 R2 R3
220Ω 220Ω 220Ω
Gambar 7.1Rangkaian pengujian Asynchronous Counter Down

28
ET- UN-ELDIG-2017
Gambar 7.2Time chartAsynchronous Counter Down

4. Buatlah kesimpulan hasil praktikum!
7.2 Counter Down Asynchronous dengan D FF
1. AVO Meter Analog

3. Kabel Jumper
4. IC TTL 7447
5. Resistor
6. LED
7.2.2 Langkah Kerja
1. Buatlah rangkaian pengujian Asynchronous CounterDown sebagai berikut:
Gambar 7.3Rangkaian pengujian Asynchronous Counter Down

29
ET- UN-ELDIG-2017
Gambar 7.4Time chartAsynchronous Counter Down

30
ET- UN-ELDIG-2017
PRAKTIKUM 8
ET-UN-2017 DIG-08
UP DOWN COUNTER 74192
8.1 Up Down Counter Asyncronous dengan IC 74192
Gambar 6.6Konfigurasi PIN IC 74192
Gambar 8.1Logik diagram IC 74192
31
ET- UN-ELDIG-2017
Gambar 8.2Konfigurasi IC 74192
Gambar 8.3Time chart Up Down counter IC 74192
32
ET- UN-ELDIG-2017
Gambar 8.4Konfigurasi Up Down counter dengan IC 74192
1. AVO Meter Analog

4. Kabel Jumper
5. IC TTL 74192
6. LED
7. Switch
8. Resistor
9. LED
33
ET- UN-ELDIG-2017
8.1.2 Langkah Kerja
1. Buatlah rangkaian pengujian Asynchronous Up DownCountersebagai berikut:

VCC
5V
U1
15 A QA 3
1 B QB 2
10 C QC 6
9 D QD 7
CLR
11 ~LOAD ~BO 13 R1 R2 R3 R4
14 CLR ~CO 12
220Ω 220Ω 220Ω 220Ω
5 UP
4 DOWN
10 Hz Up
CP 74192N
Down Q4 Q3 Q2 Q1
Gambar 8.5Rangkaian pengujian Asynchronous Up DownCounter

Q1………………………………………………………………………………………
Q2………………………………………………………………………………………
Q3………………………………………………………………………………………
Q4………………………………………………………………………………………
Des……………………………………………………………………………………...
Gambar 8.6Time chartAsynchronous Up DownCounter
34
ET- UN-ELDIG-2017
8.2 Soal
1. Buatlah counter up menghitung dari 0 hingga 5, kemudian reset ke kondisi awal!
35
ET- UN-ELDIG-2017
PRAKTIKUM 9
ET-UN-2017 DIG-09
MULTIPLEXER
9.1 Teori Dasar

Multiplexer adalah suatu rangkaian yang berfungsi sebagai pemilih sinyal.Sejumlah
sinyal masukan diberikan ke multiplexer dan multiplexer ini dengan bantuan sinyal
pengendali memilih beberapa sinyal yang jumlah keluarannya lebih kecil dari masukannya
untuk kemudian disalurkan.Pada dasarnya multiplexer ini berfungsi sebagai pemilih.Suatu
multiplexer digital adalah suatu rangkaian yang memilih data dari 2n masukan dan
mengarahkannya menuju sebuah keluaran tunggal.Pemilihan jalur pemindahan masukan ke
keluaran itu diatur oleh suatu himpunan pemilih masukan.
Multiplexer adalah suatu piranti elektronik yang berfungsi seperti sakelar putar yang
sangat cepat.Dalam arti lain mengandung arti suatu rangkaian logika yang dapat menerima
beberapa saluran data input yang terdiri dari satu bit atau lebih secara paralel dan pada
outputnya hanya dilewatkan salah satu data saja yang terpilih.
Saluran data input ini dikontrol oleh beberapa saluran kontrol yang sering disebut
sebagai saluran pemilih. Jumlah saluran kontol berkaitan erat dengan jumlah saluran data
input yangakan dikontrol. Multiplexer sering juga disebut dengan selector data.
Diagram sebuah multiplexer secara umum ditunjukkan seperti gambar berikut:
Io Saluran
I1 data output
MUX Y
IN-1
Saluran
data input S
Saluran kontrol
Gambar 9.1Diagram Multiplexer
36
ET- UN-ELDIG-2017
Contoh MUX 2 kanal 1 bit dengan tabel kebenaran sebagai berikut :
Selector (S) Output (Y)

0 S’A
1 SB
Rangkaian MUX 2 kanal 1 bit
A
MUX
2 kanal 1 bit Y
Gambar 9.2Mux 2 kanal 1 bit
Contoh multiplexer 8 kanal 1 bit :
Io
I1
I2 MUX
I3 Y
I4 8 kanal
I5 1 bit
I6
I7
S2 S1 So
Gambar 9.3Multiplexer 8 kanal 1 bit

1. Mengetahui jenis-jenis multiplexer dan karakteristiknya
9.3 Multiplexer 2 channal 1 bit dengan gerbang logika

1. AVO Meter Analog
4. Kabel Jumper
37
ET- UN-ELDIG-2017
5. IC TTL 7408
6. IC TTL 7432
7. IC TTL 7414/7404
8. IC TTL 74157
9. Resistor
10. LED
9.4 Langkah Kerja

1. Buatlah rangkaian pengujian mux 2 ch 1 bit sebagai berikut:
VCC
5V
A U1A
7408N LED1
U4A U2A
7414N R1 Q
220Ω
7432N
B U1B
7408N
Gambar 9.4Rangkaian pengujian mux 2 ch 1 bit

Tabel 9.1Tabel pengujian mux 2 ch 1 bit
IN OUT
B A S Q
0 0 0
0 1 0
0 0 0
1 0 0
0 1 1
0 0 1
0 0 1
1 0 1
38
ET- UN-ELDIG-2017
9.5 Multiplexer 2 channal 1 bit dengan IC 74157
9.5.1 Langkah Kerja

VCC
5V
U3 LED1
A R1 Q
2 1A 1Y 4
5 2A 2Y 7
11 3A 3Y 9 220Ω
14 4A 4Y 12
B
3 1B
6 2B
10 3B
13 4B
1 ~A/B
15 ~G
S 74LS157D
G (enable)

IN CONTROL OUT
B A G S (A/B) Q
0 0 1 0
0 1 1 0
0 0 1 0
1 0 1 0
0 1 1 1
0 0 1 1
0 0 1 1
1 0 1 1
39
ET- UN-ELDIG-2017
IN CONTROL OUT
B A G S (A/B) Q
0 0 0 0
0 1 0 0
0 0 0 0
1 0 0 0
0 1 0 1
0 0 0 1
0 0 0 1
1 0 0 1
4. Apakah fungsi pin A/B dan G pada mux 2 to 1 IC 74157 di atas?

9.6.1 Langkah Kerja

VCC
5V
U2 LED1
C0 R1 Q
6 1C0 1Y 7
5 1C1
C1 4 1C2 220Ω
3 1C3
C2 10 2C0 2Y 9
11 2C1
12 2C2
C3 13 2C3
14 A
2 B
1 ~1G
A 15 ~2G
B 74153N
G (enable)
40
ET- UN-ELDIG-2017
IN CONTROL OUT
C3 C2 C1 C0 G B A Q (1Y)
0 0 0 0 0 0 0
0 0 0 1 0 0 0
0 0 0 0 0 0 0
0 0 1 0 0 0 0
0 0 0 0 0 0 0
0 1 0 0 0 0 0
0 0 0 0 0 0 0
1 0 0 0 0 0 0
0 0 0 0 0 0 1
0 0 0 1 0 0 1
0 0 0 0 0 0 1
0 0 1 0 0 0 1
0 0 0 0 0 0 1
0 1 0 0 0 0 1
0 0 0 0 0 0 1
1 0 0 0 0 0 1
0 0 0 0 0 1 0
0 0 0 1 0 1 0
0 0 0 0 0 1 0
0 0 1 0 0 1 0
0 0 0 0 0 1 0
0 1 0 0 0 1 0
0 0 0 0 0 1 0
1 0 0 0 0 1 0
0 0 0 0 0 1 1
0 0 0 1 0 1 1
0 0 0 0 0 1 1
IN CONTROL OUT
41
ET- UN-ELDIG-2017
C3 C2 C1 C0 G B A Q (1Y)
0 0 0 0 0 1 1
0 1 0 0 0 1 1
0 0 0 0 0 1 1
1 0 0 0 0 1 1
4. Apakah fungsi pin A dan B pada mux 4 to 1 IC 74153 di atas?

5. Apakah yang terjadi jika pin 1G berlogika 1 pada mux 4 to 1 IC 74153 di atas?
Buktikan!
6. Apakah fungsi pin 2G pada mux 4 to 1 IC 74153 di atas?
9.7.1 Langkah Kerja

VCC
5V
U1 LED1
D0 R1 Q
4 D0 Y 5
3 D1
D1 2 D2 ~W 6 220Ω
1 D3 LED2
15 D4
D2 14 D5 R2 Q'
13 D6
12 D7
D3 220Ω
11 A
10 B
D4 9 C
7 ~G
D5
D6 74HC151D_4V
D7
G (enable)
42
ET- UN-ELDIG-2017
CONTROL OUT
G C B A Q Q’
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
4. Apakah fungsi pin A, B dan C pada mux 8 to 1 IC 74151 di atas?

5. Apakah yang terjadi jika pin G berlogika 1 pada mux 8 to 1 IC 74151 di atas?
43
ET- UN-ELDIG-2017
PRAKTIKUM 10
ET-UN-2017 DIG-10
DEMULTIPLEXER
10.1 Teori Dasar

Demultiplexer adalah kebalikan dari multiplexer, rangkaian ini menerima informasi
dari beberapa saluran dan membagikannya ke tujuan yang lebih banyak. Demultiplexer
berfungsi mangambil satu dari saluran input atau lebih dan mendistribusikannya ke beberapa
saluran output.

1. Mengetahui macam-macam demultiplexer dan karakteristiknya
10.3 Demultiplexer 2 to 4 dengan gerbang logika

2. IC TTL 7408 dan 7404/7414
3. Resistor &LED
10.4 Langkah Kerja

1. Buatlah rangkaian pengujian Demultiplexer 2 to 4sebagai berikut:
VCC
5V
7404N LED1
A U2A U1A
R1 Y0
B U2B 220Ω
7408N LED2
U1B
R2 Y1
7404N
220Ω
7408N LED4
U1C
R4 Y2
220Ω
7408N LED3
U1D
R3 Y3
220Ω
7408N
Gambar 10.1Pengujian Demultiplexer 2 to 4
44
ET- UN-ELDIG-2017
Tabel 10.1Tabel pengujian demux 2 to4
CONTROL OUT
B A Q0 Q1 Q2 Q3
0 0
0 1
1 0
1 1
10.5 Demultiplexer 2 to 4 dengan IC 74139

2. IC TTL 74139
3. Resistor &LED
10.5.2 Langkah Kerja

VCC
5V
U2A LED1
A R1 Y0
2 1A 1Y0 4
3 1B 1Y1 5
B 1Y2 6 220Ω
1 ~1G 1Y3 7 LED2
R2 Y1
74HC139N_4V
220Ω
LED4
R4 Y2
G (enable) 220Ω
LED3
R3 Y3
220Ω
45
ET- UN-ELDIG-2017
CONTROL OUT
G B A Q0 Q1 Q2 Q3
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
0 0 1
0 1 0
0 1 1
10.6 Demultiplexer 74LS138

Salah satu IC demultiplexer adalah 74LS138. IC ini mempunyai 16 pin yang terdiri
dari 8 pin input, 3 pin output, 2 pin catu daya, dan 3pin enable. IC 74LS138 berfungsi untuk
menyalurkan 3 masukan data ke 8 jalur keluaran. Setiap jalur data input yang ingin
digunakan diubah kedalam bentuk biner. Jika dalam jalur data input Ao (ILL), yang
digunakan, maka pada outputnya akan menghasilkan Qo (L). Rangkaian yang terdapat pada
demultiplexer ini yaitu rangkaian Scmitt Trigger, JK flip-flop, amplifier, transistor sebagai
saklar, relay dan mikropon.
Gambar 10.3Gambar demultiplexer 74lS138
46
ET- UN-ELDIG-2017
Gambar 10.4Konfigurasi pin IC74LS138
Gambar 10.5Logik diagram IC 74LS138
Gambar 10.6Diagram logika IC 74LS138
47
ET- UN-ELDIG-2017

2. Kabel jumper
3. Jobboard
4. IC TTL 74138
5. Resistor &LED
10.6.2 Langkah Kerja
LED1
R1 Y0
220Ω
VCC LED2
5V R2 Y1
U3 220Ω
A LED4
1 A Y0 15
2 B Y1 14 R4 Y2
B 3 C Y2 13
Y3 12
6 G1 Y4 11 220Ω
C 4 ~G2A Y5 10 LED3
5 ~G2B Y6 9
Y7 7 R3 Y3
74LS138D 220Ω
LED5
R5 Y4
220Ω
LED6
G1
R6 Y5
G2A
220Ω
LED8
G2B
R8 Y6
220Ω
LED7
R7 Y7
220Ω
48
ET- UN-ELDIG-2017
CONTROL OUT
G2B G2A G1 C B A Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
0 0 0 0 0 0
0 0 0 0 0 1
0 0 0 0 1 0
0 0 0 0 1 1
0 0 0 1 0 0
0 0 0 1 0 1
0 0 0 1 1 0
0 0 0 1 1 1
0 0 1 0 0 0
0 0 1 0 0 1
0 0 1 0 1 0
0 0 1 0 1 1
0 0 1 1 0 0
0 0 1 1 0 1
0 0 1 1 1 0
0 0 1 1 1 1
49
ET- UN-ELDIG-2017
PRAKTIKUM 11
ET-UN-2017 DIG-11
DECODER (BCD)
11.1 Teori Dasar

Unsur informasi dalam hal ini adalah sepuluh angka desimal yang diwakili oleh sandi
BCD. Masing-masing keluarannya sama dengan 1 hanya bila variabel masukannya
membentuk suatu kondisi bit yang sesuai dengan angka desimal yang diwakili oleh sandi
BCD itu.
Hanya sepuluh kombinasi masukan pertama yang berlaku untuk penentuan sandi itu,
enam berikutnya tidak digunakan dan menurut definisi, merupakan keadaan tak acuh. Jelas
keadaan tak acuh itu pada perencanaannya digunakan untuk menyederhanakan fungsi
keluarannya, jika tidak setiap gerbang akan memerlukan empat masukan.
Dekoder berguna untuk memperagakan unsur informasi diskret yang tersimpan dalam
register. Misalnya suatu angka desimal yang disandikan dalam BCD dan tersimpan dalam
register empat sel dapat diperagakan dengan pertolongan rangkaian dekoder BCD ke desimal
dimana keluaran keempat sel biner tersebut diubah sehingga menyalakan 10 lampu penunjuk.
Lampu penunjuk itu dapat berupa angka peraga (display digit), sehingga suatu angka desimal
akan menyala bila keluaran dekoder yang sesuai adalah logika 1. Rangkaian dekoder juga
berguna untuk menentukan isi register dalam proses pengambilan keputusan. Pemakaiannya
yang lain adalah untuk membangkitkan sinyal waktu dan sinyal urutan untuk keperluan
pengaturan.

1. Memahami karakteristik decoder BCD.
11.3 Decoder Biner to Desimal (BCD)
11.4 Alat dan Bahan

1. AVO Meter Analog
4. Kabel Jumper
5. IC TTL 7445 dan 7404
50
ET- UN-ELDIG-2017
6. Resistor
7. LED
11.5 Langkah Kerja

1. Buatlah rangkaian pengujian BCD sebagai berikut:
LED1
U1A
R1 0
220Ω
7414N LED2
U1B
R2 1
220Ω
7414N LED4
U1C
R4 2
VCC 220Ω
5V 7414N LED3
U1D
U4 R3 3
A
15 A O0 1 220Ω
14 B O1 2 7414N LED5
B 13 C O2 3 U2A
12 D O3 4 R5 4
O4 5
C O5 6
O6 7 220Ω
O7 9 7414N LED6
D O8 10 U2B
O9 11 R6 5
7445N 220Ω
7414N LED8
U2C
R8 6
220Ω
7414N LED7
U2D
R7 7
220Ω
7414N LED9
U3D
R9 8
220Ω
7414N LED10
U5D
R10 9
220Ω
7414N
Gambar 11.1Rangkaian pengujian BCD
51
ET- UN-ELDIG-2017
Tabel 11.1Pengujian BCD
IN OUT
D C B A Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
PRAKTIKUM 12
ET-UN-2017 DIG-12
DECODER (BCO)
52
ET- UN-ELDIG-2017
12.1 Teori Dasar

Unsur informasi dalam hal ini adalah sepuluh angka octal yang diwakili oleh sandi
BCO. Masing-masing keluarannya sama dengan 1 hanya bila variabel masukannya
membentuk suatu kondisi bit yang sesuai dengan angka octal yang diwakili oleh sandi BCO
itu.
Hanya delapan kombinasi masukan pertama yang berlaku untuk penentuan sandi itu,
enam berikutnya tidak digunakan dan menurut definisi, merupakan keadaan tak acuh. Jelas
keadaan tak acuh itu pada perencanaannya digunakan untuk menyederhanakan fungsi
keluarannya, jika tidak setiap gerbang akan memerlukan empat masukan.
Pada decoder dari biner ke oktal ini terdapat tiga input yaitu A, B dan C yang mewakili
suatu bilangan biner tiga bit dan delapan output yang yaitu D0 sampai dengan D7 yang
mewakili angka oktal dari 0 sampai dengan 7.
Gambar 12.1Biner to Oktal dekoder

53
ET- UN-ELDIG-2017
1. Memahami karakteristik decoder Bineri Code Octal.
12.3 Decoder Biner to Octal (BCO)
12.4 Alat dan Bahan

1. AVO Meter Analog
4. Kabel Jumper
5. IC TTL 74137 dan 7404
6. Resistor
7. LED
12.5 Langkah Kerja

1. Buatlah rangkaian pengujian BCO sebagai berikut:
LED1
U1A
R1 0
220Ω
7414N LED2
U1B
R2 1
220Ω
7414N LED4
U1C
R4 2
VCC VCC 220Ω
5V 5V 7414N LED3
U1D
U6 R3 3
A
1 A Y0 15 220Ω
2 B Y1 14 7414N LED5
B 3 C Y2 13 U2A
Y3 12 R5 4
Y4 11
C 6 G1 Y5 10
5 ~G2 Y6 9 220Ω
4 ~GL Y7 7 7414N LED6
U2B
R6 5
74HC137D_4V
220Ω
7414N LED8
U2C
R8 6
220Ω
7414N LED7
U2D
R7 7
220Ω
7414N
Gambar 12.2Rangkaian pengujian BCO

54
ET- UN-ELDIG-2017
Tabel 12.1Pengujian BCO
IN OUT
C B A Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
PRAKTIKUM 13
ET-UN-2017 DIG-13
DEKODER BCD TO 7 SEG
55
ET- UN-ELDIG-2017
13.1 Teori Dasar
Peraga 7 segmen
Untuk menampilkan bilangan yang dikeluarkan oleh decoder akan dapat dipakai
sebuah penampil 7-segmen (seven segment display). Penampil ini terdiri dari 7-segmen yang
tersusun membentuk angka-angka.
a
/
f b
g
/
e c
Gambar 13.17 Segmen
Segmen-segmen ditandai dengan huruf-huruf a, b, c, d, e, f dan g. setiap segmen dapat

diisi sebuah filamen yang akan berpijar apabila diaktifkan. Jenis penampil semacam ini
disebut penampil pijar (incandescent display). Cara memijarkan tidak beda dengan lampu-
lampu pijar biasa.
Jenis penampil lain adalah yang segmen-segmennya mengandung tabung gas (gas
discharge tube), yang beroperasi dengan tegangan tinggi. Penampil ini berpendar dengan
warna jingga.Ada pula penampil pendaran (fluorescent tube) yang mengeluarkan cahaya
kehijauan, dan beroperasi dengan tegangan rendah.
Penampil yang banyak dipakai adalah yang menerapkan LED (Light Emitting
Diode).Untuk menyalakanLED diterapkanlah sirkit seperti pada Gb.C2. R=150Ω berfungsi
untuk membatasi arus agar bertahan pada 20mA. Tanpa R, LED akan terbakar. Pada LED
akan terdapat tegangan kira-kira 1,7V.
150 a
a
/
f
f g b
Katoda
Anoda
g
/
d
56
e c
Lab Elektro Unisma Bekasic
d
5V
ET- UN-ELDIG-2017
Gambar 13.2Asas menyalakan LED common Anoda.
Setiap segmen didalam penampil pada Gb.C1 berisi satu LED. Adapun asasnya
hubungan LED ditunjukkan dalam Gb.C3, yaitu anoda-anoda disatukan dan diberi potensial
+Vcc (5V).katodalah yang diberi logik 0 atau 1 dari dekoder lewat R=150Ω. Apabila saklar
ditutup, maka katoda yang bersangkutan memperoleh logik 0 dan LED itupun menyala, sebab
sirkit baterai tertutup. Pada Gb.C4 ditunjukkan angka-angka yang akan dapat ditampilkan
oleh tujuh segmen.
Gambar 13.3Angka-angka yang

akan dapat ditampilkan oleh 7-segmen
Sebagai contoh, untuk menyalakan atau menampilkan angka 6, maka saklar a, c, d, e, f,
dan g harus ditutup, sehingga segmen-segmen a, c, d, e, f, dan g pun menyala.Dalam
pelaksanaan praktek, segmen-segmen a hingga g dikoneksikan langsung pada keluaran a
hingga g pada dekoder. Keluaran yang aktif akan meng-ground-kan segmen yang berkoneksi
padanya, sehingga segmen tersebut menyala.
Dekoder BCD ke 7 segment 7447

Dekoder BCD ke 7 segment jenis TTL adalah rangkaian yang berfungsi untuk
mengubah kode bilangan biner BCD (Binary Coded Decimal) menjadi data tampilan untuk
penampil/display 7 segment yang bekerja pada tegangan TTL (+5 volt DC). Dekoder BCD ke
7 segmen yang digunakan adalah jenis TTL.Dekoder BCD ke 7 segmen jenis TTL ada
beberapa macam diantaranya keluarga IC TTL 7447 dan keluarga IC TTL 7448. Kedua IC
TTL tersebut memiliki fungsi yang sama namun peruntukannya berbeda IC 7447 digunakan
untuk driver 7 segment common anoda sedangkan IC 7448 digunakan untuk driver dispaly 7
segment common cathode.
57
ET- UN-ELDIG-2017
IC dekoder BCD ke 7 segment sering juga dikenal sebagai driver display 7 segment
karena selalu digunakan untuk memberikan driver sumber tegangan ke penampil 7 segment.
Konfigurasi Pin IC Dekoder BCD Ke 7 Segmen 7447 Dan 7448 Jalur input data BCD, pin
input ini terdiri dari 4 line input yang mewakili 4 bit data BCD dengan sebutan jalur input A,
B, C dan D. Jalur ouput 7 segmen, pin output ini berfungsi untuk mendistribusikan data
pengkodean ke penampil 7 segmen.
Pin output dekoder BCD ke 7 segmen ini ada 7 pin yang masing-masing diberi nama a,
b, c, d, e, f dan g. Jalur LT (Lamp Test) yang berfunsi untuk menyalakan semua led pada
penampil 7 segmen, jalur LT akan aktif pad saat diberikan logika LOW pad jalut LT tersebut.
Jalur RBI (Riple Blanking Input) yang berfungsi untuk menahan sinyal input (disable input),
jalur RBI akan aktif bila diberikan logika LOW. Jalur RBO (Riple blanking Output) yang
berfungsi untuk menahan data output ke penampil 7 segmen (disable output), jalur RBO ini
akan aktif pada sat diberikan logika LOW. Dalam aplikasi decoder, ketiga jalur kontorl (LT,
RBI dan RBO) harus diberikan logika HIGH dengan tujuan data input BCD dapat masuk dan
penampil 7 segmen dapat menerima data tampilan sesuai data BCD yang diberikan pada jalur
input.
Fungsi resistor pada setiap jalur output dekoder BCD ke 7 segmen tersebut adalah
sebagai pembatas arus maksimum yang mengalir pada LED penampil 7 segmen dan arus
yang mengalir pada IC dekoder BCD ke 7 segmen yang digunakan dimana arus maksimum
yang diperbolehkan maksimum 20 mA.
Gambar 13.4 Konfigurasi IC 7447
58
ET- UN-ELDIG-2017
Gambar 13.5Konfigurasi IC 74LS47
Tabel 13.1Tabel Kebenaran IC 74LS47
59
ET- UN-ELDIG-2017
Gambar 13.6Logik diagram IC74LS47

1. Memahami karakteristik decoder BCD to 7 Segmen
13.3 Alat dan Bahan

1. AVO Meter Analog
4. Kabel Jumper
5. IC TTL 7447
6. Resistor
7. 7 Seg common Anoda
60
ET- UN-ELDIG-2017
13.4 Langkah Kerja

1. Buatlah rangkaian pengujian BCD to 7 segmensebagai berikut:
VCC
5V
CA
U3
A B C D E F G
R1
220Ω
R2
VCC
5V 220Ω
U1 R4
A
7 A OA 13 220Ω
1 B OB 12
B 2 C OC 11 R3
6 D OD 10
OE 9
C 3 ~LT OF 15 220Ω
5 ~RBI OG 14
4 ~BI/RBO R5
D
7447N 220Ω
R6
LT 220Ω
R8
RBI
220Ω
RBO
Gambar 13.7Rangkaian BCD to 7 segmen
61
ET- UN-ELDIG-2017
Tabel 13.2Pengujian BCD to 7 segmen
CONT IN OUT 7 Seg

Decima
RBO RBI LT D C B A Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
l
1 1 1 0 0 0 0
1 1 1 0 0 0 1
1 1 1 0 0 1 0
1 1 1 0 0 1 1
1 1 1 0 1 0 0
1 1 1 0 1 0 1
1 1 1 0 1 1 0
1 1 1 0 1 1 1
1 1 1 1 0 0 0
1 1 1 1 0 0 1
1 1 1 1 0 1 0
1 1 1 1 0 1 1
1 1 1 1 1 0 0
1 1 1 1 1 0 1
1 1 1 1 1 1 0
1 1 1 1 1 1 1
1 1 0 x x x x
1 0 1 x x x x
0 1 1 x x x x
62
ET- UN-ELDIG-2017
PRAKTIKUM 14
ET-UN-2017 DIG-14
UP DOWN COUNTER 7 SEG

1. Membuat aplikasi up down counter dengan 7 segmen
14.2 Alat dan Bahan

1. AVO Meter Analog
3. Kabel Jumper
4. IC TTL 74192, 7447
5. Resistor
6. 7 Seg common Anoda
14.3 Langkah Kerja

1. Buatlah rangkaianup down counter dengan 7 segmen sebagai berikut:
VCC
5V
CA
U3
A B C D E F G
R1
220Ω
VCC R2
VCC
5V 220Ω
5V
U2 U1 R4
15 A QA 3 7 A OA 13 220Ω
1 B QB 2 1 B OB 12
10 C QC 6 2 C OC 11 R3
9 D QD 7 6 D OD 10
CLR OE 9
11 ~LOAD ~BO 13 3 ~LT OF 15 220Ω
14 CLR ~CO 12 5 ~RBI OG 14
4 ~BI/RBO R5
5 UP
4 DOWN
10 Hz Up 7447N 220Ω
CP 74192N R6
220Ω
Down
R8
220Ω
Gambar 14.1Rangkaian pengujian up down counter dengan 7 segmen
63
ET- UN-ELDIG-2017
3. Masukkan input sesuai dengan tabel pengujian, kemudian amati apa yang terjadi
kemudian isilah tabel 14.1 berikut:
Tabel 14.1Pengujian up down counter dengan 7 segmen
IN 74192 7 SEG
DOWN UP CLR Dec
0 0 0
0 1 0
1 0 0
x x 1
14.4 Soal
1. Buatlah counter up menghitung dari 0 sd 6, kemudian kembali ke 0 sd 6 dan
seterusnya!
2. Buatlah counter up menghitung dari 0 sd 6, kemudian counter down dari 6 ke 0 dan
seterusnya!
64
ET- UN-ELDIG-2017
PRAKTIKUM 15
ET-UN-2017 DIG-15
UP DOWN COUNTER (2) 7 SEG
15.1 Alat dan Bahan

1. IC TTL 74192, 7447, 7 Seg
15.2 Langkah Kerja

1. Buatlah rangkaianup down counter dengan 2 buah 7 segmen seperti berikut!
VCC
5V
CA
U3
A B C D E F G
R1
220Ω
VCC R2
VCC
5V 220Ω
5V
U2 U1 R4
15 A QA 3 7 A OA 13 220Ω
1 B QB 2 1 B OB 12
10 C QC 6 2 C OC 11 R3
9 D QD 7 6 D OD 10
CLR OE 9
11 ~LOAD ~BO 13 3 ~LT OF 15 220Ω
14 CLR ~CO 12 5 ~RBI OG 14
4 ~BI/RBO R5
5 UP
4 DOWN
50 Hz Up 7447N 220Ω
CP 74192N R6
220Ω
Down
R8 VCC
220Ω 5V
CA
U6
A B C D E F G
R7
220Ω
R9
VCC
5V 220Ω
U7 U5 R11
15 A QA 3 7 A OA 13 220Ω
1 B QB 2 1 B OB 12
10 C QC 6 2 C OC 11 R10
9 D QD 7 6 D OD 10
OE 9
11 ~LOAD ~BO 13 3 ~LT OF 15 220Ω
14 CLR ~CO 12 5 ~RBI OG 14
4 ~BI/RBO R12
5 UP
4 DOWN
7447N 220Ω
74192N R13
220Ω
R14
220Ω
Gambar 15.1 Counter dengan 2 buah 7 segmen
65
ET- UN-ELDIG-2017
2. Amati yang terjadi dengan mengatur switch CLR, Up dan Down

3. Buat kesimpulan hasil praktikum!
15.3 Soal
1. Buatlah counter dari 1 sampai 60, kemudian kembali ke awal!
66

Digital 2017

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Digital 2017

Diunggah oleh

Hak Cipta:

Format Tersedia

ET- UN-ELDIG-2017

Lab Elektro Unisma Bekasi

PRAKTIKUM 1 MULTIVIBRATOR (IC 555)......................................................1

1.1 Dasar Teori......................................................................................1

1.2 Tujuan Praktikum.............................................................................4

1.3 Monostabil Multivibrator..................................................................4

1.3.1 Alat dan Bahan...........................................................................4

1.3.2 Langkah Kerja............................................................................5

1.4 Astabil Multivibrator.........................................................................6

1.4.1 Alat dan Bahan...........................................................................6

1.4.2 Langkah Kerja............................................................................6

2.1 Teori Dasar......................................................................................8

2.2 Tujuan Praktikum...........................................................................10

2.3 Alat dan Bahan..............................................................................10

2.4 Langkah Kerja................................................................................10

PRAKTIKUM 3 D FLIP FLOP.........................................................................12

3.1 Teori Dasar....................................................................................12

3.2 Tujuan Praktikum...........................................................................13

3.3 Alat dan Bahan..............................................................................14

3.4 Langkah Kerja................................................................................14

3.4.1 D FF dengan gerbang dasar.....................................................14

3.4.2 D FF dengan IC 7474................................................................15

Lab Elektro Unisma Bekasi

PRAKTIKUM 4 FLIP-FLOP JK........................................................................16

4.1 Teori Dasar....................................................................................16

4.2 Tujuan Praktikum...........................................................................18

4.3 Alat dan Bahan..............................................................................18

4.4 Langkah Kerja................................................................................19

4.4.1 JK FF dengan gerbang dasar....................................................19

4.4.2 JK FF dengan IC 7476...............................................................20

PRAKTIKUM 5 ON OFF ONE BUTTON..........................................................22

5.1 Dasar Teori....................................................................................22

5.2 Tujuan Praktikum...........................................................................22

5.3 Alat dan Bahan..............................................................................22

5.4 Langkah Kerja................................................................................22

5.4.1 ON OFF one button dengan D FF..............................................22

5.4.2 ON OFF one button dengan JK FF.............................................23

PRAKTIKUM 6 COUNTER UP.......................................................................25

6.1 Dasar Teori....................................................................................25

6.2 Tujuan Praktikum...........................................................................25

6.3 Counter Up Asynchronous dengan JK FF........................................25

6.3.1 Alat dan Bahan.........................................................................26

6.3.2 Langkah Kerja..........................................................................26

6.4 Counter Up Asynchronous dengan D FF........................................27

6.4.1 Alat dan Bahan.........................................................................27

6.4.2 Langkah Kerja..........................................................................27

PRAKTIKUM 7 COUNTER DOWN.................................................................28

7.1 Counter Down Asynchronous dengan JK FF...................................28

7.1.1 Alat dan Bahan.........................................................................28

7.1.2 Langkah Kerja..........................................................................28

Lab Elektro Unisma Bekasi

7.2 Counter Down Asynchronous dengan D FF....................................29

7.2.1 Alat dan Bahan.........................................................................29

7.2.2 Langkah Kerja..........................................................................29

PRAKTIKUM 8 UP DOWN COUNTER 74192.................................................31

8.1 Up Down Counter Asyncronous dengan IC 74192.........................31

8.1.1 Alat dan Bahan.........................................................................33

8.1.2 Langkah Kerja..........................................................................34

9.1 Teori Dasar....................................................................................36

9.2 Tujuan Praktikum...........................................................................37

9.3 Multiplexer 2 channal 1 bit dengan gerbang logika.......................37

9.3.1 Alat dan Bahan.........................................................................37

9.4 Langkah Kerja................................................................................38