Mochammad Rizal M, STTanggal: 8 Juni 2022Tanda Tangan

LEMBAR PERSETUJUAN
LAPORAN PRAKTIKUM
SISTEM DIGITAL LANJUTAN
Disusun oleh :
Nama(NIM) : Indra Bhekti Utomo(211020100002)
Faisal Faris(211020100003)
Moch. Lukman Bisri(211020100004)
Kel. / Gel. : Kelompok 13 / Gelombang 4
Telah diperiksa dan disetujui

Isi laporan ini
Dosen Pengampu Praktikum Disetujui,

Sistem Digital Lanjutan Laboran Teknik Elektro
Arief Wisaksono, Ir., MM Mochammad Rizal M, ST

NIK. 216587 NIK. 19215
LABORATORIUM TEKNIK ELEKTRO

PROGRAM STUDI TEKNIK ELEKTRO
FAKULTAS SAINS DAN TEKNOLOGI
UNIVERSITAS MUHAMMADIYAH SIDOARJOP
2022
i
KATA PENGANTAR
Puji syukur atas kehadirat Allah SWT yang telah memberikan rahmat,
hidayah, serta inayah-Nya sehingga penyusun dapat menyelesaikan modul
Praktikum Sistem Digital Lanjutan ini dengan baik.
Dalam pembuatan modul ini penyusun tidak lepas dari bantuan berbagai
pihak. Untuk itu penyusun menyampaikan terima kasih yang sebesar-besarnya
kepada :
1. Dr. Hindarto, S.Kom., MT. Selaku Dekan Fakultas Sains dan Teknologi
Universitas Muhammadiyah Sidoarjo.
2. Dr. Izza Anshory, MT. Selaku Kepala Prodi Teknik Elektro Universitas
Muhammadiyah Sidoarjo.
3. Mochammad Rizal M, ST. Selaku Laboran Teknik Elektro Universitas
Muhammadiyah Sidoarjo.
4. Arief Wisaksono, Ir., MM. Selaku Dosen Pengampu dalam Praktikum
Sistem Digital Lanjutan Universitas Muhammadiyah Sidoarjo.
5. Dan semua pihak yang telah membantu penyusun dalam menyusun modul
praktikum ini secara baik, secara langsung maupun tidak langsung.
Akhir kata kami berharap mudah-mudahan modul praktikum ini
bermanfaat bagi kemajuan bersama dan juga kami meminta maaf apabila dalam
penyusunan laporan ini terdapat kesalahan.
Sidoarjo, 8 Juni 2022
Penyusun
ii
DAFTAR ISI
HALAMAN JUDUL
LEMBAR PERSETUJUAN ............................................................................ i
KATA PENGANTAR ...................................................................................... ii
DAFTAR ISI ..................................................................................................... iii
Lembar Asistensi Percobaan 1........................................................................ vi
Percobaan I (Pengenalan Gerbang Logika Dasar) ....................................... 13
1.1 Tujuan Percobaan ........................................................................................ 13
1.2 Alat dan Bahan Percobaan ......................................................................... 13
1.3 Dasar Teori ................................................................................................... 13
1.4 Prosedur Kerja/Langkah Percobaan .......................................................... 15
1.5 Hasil dan Analisa Percobaan ..................................................................... 15
1.5.1 Hasil Percobaan ............................................................................................ 15
1.6 Tugas dan Kesimpulan Percobaan ............................................................ 18
1.6.1 Tugas dan Kesimpulan Percobaan ............................................................ 18
Lembar Asistensi Percobaan 2........................................................................ vii

Percobaan II (Penyederhanaan Rangkaian Logika (Metode K-Map)) ...... 21
2.3 Dasar Teori ................................................................................................... 21
2.5.1 Hasil percobaan ........................................................................................... 25
2.6.1 Tugas Percobaan .......................................................................................... 26
Lembar Asistensi Percobaan 3........................................................................ viii

Percobaan III (Rangkaian Aritmatika Digital) ............................................. 28
3.3 Dasar Teori ................................................................................................... 28
iii
3.5.1 Hasil Percobaan ............................................................................................ 33
3.6.1 Tugas Percobaan .......................................................................................... 34
Lembar Asistensi Percobaan 4......................................................................... ix

Percobaan IV (Aplikasi Gerbang-Gerbang Logika)...................................... 36
4.1 Tujuan Percobaan ......................................................................................... 36
4.2 Alat dan Bahan Percobaan .......................................................................... 36
4.3 Dasar Teori .................................................................................................... 36
4.4 Prosedur Kerja/Langkah Percobaan ........................................................... 38
4.5 Hasil dan Analisa Percobaan ...................................................................... 39
4.5.1 Hasil Percobaan ............................................................................................ 39
4.6 Tugas dan Kesimpulan Percobaan ............................................................. 40
4.6.1 Tugas Percobaan ........................................................................................... 41
Lembar Asistensi Percobaan 5......................................................................... x

Percobaan V (Aplikasi Gerbang-Gerbang Logika 2) .................................... 42
5.3 Dasar Teori .................................................................................................... 42
5.4 Prosedur Kerja/Langkah Percobaan ........................................................... 48
5.5 Hasil dan Analisa Percobaan ...................................................................... 48
5.5.1 Hasil Percobaan ............................................................................................. 49
5.6 Tugas dan Kesimpulan Percobaan ............................................................. 52
5.6.1 Tugas Percobaan ........................................................................................... 52
Lembar Asistensi Percobaan 6......................................................................... xi

Percobaan VI (Project Aplikasi Gerbang-Gerbang Logika) ........................ 57
6.3 Dasar Teori .................................................................................................... 57
iv
6.4 Prosedur Kerja/Langkah Percobaan ............................................................ 58
6.5 Hasil dan Analisa Percobaan ....................................................................... 59
6.6 Tujuan dan Kesimpulan ................................................................................ 59
Kartu Asistensi .................................................................................................. xii
v
LABORATORIUM PRODI TEKNIK ELEKTRO
UNIVERSITAS MUHAMMADIYAH SIDOARJO 2022
LEMBAR ASISTENSI
PRAKTIKUM
Percobaan 1
Pengenalan Gerbang Logika Dasar
Disusun oleh :
Nama / NIM : Indra Bhekti Utomo / 211020100002

Faisal Faris / 211020100003
Moch. Lukman Bisri / 211020100004
Kel / Gel : Kelompok 13 / Gelombang 4
Pelaksanaan : 22 Mei 2022
Mengetahui

Asisten Praktikum
Sistem Digital Lanjutan
Mochammad Derian Ramadhan

NIM. 201020100030
vi
LEMBAR ASISTENSI
PRAKTIKUM
Percobaan 2
Penyederhanaan Rangkaian Logika (Metode K-Map)
Disusun oleh :

Mengetahui

Asisten Praktikum

NIM. 201020100030
vii
LEMBAR ASISTENSI
PRAKTIKUM
Percobaan 3
Rangkaian Aritmatika Digital
Disusun oleh :

Mengetahui

Asisten Praktikum

NIM. 201020100030
viii
LEMBAR ASISTENSI
PRAKTIKUM
Percobaan 4
Aplikasi Gerbang-Gerbang Logika
Disusun oleh :

Mengetahui

Asisten Praktikum

NIM. 201020100030
ix
LEMBAR ASISTENSI
PRAKTIKUM
Percobaan 5
Aplikasi Gerbang-Gerbang Logika 2
Disusun oleh :

Mengetahui

Asisten Praktikum

NIM. 201020100030
x
LEMBAR ASISTENSI
PRAKTIKUM
Percobaan 6
Project Aplikasi Gerbang-Gerbang Logika
Disusun oleh :

Mengetahui

Asisten Praktikum

NIM. 201020100030
xi
KARTU ASISTENSI

Kel /Gel : Kelompok 13 / Gelombang 4
Pelaksanaan : 8 Juni 2022
No Modul Praktikum Tanggal Catatan
Asistensi Asistensi
1 Pengenalan Gerbang Logika
Dasar
2 Penyederhanaan Rangkaian
Logika (Metode K-Map)
3 Rangkaian Aritmatika Digital
4 Aplikasi Gerbang-Gerbang
Logika
5 Aplikasi Gerbang-Gerbang
Logika 2
6 Project Aplikasi Gerbang-
Gerbang Logika
Mengetahui

Dosen Pengampu Praktikum Asisten Praktikum
Sistem Digital Lanjutan Sistem Digital Lanjutan
Arief Wisaksono, Ir., MM Mochammad Derian Ramadhan

NIK. 216587 NIM. 201020100030
xii
PERCOBAAN I
PENGENALAN GERBANG LOGIKA DASAR
1.1 Tujuan Percobaan

Setelah menyelesaikan percobaan ini, mahasiswa diharapkan mampu :
1. Memahami pengoperasian gerbang logika dasar
2. Merancang dasar-dasar rangkaian logika
3. Menjalankan modul rangkaian logika
1.2 Alat dan Bahan Percobaan

Adapun alat dan bahan yang di gunakan pada percobaan
1. Papan percobaan
2. IC 7408 (And), IC7404 (Not), IC 7432 (Or), IC 7400 (Nand), IC 7402
(Nor), IC 7486 (Ex- Or)
3. Power Supply
4. Kabel jumper
5. Kabel jumper LED
1.3 Dasar Teori

1. Gerbang AND
Rangkaian AND dinyatakan sebagai F = A*B, output rangkaian F
menjadi 1 hanya ketika kedua input A dan B bernilai 1 dan output F
menjadi 0 pada nilai A dan B yang lainnya.
*Simbol Gerbang AND
2. Gerbang OR
Rangkaian OR dinyatakan dalam F= A+B, dan output rangkaian F
menjadi ‘0’hanya ketika kedua input ‘0’ dan F menjadi ‘1’ pada nilai A
dan B yang lain.
*Simbol Gerbang OR
3. Gerbang NOT (Inverter)

Rangkaian NOT juga dikenal sebagai Inverter dan dinyatakan sebagai
F=A̅, nilai output F merupakan negasi dari input A bernilai “1”, maka
nilai output F menjadi “0” demikian sebaliknya.
*Simbol Gerbang NOT
4. Gerbang NAND
Rangkaian NAND dinyatakan sebagai F = A̅*B̅ dan output F bernilai 0
ketika kedua input A dan B bernilai 1 dan 1 untuk nilai yang lain.
*Simbol Gerbang NAND
5. Gerbang NOR
Rangkaian NOR dinyatakan sebagai F = A̅+B̅, dan output F bernilai 1
ketika kedua input A dan B benilai 0 dan output F menjadi 0 untuk nilai-
nilai input yang lain.
*Simbol Gerbang NOR
6. Exlusive-OR
Rangkaian EX-OR dinyatakan sebagai F = A □ B dan output menjadi 0
ketika input A dan B pada level yang sama dan output F bernilai 1
ketika input pada level yang berbeda.
*Simbol Gerbang EX-OR
7. Gerbang EX-NOR
Rangkaian EX-NOR dinyatakan sebagai F = (A̅ □ B̅) dan output menjadi
1 ketika kedua input pada level yang sama dan output F bernilai 0 ketika
kedua input berada pada level yang berbeda.
*Simbol Gerbang EX-NOR
1.4 Prosedur Kerja/Langkah Percobaan

1. Siapkan alat dan bahan yang sudah d jelaskan diatas seperti box trainer,
adaptor, kabel jumper, serta kabel jumper LED
2. Lakukan perakitan dengan menancapkan input gerbang logika dengan
bergantian lagika sesuai dengan tabel kebenaran yaitu 1 = vcc, 0 = grid,
serta ouputnya dari gerbang logika tancapkan kabel jumper yang ada
lednya, dan ujung lainnya ke gnd.
1.5 Hasil dan Analisa Percobaan

1. Menguji Setiap gerbang berikut: AND, OR, NOT, NAND, NOR, dan EX-
OR, EX-NOR dan membuat tabel kebenarannya.
2. Dengan menggunakan logic circuit, mencoba membuat rangkaian Seperti
pada percobaan berikut ini dan buat persamaan rangkaiannya serta tabel
kebenarannya :
1.5.1 Hasil Percobaan

1. Menguji Setiap gerbang berikut: AND, OR, NOT, NAND, NOR, dan EX-
OR, EX-NOR dan membuat tabel kebenarannya.
a. Gerbang AND
*Simbol Gerbang AND
A B F
0 0 0
0 1 0
1 0 0
1 1 1
b. Gerbang OR
*Simbol Gerbang OR
A B F
0 0 0
0 1 1
1 0 1
1 1 1
c. Gerbang NOT
*Simbol Gerbang NOT
A F
0 1
1 0
d. Gerbang NAND
*Simbol Gerbang NAND
A B F
0 0 1
0 1 1
1 0 1
1 1 0
e. Gerbang NOR
*Simbol Gerbang NOR
A B F
0 0 1
0 1 0
1 0 0
1 1 0
f. Gerbang EX-OR
*Simbol Gerbang EX-OR
A B F
0 0 0
0 1 1
1 0 1
1 1 0
g. Gerbang EX-NOR
* Simbol Gerbang EX-NOR
A B F
0 0 1
0 1 0
1 0 0
1 1 1
2. Percobaan rangkaian logika serta table kebenarannya.
X Y Z F
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
Persamaan : 1 0 1 1
F = X̅Y̅ + Y̅Z̅ 1 1 0 1
1 1 1 0
1.6 Tugas dan Kesimpulan Percobaan
1. Gambarkan bentuk IC dari masing-masing gerbang.
2. Buatlah tabel kebenaran dari setiap gerbang yang diuji.
3. Buatlah rangkain kembali dengan kombinasi minimal 3 gerbang yang
berbeda dan buat persamaannya, serta buat tabel kebenarannya.
4. Berilah kesimpulan dari hasil percobaan diatas.
1.6.1 Tugas dan Kesimpulan Percobaan

1. Gambar rangkaian dan tabel kebenarannya.
a. Gerbang AND / IC (74LS08)
A B F
0 0 0
74LS08 0 1 0
1 0 0
1 1 1
b. Gerbang OR / IC (74LS32)
A B F
0 0 0
0 1 1
1 0 1
1 1 1
c. Gerbang NOT / IC (74LS04)
A F
0 1
1 0
d. Gerbang NAND / IC (74LS00)
A B F
0 0 1
0 1 1
1 0 1
1 1 0
e. Gerbang NOR / IC (74LS02)
A B F
0 0 1
0 1 0
1 0 0
1 1 0
f. Gerbang EX-OR / IC (74LS86)
A B F
0 0 0
0 1 1
1 0 1
1 1 0
g. Gerbang EX-NOR / IC (74LS266)
A B F
0 0 1
0 1 0
1 0 0
1 1 1
2. Buatlah rangkain kembali dengan kombinasi minimal 3 gerbang yang
berbeda dan buat persamaannya, serta buat tabel kebenarannya.
U1
A
A B C Y
0
U3 0 0 0 1
B OR Y
0 ? 0 0 1 1
U2
XOR
C
0 0 1 0 0
NAND
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
3. Kesimpulan
Saat input dari gerbang OR jika salah satu input berlogika “1” maka
outputnya = 1. Gerbang NAND kebalikan dari gerbang AND, output = 0
jika input B dan C = 1. Dengan kombinasi gerbang OR, NAND dan EX-
OR maka hasilnya = A̅B̅C̅, A̅B̅C, A̅BC, dan ABC.
PERCOBAAN II
PENYEDERHANAAN RANGKAIAN LOGIKA
(METODE K-MAP)

Setelah menyelesaikan percobaan ini, mahasiswa diharapkan mampu :
1. Membuat sebuah rangkaian logika sederhana melalui persamaan Boolean
dan table kebenaran yang diketahui.
2. Menggunakan K-Map untuk memecahkan persoalan desain rangkaian
sederhana.

1. Papan percobaan
(Nor), IC 7486 (Ex- Or)
3. Power Supply
4. Kabel jumper
5. Kabel jumper LED
2.3 Dasar Teori

Peta karnaugh adalah (Karnaugh map, K-Map) dapat digunakan untuk
menyederhanakan persamaan logika yang menggunakan paling banyak enam
variabel. Dalam laporan ini hanya akan dibahas penyederhanaan persamaan
logika hingga empat variabel. Penggunaan persamaan logika dengan lima atau
enam variabel disarankan menggunakan program komputer.
Peta merupakan gambar suatu daerah. Peta karnaugh menggambarkan
daerah logika yang telah dijabarkan pada tabel kebenaran. Penggambaran
daerah pada peta karnaugh harus mencakup semua kombinasi dari semua
variabel yang digunakan pada suatu persamaan logika. Daerah pada peta
karnaugh dapat tumpang tindih antara satu kombinasi variabel dengan
kombinasi variabel yang lain. Sebagai contoh adalah persamaan logika dua
variabel X= A̅B̅. Peta Karnaugh untuk persamaan tersebut harus mencakup
semua kombinasi semua variabelnya, yaitu A̅B̅, A̅B, AB, AB̅. Peta Karnaugh
untuk persamaan tersebut dapat dilihat pada Gambar (a). Sedangkan Peta
Karnaugh untuk 3 dan 4 variabel dapat dilihat pada Gambar (b) dan (c).
a. Peta Karnaugh dengan dua peubah
m0 m1 x0 x’y’ x’y
m2 m3 1 xy’ xy
b. Peta Karnaugh dengan tiga peubah

yz
00 01 11 10
m0 m1 m3 m2 x0 x’y’z’ x’y’z x’yz x’yz’
m4 m5 m7 m6 1 xy’z’ xy’z xyz xyz’
Contoh pertama Contoh kedua

c. Peta Karnaugh dengan empat peubah
yz
m0 m1 m3 m2 00 01 11 10
wx 00 w’x’y’z’ w’x’y’z w’x’yz w’x’yz’
m4 m5 m7 m6
01 w’xy’z’ w’xy’z w’xyz w’xyz’
m12 m13 m15 m14
11 wxy’z’ wxy’z wxyz wxyz’
m8 m9 m11 m10
10 wx’y’z’ wx’y’z wx’yz wx’yz’
1. Siapkan alat dan bahan yang sudah d jelaskan diatas seperti box trainer,
bergantian lagika sesuai dengan tabel kebenaran yaitu 1 = vcc, 0 = gnd,
1. Lakukan perakitan percobaan dengan persamaan berikut dan lakukan
penyederhanaan persamaan dengan menggunakan metode
penyederhanaan K-Map dengan tiga pengubah beserta catat tabel
kebenarannya.
2.5.1 Hasil percobaan

a. Rangkaian persamaan
F = X̅YZ + X̅YZ̅ + XY̅Z̅ + XY̅Z
0
b. Tabel Kebenaran
Input Output
X Y Z F
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 0
c. Penyederhanaan K-Map
XY F = X̅Y + XY̅
Z 00 01 11 10
0 0 1 0 1
1 0 1 0 1
d. Gambar rangkaian dan tabel kebenaran dari persamaan setelah di
sederhanakan
1
X Y F
0 0 0
0 1 1
1 0 1
1 1 0
?

1. Merangkai gambar dibawah ini pada modul rangkaian logika dan
menuliskan tabel kebenarannya
2. Buat penyederhanaan K-Map dari tabel kebenarannya
3. Buat persamaan dan rangkaian gerbang logika setelah disederhanakan
4. Buat kesimpulan dari percobaan diatas
2.6.1 Tugas Percobaan

1. Merangkai gambar dibawah ini pada modul rangkaian logika dan
menuliskan tabel kebenarannya
Input Output
A B C D X
0 0 0 0 0
0 0 0 1 1
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 1
1 0 1 0 1
2. Buat penyederhanaan K-Map dari tabel 1 0 1 1 1
kebenarannya : 1 1 0 0 1
CD 00 01 11 10 1 1 0 1 1
AB
1 1 1 1 0 1
00 0 0 0
01 1 1 1 1 1 1 1 1 1
11 1 1 1 1
10 0 1 1 1
3. Buat persamaan dan rangkaian gerbang logika setelah disederhanakan

F = C̅D + AC + B
C
D
A
B
0
0
0
U5
?
OR_3
4. Kesimpulan
K-Map adalah metode penyederhanaan dari sebuah rangkaian gerbang
logika.
PERCOBAAN III
RANGKAIAN ARITMATIKA DIGITAL

Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu :
1. Memahami rangkaian aritmetika digital : adder
2. Mendesain rangkaian adder

1. Papan percobaan
(Nor), IC 7486 (Ex- Or)
3. Power Supply
4. Kabel jumper
5. Kabel jumper LED
3.3 Dasar Teori

1. Penyederhanaan half adder dengan menggunakan K-Map
a. Peta K-Map untuk Sum :
Rangkaian Logikanya :
B
A 0 1
0 0 1
1 1 0
Persamaan yang diperoleh :
Sum = A̅ . B + A . B̅
=AB
b. Peta K-Map Cout
B
A 0 1
0 0 0
1 0 1
Cout = A . B
2. Penyederhanaan full adder dengan menggunakan K-Map

a. Peta K-Map Sum
B Cin
A 00 01 11 10
0 0 1 0 1
1 1 0 1 0
F = A’B’Cin + A’BCin’ +AB’Cin’ +ABCin
Rangkaian logikanya :
Persamaan diatas dapat kita sederhanakan dengan menggunakan
Metode Aljabar Boole, sehingga di dapat :
Sum = A̅.B̅.Cin + A̅.B.C̅in + A.B̅.C̅in + A.B.Cin
= A̅(B̅.Cin + B.C̅in) + A(B̅.C̅in + B.Cin)
= A̅(B  Cin) + A(B  Cin)
= A̅(B  Cin) + A(B̅  C̅in)
= A  B  Cin
Membuat tabel kebenaran :
Input Output
A B Cin Sum
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
b. Peta K-Map Cout

B Cin
A 00 01 11 10
0 0 1 0 1
1 1 0 1 0
Persamaan untuk Cout :
Cout = B.Cin + A.Cin + A.B
Rangkaian logika untuk Cout :
Penyederhanaan dengan Aljabar Boole :

Cout = Cin(B + A) + A.B
Rangkaian logika dengan dengan Aljabar Boole :
Tabel Kebenaran :
Input Output
A B Cin Cout
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
1. Siapkan alat dan bahan yang sudah dijelaskan diatas seperti box trainer,
3. Dengan menggunakan modul rangkaian logika, mengimplementasikan
rangkaian half adder, seperti pada gambar dibawah ini dan membuat table
kebenaranya.
4. Seperti gambar diatas, mengimplementasikan rangkaian full adder, seperti

pada gambar dibawah ini dan membuat table kebenarannya.
1. Rangkailah rangkaian logika half adder pada langkah-langkah percobaan
kemudian dapatkan tabbel kebenarannya
2. Carilah persamaan rangkaiannya dan sederhanakan dengan menggunakan
peta K-Map, serta buat rangkaiannya dan tabel kebenarannya

1. Rangkaian Half Adder dan tabel kebenarannya
A0
0 SUM = A0' B0 + A0 B0'
A B SUM Cout
?
B0
0 0 0 0 0
0 1 1 0
Cout = A0 B0 1 0 1 0
?
1 1 0 1
2. Persamaan rangkaian dan penyederhanaan menggunakan K-Map, serta

buat rangkaian dan tabel kebenarannya
K-Map SUM K-Map Cout
A A
B 0 1 B 0 1
0 0 1 0 0 0
1 1 0 1 0 1
Rangkaian EX-OR Rangkaian AND

A A
0 0
B ? B ?
0 0
A B Y A B Y
0 0 0 0 0 0
0 1 1 0 1 0
1 0 1 1 0 0
1 1 0 1 1 1
1. Rangkailah rangkaian logika full adder pada langkah-langkah percobaan
kemudian dapatkan tabbel kebenarannya
2. Carilah persamaan rangkaiannya dan sederhanakan dengan menggunakan
peta K-Map, serta buat rangkaiannya dan tabel kebenarannya
3. Buat kesimpulan dari kedua rangkaian diatas

1. Rangkaian Full Adder dan tabel kebenarannya.
0A1 SUM A B Cin SUM Cout
?
0B1 0 0 0 0 0
0Cin
0 0 1 1 0
0 1 0 1 0
Cout 0 1 1 0 1
?
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
2. Persamaan rangkaian dan penyederhanaan menggunakan K-Map, serta

buat rangkaian dan tabel kebenarannya.
K-Map SUM K-Map Cout
AB 00 01 11 10 AB 00 01 11 10
C C
0 0 1 0 1 0 0 0 1 0
1 1 0 1 0 1 0 1 1 1
Rangkaian 1
A
0 A B C F
?
B
0 0 0 0 0
C
0
0 0 1 1
0 1 0 1
Persamaan = A  (B  Cin) 0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
Rangkaian 2
0
A B C F
A
B
0 0 0 0
0
? 0 0 1 0
C 0 0 1 0 0
0 1 1 1
Persamaan = B.Cin + A.B + A.Cin 1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
3. Kesimpulan
Jika setiap input yang dihubungkan salah satu ada yang Benar/(1) maka
pernyataan pada percobaan Rangakaian Full Adder ini menunjukan
pernyataan Benar/(1)
PERCOBAAN IV
APLIKASI GERBANG – GERBANG LOGIKA

1. Memahami sifat universal dari gerbang NAND dan NOR.
2. Mengkonversikan sebuah rangkaian logika yang terdiri dari bermacam-
macam gerbang menjadi terdiri dari NAND saja atau NOR saja.

1. Papan percobaan
(Nor), IC 7486 (Ex- Or)
3. Power Supply
4. Kabel jumper
5. Kabel jumper LED
4.3 Dasar Teori

1. Gerbang NOR
Gerbang NOR (NOT OR) merupakan gabungan dari gerbang OR dan
NOT. Keluaran gerbang ini berkebalikan terhadap keluaran gerbang OR.
Gerbang NOR dapat dibentuk dengan menambahkan gerbang NOT
dibagiuan keluaran gerbang OR. Tenda lingakaran kecil dikeluaran
gerbang NOR menandakan bahwa telah digabungkan gerbang NOT pada
gerbang aslinya.
Notasi boole untuk gerbang NOR adalah tanda + diikuti dengan
pemberian garis diatasnya. A yang di-NOR-kan dengan B dinotasikan A̅ +
B̅.
A B X = A̅.B̅
0 0 1
0 1 0
1 0 0
1 1 0
Gerbang NOR disebut gerbang universal karena dari gerbang ini dapat
dibentuk fungsi beberapa gerbang yang lain, misalnya NOT, OR, AND.
Adanya sifat universal dari gerbang NOR menjadikan banyak gerbang

logika yang dapat diwakili oleh gerbang NOR.
2. Gerbang NAND
Gerbang NAND (NOT-AND) merupakan gabungan dari gerbang AND
dan NOT. Keluaran gernag ini berkebalikan terhadap keluaran gerbang
AND. Gerbang NAND dapat dibentuk dengan menambahkan gerbang
NOT dibagiuan keluaran gerbang AND. Tenda lingakaran kecil dikeluaran
gerbang NAND menandakan bahwa telah digabungkan gerbang NOT
pada gerbang aslinya.
Notasi boole untuk gerbang NAND adalah tanda kali diikuti dengan
pemberian garis diatasnya. A yang di-NAND-kan dengan B dinotasikan
A̅.B̅
A B X = A̅B̅
0 0 1
0 1 1
1 0 1
1 1 0
Gerbang NAND disebut gerbang universal karena dari gerbang ini dapat
dibentuk fungsi beberapa gerbang yang lain, misalnya NOT, OR, AND.

1. Siapkan alat dan bahan yang sudah dijelaskan diatas seperti box trainer,
3. Pada modul trainer dapat diimplementasikan dan perakitan rangkaian
dibawah ini.
Buat tabel kebenarannya dan tentukan fungsi apakah rangkaian di atas.
Membuktikan dengan menggunakan Teori Demorgan.
4. Y = A̅ . B + A . C̅
Merubah persamaan diatas menjadi persamaan untuk gerbang NAND saja.

1. Lakukan percobaan di point 3 dan buat tabel kebenarannya, serta buat
penjabaran persamaannya.
2. Lakukan penjabaran persamaan tersebut dan buat rangkaiannya serta tabel
kebenarannya.
3. Dan lakukan analisa dari kedua percobaan.

1. Hasil percobaan point 3 beserta tabel kebenaran dan penjabaran
persamaannya.
A B Y
0 0 0
0 1 1
1 0 1
Teori Demorgan 1 1 0
Y = A(A̅B) . B(AB̅)
= A(A̅B) + B(AB̅)
= A(AB) + B(AB)
= A(A̅ + B̅) + B(A̅ + B̅)
= AA̅ + AB̅ + A̅B + BB̅
Y = AB̅ + A̅B
2. Hasil penjabaran persamaan dan rangkaiannya serta tabel kebenarannya.
A
0
A B Y
Y 0 0 0
?
B 0 1 1
0
1 0 1
1 1 0
Hasil penjabaran
Y = A̅B + AB̅
= A̅B + AB̅
= A̅B . AB̅
3. Analisa percobaan
Dari 2 rangkaian diatas, dapat disimpulkan bahwa hasil penyederhanaan =
hasil rangkaia sebelum disederhanakan. Jika dalam sebuah simulasi hasil
tidak sama maka, coba kaji ulang hasil penyederhanaannya.

1. Membuat rangkaian yang terdiri dari gerbang AND, OR, dan NOT saja
2. Dari persamaan logika Y = A̅B + AB̅ buatlah rangkaian hanya dengan
menggunakan Gerbang NAND saja.
3. Dari persamaan logika Y = A̅B + AB̅ buatlah rangkaiannya hanya dengan
menggunakan Gerbang NOR saja.
1. Membuat rangkaian yang terdiri dari gerbang AND, OR, dan NOT saja.
2. Hasil rangkaian dengan persamaan logika Y = A̅B + AB̅ hanya

menggunakan rangkaian NAND.
A
?
B
3. Hasil rangkaian dengan persamaan logika Y = A̅B + AB̅ hanya

menggunakan rangkaian NOR.
0
PERCOBAAN V
APLIKASI GERBANG – GERBANG LOGIKA 2

1. Memahami prinsip kerja dari rangkaian Encoder dan Decoder.
2. Mendesain rangkaian Encoder dan Decoder dari gerbang-gerbang logika.
3. Memahami prinsip kerja rangkaian Multiplexer dan Demultiplexer.
4. Mendesain rangkaian Multiplexer dari gerbang-gerbang logika.

1. Papan percobaan 2
2. IC 74LS154 (Decoder), IC 74LS148 (Encoder), IC 74LS151
(Multiplexer), IC 74LS138 (Demultiplexer), IC 74LS47 Binary Code
Desimal (BCD)
3. Power Supply
4. Kabel jumper
5. Kabel jumper LED
5.3 Dasar Teori

1. DECODER (IC 74LS154)
Decoder merupakan rangkasan logika yang berfungsi mengkode ulang
atau menafsirkan kode-kode biner yang ada pada inputnya menjadi data
asli pada outputnya. Contoh : decoder 6 ke 15 berfungsi menafsirkan
kode-kode biner 6 bit menjadi data ash bilangan desimal 0 sampai dengan
15. Adapun pada percobaan decoder menggunakan ic 74LS154 berikut
data sheetnya :
Gambar Data Sheet IC 74LS154
Gambar Gerbang Logika IC 74LS154

2. ENCODER (IC 74LS148)
Encoder merupakan rangkaian logika yang berfungsi mengubah data
yang ada pada inputnya menjadi kode-kode biner pada outputnya. Contoh
encoder oktai ke biner atau disebut juga encoder 9 ke 5, berfungsi
mengubah data bilangan oktal pada inputnya menjadi kode biner 5-bit
pada outputnya.

3. MULTIPLEXER (IC 74LS151)
Multiplexer merupakan rangkaian logika yang berfungsi memilih data
yang ada pada inputnya untuk disalurkan ke outputnya dengan bantuan
smyal pemilih atau smyal control. Kata multiplexer sering dikemukakan
dalam bentuk singkatan yakni MUX. Multiplexer disebut juga sebagai
pemilih data (data selector).
Address Buffer
4. DEMULTIPLEXER (IC 74LS138)
Demultiplexer merupakan rangkaian logika yang berfungsi
rnenyalurkan data yang ada pada inputnya ke salah satu dari beberapa
outputnya dengan bantuan smyal pemilih atau smyal control Dalam
penyebutannya, demultiplexer sering dikemukakan dalam bentuk
singkatan yakni DEMIJX. Demultiplexer disebut juga penyalur data (data
distributor), dan fungsmya merupakan kebalikan dan multiplexer.

5. Binary Code Desimal (BCD) IC 74LS47
Binary code decimal (BCD) merupakan pengubah kode bilangan biner
yang ditampilkan pada 7-segmen. Adapun macam ic ini terdapat 2 jenis
yaitu ic ttl 7447 dan ic ttl 7448, kedua nya memiliki fungsi yang sama
namun untuk penggunaan pada 7-segmen yang berbeda. Untuk ic ttl 7447
digunakan untuk driver 7-segmen yang mempunyai common Anode (5v),
sedangkan ic ttl 7448 digunakan untuk driver 7-segmen yang memounyai
common Cathode (gnd).
Gambar Data Sheet IC 74LS47 Gambar Data Sheet Ic 74LS48
Gambar Data Sheet IC 74LS47 dan detail pin 7-Segment


1. Siapkan alat dan bahan yang sudah dijelaskan diatas seperti box trainer 2,
serta amati ouput dari gerbang logika kemudian catat pada tabel yang
sudah disediakan. Dengan menggunakan bentuk POS (Product of Sum),
dimana L = 0, H = 1 , dan X = don’t care

1. Buat Tabel Kebenaran DECODER (IC 74LS154)
2. Buat Tabel Kebenaran ENCODER (IC 74LS148)
3. Buat Tabel Kebenaran MULTIPLEXER (IC 74LS151)
4. Buat Tabel Kebenaran DEMULTIPLEXER (IC 74LS138)
5. Buat Tabel Kebenaran Binary Code Desimal (BCD) IC 74LS47 7-
Segment Anode

1. Tabel Kebenaran DECODER (IC 74LS154)
INPUTS OUTPUTS
G1 G2 D C B A 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
L H X X X X H H H H H H H H H H H H H H H H
H L X X X X H H H H H H H H H H H H H H H H
H H X X X X H H H H H H H H H H H H H H H H
L L L L L L L H H H H H H H H H H H H H H H
L L L L L H H L H H H H H H H H H H H H H H
L L L L H L H H L H H H H H H H H H H H H H
L L L L H H H H H L H H H H H H H H H H H H
L L L H L L H H H H L H H H H H H H H H H H
L L L H L H H H H H H L H H H H H H H H H H
L L L H H L H H H H H H L H H H H H H H H H
L L L H H H H H H H H H H L H H H H H H H H
L L H L L L H H H H H H H H L H H H H H H H
L L H L L H H H H H H H H H H L H H H H H H
L L H L H L H H H H H H H H H H L H H H H H
L L H L H H H H H H H H H H H H H L H H H H
L L H H L L H H H H H H H H H H H H L H H H
L L H H L H H H H H H H H H H H H H H L H H
L L H H H L H H H H H H H H H H H H H H L H
L L H H H H H H H H H H H H H H H H H H H L
2. Tabel Kebenaran ENCODER (IC 74LS148)
INPUTS OUTPUTS
E1 0 1 2 3 4 5 6 7 A2 A1 A0 GS E0
H X X X X X X X X H H H H H
L H H H H H H H H H H H H L
L X X X X X X X L L L L L H
L X X X X X X L H L L H L H
L X X X X X L H H L H L L H
L X X X X L H H H L H H L H
L X X X L H H H H H L L L H
L X X L H H H H H H L H L H
L X L H H H H H H H H L L H
L L H H H H H H H H H H L H
3. Tabel Kebenaran MULTIPLEXER (IC 74LS151)
Input Output
Strobe Select
Y W̅
S C B A
H X X X L H
L L L L H L
L L L H H L
L L H L L H
L L H H L H
L H L L H L
L H L H H L
L H H L H L
L H H H L H
4. Tabel Kebenaran DEMULTIPLEXER (IC 74LS138)
INPUTS OUTPUTS
E1 E2 E3 A0 A1 A2 O̅ 0 O̅ 1 O̅ 2 O̅ 3 O̅ 4 O̅ 5 O̅ 6 O̅ 7
H X X X X X H H H H H H H H
X H X X X X H H H H H H H H
X X L X X X H H H H H H H H
L L H L L L L H H H H H H H
L L H H L L H L H H H H H H
L L H L H L H H L H H H H H
L L H H H L H H H L H H H H
L L H L L H H H H H L H H H
L L H H L H H H H H H L H H
L L H L H H H H H H H H L H
L L H H H H H H H H H H H L
5. Tabel Kebenaran Binary Code Desimal (BCD) IC 74LS47 7-Segment

Anode
Inputs Outputs
LT RBI BI D C B A g f e d c b a Hasil
X X L X X X X L L L L L L L -
H L L X X X X L L L L L L L -
H H H L L L L H L L L L L L 0000
H H H L L L H H H H H L L H 0001
H H H L L H L L H L L H L L 0010
H H H L L H H L H H L L L L 0011
H H H L H L L L L H H L L H 0100
H H H L H L H L L H L L H L 0101
H H H L H H L L L L L L H H 0110
H H H L H H H H H H H L L L 0111
H H H H L L L L L L L L L L 1000
H H H H L L H L L H H L L L 1001
H H H H L H L L H L L H H H 1010
H H H H L H H L H H L L H H 1011
H H H H H L L L L H H H L H 1100
H H H H H L H L L H L H H L 1101
H H H H H H L L L L L H H H 1110
H H H H H H H H H H H H H H 1111
1. Buat rangkaian encoder dan decoder pada proteus dengan ic yang berbeda
dan buat tabel kebenarannya sesuai percobaan tersebut
2. Buat rangkaian multiplexer dan demultiplexer pada proteus dengan ic yang
berbeda dan buat tabel kebenarannya sesuai percobaan tersebut
3. Buat rangkaian Binary Code Desimal (BCD) pada proteus dengan ic yang
berbeda dan 7-Segmen cathode kemudian buat tabel kebenarannya sesuai
percobaan tersebut.
4. Berikan kesimpulan dari percobaan diatas

1. Hasil rangkaian encoder dan decoder pada proteus dengan ic yang berbeda
beserta tabel kebenarannya sesuai percobaan tersebut
a. Rangkaian Encoder (IC 74LS147)
0
0 U1
11
0 12
1
13
2 ?
0 1
3
9
2
4 Q0
7 ?
0 3
5
6
Q1
Q2
6
4 14
0 5
7
8
Q3 ?
10
0 9 ?
74LS147
0
0
Tabel Kebenarannya
Input Output
1 2 3 4 5 6 7 8 9 Q̅L Q̅H Q̅2 Q̅3
H H H H H H H H H H H H H
X X X X X X X X L L H H L
X X X X X X X L H H H H L
X X X X X X L H H L L L H
X X X X X L H H H H L L H
X X X X L H H H H L H L H
X X X L H H H H H H H L H
X X L H H H H H H L L H H
X L H H H H H H H H L H H
L H H H H H H H H L H H H
b. Rangkaian Decoder (IC 74LS145)
?
?
0
1 ?
2
0 1
2
3 ?
15 4
0 14
A
B
3
4
5 ?
13 6
C 5
12 7
0 D 6
7
9 ?
10
0 8
9
11 ?
74145 ?
?
?
Tabel Kebenarannya
Input Output
D C B A 0 1 2 3 4 5 6 7 8 9
L L L L L H H H H H H H H H
L L L H H L H H H H H H H H
L L H L H H L H H H H H H H
L L H H H H H L H H H H H H
L H L L H H H H L H H H H H
L H L H H H H H H L H H H H
L H H L H H H H H H L H H H
L H H H H H H H H H H L H H
H L L L H H H H H H H H L H
H L L H H H H H H H H H H L
H L H L H H H H H H H H H H
H L H H H H H H H H H H H H
H H L L H H H H H H H H H H
H H L H H H H H H H H H H H
H H H L H H H H H H H H H H
H H H H H H H H H H H H H H
2. Hasil rangkaian multiplexer dan demultiplexer pada proteus dengan ic

yang berbeda beserta tabel kebenarannya sesuai percobaan tersebut
a. Rangkaian Multiplexer (IC 74LS153)
0 U2
6 7
0 5
1X0
1X1
1Y ?
4
1X2
3
0 1X3
10 9
0 11
2X0
2X1
2Y
12
2X2
13
2X3
14
0 2
A
B
1
0 15
1E
2E
74LS153
Tabel Kebenarannya
Input Output
A B 1X0 1X1 1X2 1X3 Y
L L L X X X L
L L H X X X H
L H X L X X L
L H X H X X H
H L X X L X L
H L X X H X H
H H X X X L L
H H X X X H H
b. Rangkaian Demultiplexer (IC 74LS139)
U1:A ?
0 2 4
3
A Y0
5 ?
0 B Y1
Y2
6
1 7
0 E Y3 ?
74LS139
?
Tabel Kebenarannya
Input Output
E̅ B A Y0 Y1 Y2 Y3
H X X H H H H
L L L L H H H
L L H H L H H
L H L H H L H
L H H H H H L
3. Hasil rangkaian Binary Code Desimal (BCD) pada proteus dengan ic yang
berbeda dan 7-Segmen cathode serta tabel kebenarannya sesuai percobaan
tersebut.
0
0
7 13
0 1
A
B
QA
QB
12
2 11
0 6
C
D
QC
QD
10
4 9
BI/RBO QE
5 15
0 3
RBI
LT
QF
QG
14
0 74LS48
Tabel Kebenarannya
Inputs Outputs
LT RBI BI D C B A g f e d c b a Hasil
X X L X X X X L L L L L L L -
H L L X X X X L L L L L L L -
H H H L L L L H L L L L L L 0000
H H H L L L H H H H H L L H 0001
H H H L L H L L H L L H L L 0010
H H H L L H H L H H L L L L 0011
H H H L H L L L L H H L L H 0100
H H H L H L H L L H L L H L 0101
H H H L H H L L L L L L H H 0110
H H H L H H H H H H H L L L 0111
H H H H L L L L L L L L L L 1000
H H H H L L H L L H H L L L 1001
H H H H L H L L H L L H H H 1010
H H H H L H H L H H L L H H 1011
H H H H H L L L L H H H L H 1100
H H H H H L H L L H L H H L 1101
H H H H H H L L L L L H H H 1110
H H H H H H H H H H H H H H 1111
4. Kesimpulan dari percobaan diatas

Dari hasil praktikum diatas dapat disimpulkan bahwa :
a. Multiplexer adalah suatu rangkaian logika yang menerima beberapa
Input data tetapi hanya satu data input yang masuk ke output yang diatur
oleh input selector sama halnya dengan Decoder
b. Demultiplexer adalah rangkaian yang digunakan untuk mengarahkan
data (input) yang berupa binner menuju keluaran yang sesuai dengan
angka binner dari selector sama halnya dengan Encoder
PERCOBAAN VI
PROJECT APLIKASI GERBANG – GERBANG LOGIKA

1. Memahami penggunaan aplikasi Proteus atau yang lainnya.
2. Memahami desain rangkaian yang dibuat praktikan terkait gerbang logika
3. Memahami dasar teori dan kegunaan dari rangkaian yang di buat praktikan

Adapun alat dan bahan yang digunakan pada percobaan
1. Laptop/PC
2. Aplikasi Proteus/yang semacamnya
3. Buku/jurnal literasi
6.3 Dasar Teori

1. IC 74192
IC 74192 adalah sebuah ic counter up dan juga bisa digunakan
sebagai counter down yang output nya berupa data BCD (binary coded
decimal) yaitu 4 buah output yang mewakili bilangan biner.
Bila input clock dari IC counter ini diberikan satu buah siklus clock
(high dan low) maka nilai output BCD nya akan berubah tergantung dari
dimana clock tersebut diberikan, apakah pada bagian clock up atau ada
clock down. Pin clock input terletak pada kaki IC 4 dan 5 dimana kaki
nomor 4 adalah clock input untuk count down sedangkan kaki nomor 5
digunakan untuk count up.
2. IC 74LS47
IC 74LS47 adalah sebuah IC yang mampu mengkonversi data biner
ke decimal dengan bantuan display seven segment. IC 7447/74247
memiliki output berupa konfigurasi pin dari segment pada display seven
segment, yaitu dari segment a sampai dengan segment g. Perubahan data
keluaran dari IC ini sangat tergantung dari nilai biner pada bagian input.
Misalkan input nya adalah 0001 dimana nilai decimal nya adalah 1 maka
output dari IC ini akan memberikan sinyal low pada segment b dan c dan
memberikan sinyal high pada segment lainnya. Karena seven segment
yang dipakai adalah bertipe common anoda (anoda bersatu / positif
bersatu) berarti masing masing segment akan aktif bila mendapatkan
sinyal low dari IC 7447.
3. Seven Sgment
Seven Segmen Display merupakan sebuah rangkaian komponen
logika digital yang dapat menampilkan sebuah karakter berupa angka-
angka maupun huruf digital sehingga dapat dimengerti oleh manusia.
Seven segment display terdapat 7(tujuh) dioda berupa LED (Light
Emitting Diode).

1. Siapkan alat dan bahan yang sudah dijelaskan diatas seperti laptop/PC dan
Aplikasi Proteus
2. Siapkan komponen di proteus berupa 2 IC 74192, 2 IC 7447, 2 Seven
segment Common Anode, 2 switch, Clock
3. Hubungkan clock dengan 2 switch untuk menentukan counter up/down.
Hubungkan kaki 14 (MR) IC 74192 dengan ground. Hubungkan IC kaki
11 (PL) dengan kaki 5 (Counter UP) dengan power untuk Counter down.
Hubungkan IC kaki 11 (PL) dengan kaki 4 (Counter DOWN) dengan
power untuk counter up. Hubungkan kaki IC 74192 (Q0, Q1, Q2, Q3) ke
inputan IC 7447 (A, B, C, D), dan hubungkan output IC 7447 (QA - QG)
ke kaki Seven segment.
15 3 7 13
D0 Q0 A QA
1 2 1 12
D1 Q1 B QB
10 6 2 11
D2 Q2 C QC
9 7 6 10
D3 Q3 D QD
4 9
BI/RBO QE
5 12 5 15
UP TCU RBI QF
4 13 3 14
DN TCD LT QG
11
PL
14 7447
MR
74192
15 3 7 13
D0 Q0 A QA
1 2 1 12
D1 Q1 B QB
10 6 2 11
D2 Q2 C QC
9 7 6 10
D3 Q3 D QD
4 9
BI/RBO QE
5 12 5 15
UP TCU RBI QF
4 13 3 14
DN TCD LT QG
11
PL
14 7447
MR
74192
Tabel kebenaran
Input Output Hasil

UP/DOWN D C B A g f e d c b a UP DOWN
H L L L L H L L L L L L 0000 0000
H L L L H H H H H L L H 0001 0001
H L L H L L H L L H L L 0010 0010
H L L H H L H H L L L L 0011 0011
H L H L L L L H H L L H 0100 0100
H L H L H L L H L L H L 0101 0101
H L H H L L L L L L H H 0110 0110
H L H H H H H H H L L L 0111 0111
H H L L L L L L L L L L 1000 1000
H H L L H L L H H L L L 1001 1001
Fungsi dari rangkaian diatas adalah untuk untuk mengkonversi bilangan
decimal ke biner
6.6 Tujuan dan Kesimpulan

Dalam simulasi rangkaian counter up dan counter down, memiliki perbedaan
perintah masukan, perintah ini tentunya juga akan membedakan keluaran yang
di tampilkan seven segment common anode. Counter up memiliki keluaran
pencacah dari angak desimal terkecil menuju angka desimal terbesar.
Sedangkan Counter Down memiliki keluaran yang sebaliknya.

Mochammad Rizal M, STTanggal: 8 Juni 2022Tanda Tangan

Diunggah oleh

Informasi Dokumen

Deskripsi Asli:

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Mochammad Rizal M, STTanggal: 8 Juni 2022Tanda Tangan

Diunggah oleh

Hak Cipta:

Format Tersedia

LEMBAR PERSETUJUAN

Kel. / Gel. : Kelompok 13 / Gelombang 4

Telah diperiksa dan disetujui

Dosen Pengampu Praktikum Disetujui,

Arief Wisaksono, Ir., MM Mochammad Rizal M, ST

LABORATORIUM TEKNIK ELEKTRO

Sidoarjo, 8 Juni 2022

Lembar Asistensi Percobaan 2........................................................................ vii

Lembar Asistensi Percobaan 3........................................................................ viii

Lembar Asistensi Percobaan 4......................................................................... ix

Lembar Asistensi Percobaan 5......................................................................... x

Lembar Asistensi Percobaan 6......................................................................... xi

Nama / NIM : Indra Bhekti Utomo / 211020100002

Sidoarjo, 8 Juni 2022

Mochammad Derian Ramadhan

Nama / NIM : Indra Bhekti Utomo / 211020100002

Sidoarjo, 8 Juni 2022

Mochammad Derian Ramadhan

Nama / NIM : Indra Bhekti Utomo / 211020100002

Sidoarjo, 8 Juni 2022

Mochammad Derian Ramadhan

Nama / NIM : Indra Bhekti Utomo / 211020100002

Sidoarjo, 8 Juni 2022

Mochammad Derian Ramadhan

Nama / NIM : Indra Bhekti Utomo / 211020100002

Sidoarjo, 8 Juni 2022

Mochammad Derian Ramadhan

Nama / NIM : Indra Bhekti Utomo / 211020100002

Sidoarjo, 8 Juni 2022

Mochammad Derian Ramadhan

Nama / NIM : Indra Bhekti Utomo / 211020100002

Sidoarjo, 8 Juni 2022

Arief Wisaksono, Ir., MM Mochammad Derian Ramadhan

1.1 Tujuan Percobaan

1.2 Alat dan Bahan Percobaan

1.3 Dasar Teori

3. Gerbang NOT (Inverter)

1.4 Prosedur Kerja/Langkah Percobaan

1.5 Hasil dan Analisa Percobaan

1.5.1 Hasil Percobaan

2. Percobaan rangkaian logika serta table kebenarannya.

1.6.1 Tugas dan Kesimpulan Percobaan

c. Gerbang NOT / IC (74LS04)

e. Gerbang NOR / IC (74LS02)

f. Gerbang EX-OR / IC (74LS86)

g. Gerbang EX-NOR / IC (74LS266)

2.1 Tujuan Percobaan

2.2 Alat dan Bahan Percobaan

2.3 Dasar Teori

b. Peta Karnaugh dengan tiga peubah

Contoh pertama Contoh kedua

2.5.1 Hasil percobaan

2.6 Tugas dan Kesimpulan Percobaan

2.6.1 Tugas Percobaan

3. Buat persamaan dan rangkaian gerbang logika setelah disederhanakan

3.1 Tujuan Percobaan

3.2 Alat dan Bahan Percobaan

3.3 Dasar Teori

2. Penyederhanaan full adder dengan menggunakan K-Map

Membuat tabel kebenaran :

b. Peta K-Map Cout

Penyederhanaan dengan Aljabar Boole :