KELOMPOK 1
SYAHRIDA OLPAH (DBC 118 007)
ANASTIA IVANABILLA NOVANTI (DBC 118 009)
DINA NOVITA (DBC 118 015)
CHYNTIA AURELIA AGUSVINA (DBC 118 017)
MUHAMMAD ZULFANI (DBC 118 022)
MARIA GRACE PERRINA (DBC 118 023)
OKTA EHUWINAE CLARAE E.MANGKIN (DBC 118 030)
REZA GHANIYY ROSADI (DBC 118 032)
JHOSUA KRISTIAN MARANATHA (DBC 118 033)
MULI MEILANI (DBC 118 036)
FAISAL RAHMAN (DBC 118 060)
Instruction Level Parallelism
-> Ukuran berapa banyak instruksi
dalam program komputer yang dapat
dieksekusi secara bersamaan.
Instruction Level Parallelism
Instruction-level parallelism memungkinkan suatu bagian
dari instruksi-instruksi yang diperoleh dari suatu program
sequential diparalelisasi untuk eksekusi pada banyak unit
fungsional pipeline. Hal ini secara mendalam mempengaruhi
perancangan banyak institusi perancang microprocessor dan
compiler-compilernya. Sampai saat ini pengembangan ILP di
anggap masih belum sempurna, dengan begitu penelitian
masih berlanjut untuk menemukan optimisasiyang lebih baik
untuk digunakan dalam rangka peningkatan performa
komputer.
Paradigma Parallism
Sejak tahun 1970 sampai dengan tahun 1985, paradigma
parallelism dimulai dengan perkembangan arsitektur
komputer pada level hardware ditandai dengan dibuat
nya microprocessor 4 bit, 8 bit, hingga 16 bit. Beberapa
ilmuwan menyebut masa ini dengan era Bit-Level
Parallelism. Selanjutnya, sejak tahun 1985 mulai dikem-
bangkan arsitektur komputer pada level Instruksi yang
dikenal dengan era Instruction-Level Parallelism sampai
hari ini.
Grafik Perkembangan Parallelism
Instruction Level Parallism
a. Analisis Program
b. Restrukturisasi c. Perkembangan
Program Kode Paralel
Dua macam penjadwalan yang digunakan dalam ekspoitasi ILP :
Option A Option B
I1 melakukan proses U-pipe I2 dijalankan di cycle
berikutnya
Beberapa contoh CPU yang menerapkan
arsitektur superscalar :
Pentium AMD K5