21
22
Diagram blok
CLOCK0
D0-D7
RD
WR
A0
A1
DATA
BUFFER
COUNTER 0
READ/WRITE
LOGIC
COUNTER 1
GATE0
OUT0
CLOCK1
GATE1
OUT1
CS
CLOCK2
CONTROL
WORD
REGISTER
COUNTER 2
GATE2
OUT2
Di antara ketiga counter, control word register dan data bus buffer
dihubungkan oleh suatu internal bus yang berfungsi untuk memasukkan
atau mengeluarkan data. Semuanya bidireksional kecuali yang menuju
control word register (hanya satu arah).
23
PIN
TIPE
D0-D7
NOMER
PIN
1-8
CLK0
OUT0
GATE0
GND
VCC
WR
9
10
11
12
24
23
I
O
I
RD
22
CS
21
A0,A1
19,20
CLK2
OUT2
GATE2
CLK1
GATE1
OUT1
18
17
16
15
14
13
I
O
I
I
I
O
I/O
24
25
4.5. COUNTER
Counter yang digunakan adalah single, 16 bit, pre-settable, down
counter. Setiap counter dari PIT adalah independen dan dapat diprogram
secara terpisah.
Sinyal clock sinkron counter ini dapat beroperasi sebagai timer,
sedangkan sinyal clock asinkron counter ini berfungsi sebagai counter
biasa. Timer ini akan menghitung setiap kali terjadi perubahan state dari 1
ke 0.
Keistimewaan dari counter ini adalah harga counter dapat dibaca
setiap saat tanpa mengganggu kerja counter itu sendiri.
26
CLOCK
WRITE = 4
GATE = HIGH
OUT
WRITE = 4
GATE
OUT
27
WRITE
N=2
GATE = HIGH
OUT
Pada mode ini OUT HIGH, selama N-1 hitungan dan hitungan
terakhir OUT menjadi LOW. Baru jika gate LOW saat
menghitung, maka nilai hitungan terakhir akan dipertahankan.
Hitungan baru dimuat ke counter setelah hitungan pertama
selesai (LOW)
28
CLOCK
WRITE
N=4
GATE = HIGH
OUT
WRITE
N=5
OUT
29
WRITE
GATE = HIGH
OUT
WRITE
GATE
OUT
30
D7
SC1
D6
SC0
D5
RL1
D4
RL0
D3
M2
D2
M1
D1
M0
D0
BCD
SC0
0
1
0
1
KETERANGAN
Pilih counter 0
Pilih counter 1
Pilih counter 2
Illegal
31
RL2
0
1
0
1
KETERANGAN
counter latching operation
Read/Load hanya MSB
Read/Load hanya LSB
Read/Load LSB dulu baru kemudian MSB
M1
0
0
1
1
0
0
M0
0
1
0
1
0
1
Keterangan
mode 0
mode 1
mode 2
mode 3
mode 4
mode 5
KETERANGAN
Binary counter 16 bit
BCD counter
32
33
- Operasi read
Ada 2 cara membaca jumlah hitungan dari 2 counter.
Cara pertama adalah simple I/O yaitu dengan
menggunakan operasi baca I/O counter yang dipilih.
Agar didapatkan pembacaan yang stabil pada operasi ini,
syarat utama yang harus dipenuhi adalah counter yang
akan dibaca harus dihalangi atau dibebaskan dengan
pengontrolan gate input maupun logika eksternal yang
menghalangi input clock.
Hasil pembacaan counter yang dapat diperoleh dengan
cara ini adalah:
Operasi pertama diperoleh LSB
Operasi kedua diperoleh MSB
Sesuai dengan logika internal yang dibuat oleh pabrik
pembuatnya, maka pembacaan harga I harus dilakukan
dengan cara yang lengkap seperti di atas. Sebelum
pengisian harga baru dapat dilakukan pada counter yang
sama. Operasi baca dapat dilakukan seperti berikut:
A1
A0
RD
OPERASI
0
0
0
Baca counter 0
0
1
0
Baca counter 1
1
0
0
baca counter 2
1
1
0
illegal
Cara kedua adalah latching, yaitu metode pembacaan
counter pada saat counter bekerja. Pada metode ini
operasi pembacaan tidak akan mempengaruhi atau
mengganggu operasi yang sedang
berlangsung. Pada
34
dan
stabil.
Kemudian
programmer
dapat
D7
SC1
D6
SC0
D5
0
D4
0
D3
x
D2
x
D1
x
D0
x
: diabaikan
35