Urutan Daya Laptop

alexnext.blogspot.com/2021/05/laptop-power-sequence.html

Dengan tidak adanya catu daya (tanpa baterai dan adaptor) sistem ini didukung oleh 3V
Baterai ke sirkuit CMOS untuk membuat VCCRTC yang memberikan daya ke sirkuit
Southbridge RTC untuk mempertahankan waktu komunikasi internal.

Level CMOS diukur pada sirkuit RTC

dengan sinyal VCCRTC-DCPRTC# /
RTCRST# / SRTCRST#. Tegangan
sumber 3v berlaku untuk Sirkuit RTC
32.768KHz dari chip jembatan Selatan
untuk menghemat sistem waktu.

Baterai atau adaptor daya berlaku untuk

sistem yang biasanya di atas 10.8v
biasanya 19V DC pada adaptor dan
10.8v-14.8v pada baterai dihasilkan V+
atau B+ utama oleh dua MOSFET
melalui sistem yang dioperasikan dengan pengisian ic

Ketika adaptor dan baterai membuat suplai umum pada B+, ic siaga (yaitu 51125,
max8734 hold 3.3v dan sistem suplai 5v) menghasilkan 3.3v selalu ke EC (kbc ic)
(biasanya 3.3V catu daya arus linier 0,08A yang dikenal sebagai daya siaga ).

Suplai tegangan siaga EC (AVCC / VCC0 3.3v) dan sumber CMOS RTC (32.768kHz 3.3V
RTCVCC) dan tegangan reset (3.3V EC_RST # / ECRST # / WRST # / VCC_POR /
VCC1_RST #) setelah membaca (BIOS) pemrograman (osilator dapat mengukur bentuk
gelombang) sistem siap untuk boot.

Jika EC mendeteksi adaptor daya (pengisi daya IC konversi sinyal yang baik ACOK ACIN
/ AD_IN / AC_IN / RI2 / WUI1 / GPD1 / ACAV_IN), secara otomatis akan mengirim
sinyal ke ic siaga daya untuk meluncurkan tegangan siaga (VCCSUS3_3, V5REF_SUS),
dan kemudian sinyal EC dikirim ke chip Selatan yang disebut "RSMRST #" (3.3V).

Catatan: Jika tegangan siaga Selatan normal dan tidak ada sinyal ACOK EC yang berarti
sistem pada mode baterai tidak ada adaptor ac yang terdeteksi, maka EC harus menerima
sinyal dari sakelar hidup / mati untuk menghasilkan, ini hanya untuk menghemat arus
listrik dari 0,02 hingga 0,03.

1/2
Saat Anda menekan sakelar ON / OFF, EC menerima sinyal dari sakelar (terhubung ke
nama EC GPIO03 / GPIO06 PWUREQ # / GPC7 / PWR_SW # - ASUS / TMRI0 / WUI2
/ GPC4 / EC_GPXIOD3 / KBC_PWRBTN #) untuk mengirim satu sinyal Tinggi - Saklar
kontrol PWRBTN ke Southbridge (COVER_SW # / LID_SW #).

Ketika southbridge mendapatkan sinyal PWRBTN # ia mengirimkan sinyal SLP_S5 EC #,

SLP_S4 #, # SLP_S3, SLP_S5 / S4 # dilakukan dengan menggunakan feed berikut:
(1)3.3VSUS(2)open source EC RAM (DDR1 0.05A 2.5 1.5V 1.8V DDR2 DDR3 V)(3)
SLP_S3 # level open source setelah 3.3V_RUN, + 5_RUN,(4) penawaran kartu grafis
south bridge (1,5 V) bus-powered(5) (VCCP) 0.2A-0.3A 1.05V) Daya(6)(0.5-0.7A 1.2V)
Sumber VGA VGPU_CORE

Ketika di atas Tegangan yang dibangkitkan EC Diterima sinyal OK EC, maka rangkaian
EC beralih untuk membuka tegangan CPU (VCORE) agar sejajar dengan arus 0,6A yang
memiliki daya CPU, (dapat melihat garis sekitar 0,3-0,5A). Pada titik ini, seluruh
tegangan telah dibuka sepenuhnya.

Setelah catu daya normal, EC melepaskan VR_ON VRM ke chip manajemen CPU untuk
mengaktifkan CPU_VCORE, chip manajemen daya CPU mendeteksi Level Tegangan
Vcore yang baik genrate VRMPWRGD / SYS_PWROK / MEPWROK sekitar 3.3V CPU
sinyal bagus ke PM dan SB (HM untuk seri i ).

PM dan SB menghasilkan CK_PWRGD(CL_PWRGD) ke chip manajemen daya CPU yang

secara bersamaan digabungkan dengan sinyal dari sirkuit CLK_EN yang memungkinkan
pembuatan Clock HD (pulsa CLOCK_GEN adalah untuk 945 atau kurang dan untuk Seri
HM55 # CLK_EN).

Setelah pembangkitan clock sukses EC gerate PM_PWROK (SB_PWROK 3.3V) south

brige atau HM, southbridge akan memberi sinyal (CPUPWRGD / PROCPWRGD /
DRAMPWROK sekitar 1,05V) bagian cpu.CATATAN: tegangan CPU berhasil dibuka, dan
juga sistem sinyal startup PLTRST # (3.3 V) dan PCIRST # (3.3V)

Chip Northbridge setelah mendapatkan PLTRST#,# sinyal CPURST (1.05V 0.7A) ke CPU,
CPU mulai bekerja penyelesaian booting.

CPU mulai memecahkan ADS #, membaca dan mengambil data dari BIOS.

Inisialisasi aliran memori menghabiskan sekitar 0,7-0,8A

Inisialisasi garis grafik konsumsi 0.9-1.1A

Tampilkan LOGO

Tampilan periferal

2/2