Signal Calculator, merupakan perangkat lunak simulasi sinyal.

Dapat melakukan manipulasi dan pengolahan sinyal

sederhana.
Sistem Disain Filter, merupakan perangkat lunak, unt uk
mendisain filt er dengan response yang kit a ingini, berikut
pengujian filt er t ersebut . Lazimnya menggunakan beberapa
algorit ma disain sepert i Park-McLelland, dan akan dihasilkan
koefisien filt er yang diingini.
TIL, akan menghasilkan Cust on HDL dan Net list , yait u
gambar diagram implement asi algorit ma secara perangkat
keras, dengan menggunakan chip-chip, misal chip FIR, IIR.
HDS, VHDL Generat or, akan menghasilkan implement asi
algorit ma dalam deskripsi VHDL yang lazim digunakan dalam
disain chip ASIC.
DSP ProCoder – Assembly Code Generat or, menghasilkan
program dalam bahasa assembly chip DSP t ert ent u
MultiProx, akan menghasilkan program yang
diimplement asikan pada paralel DSP chip.
CGS, C Code Generat or akan menghasilkan program dalam
bahasa C.