Pengolahan Sinyal Digital

 Kamis, 27 Januari 2022 23:11:25  4632

 Laksamana Rajendra Haidar Azani Fajri, S.ST, M.T, M.Kom

Pada masa sekarang ini, pengolahan sinyal secara digit al

t elah dit erapkan begit u luas. Dari peralat an inst rument asi dan
kont rol, peralat an musik, peralat an kesehat an dan peralat an
lainnya. Ist ilah pengolahan sinyal digit al sebenarnya kurang
begit u t epat , yang lebih t epat adalah pengolahan sinyal
diskret e. Tet api karena ist ilah ini sudah luas digunakan, maka
ist ilah pengolahan sinyal digit al t et ap digunakan dalam art ikel
ini. Dalam art ikel ini akan dibahas dasar- dasar pengolahan
sinyal digit al, t erut ama dari sudut algorit ma dan
pemrograman di samping juga sedikit pembahasan t ent ang
pert imbangan hardware dari sist em yang disusun.

Sist em Pengolahan Sinyal Digit al

Proses pengolahan sinyal digit al, diawali dengan proses

pencuplikan sinyal masukan yang berupa sinyal kont inyu.
Proses ini mengubah represent asi sinyal yang t adinya berupa
sinyal kont inyu menjadi sinyal diskret e. Proses ini dilakukan
oleh suat u unit ADC (Analog t o Digit al Convert er). Unit ADC 
ini t erdiri dari sebuah bagian Sample/Hold dan sebuah bagian
quant iser. Unit sample/hold merupakan bagian yang
melakukan pencuplikan orde ke- 0, yang berart i nilai masukan
selama kurun wakt u T dianggap memiliki nilai yang sama.

Pencuplikan dilakukan set iap sat u sat uan wakt u yang lazim
disebut sebagai wakt u cuplik (sampling t ime). Bagian
quant iser akan merubah menjadi beberapa level nilai,
pembagian level nilai ini bisa secara unif orm at aupun secara
non- unif orm misal pada Gaussian quant iser.

Unjuk kerja dari suat u ADC bergant ung pada beberapa

paramet er, paramet er ut ama yang menjadi pert imbangan
adalah sebagai berikut :

Kecepat an maksimum dari wakt u cuplik.

Kecepat an ADC melakukan konversi.
Resolusi dari quant iser, misal 8 bit akan mengubah menjadi
256 t ingkat an nilai.
Met oda kuant isasi akan mempengaruhi t erhadap kekebalan
noise.

Proses sampling

Sinyal input asli yang t adinya berupa sinyal kont inyu, x(T )
akan dicuplik dan diquant ise sehingga berubah menjadi sinyal
diskret e x(kT ). Dalam represent asi yang baru inilah sinyal
diolah. Keunt ungan dari met oda ini adalah pengolahan menjadi
mudah dan dapat memanf aat kan program sebagai
pengolahnya.

Dalam proses sampling ini diasumsikan kit a menggunakan

wakt u cuplik yang sama dan konst an, yait u Ts. Paramet er
cuplik ini menent ukan dari f rekuensi harmonis t ert inggi dari
sinyal yang masih dapat dit angkap oleh proses cuplik ini.
Frekuensi sampling minimal adalah 2 kali dari f rekuensi
harmonis dari sinyal.


Unt uk mengurangi kesalahan cuplik maka lazimnya digunakan
f ilt er ant i- aliasing sebelum dilakukan proses pencuplikan.
Filt er ini digunakan unt uk meyakinkan bahwa komponen sinyal
yang dicuplik adalah benar- benar yang kurang dari bat as
t ersebut . Sebagai ilust rasi, proses pencuplikan suat u sinyal
digambarkan pada gambar berikut ini.

Pengubahan dari sinyal kontinyu ke

sinyal diskret

Set elah sinyal diubah represent asinya menjadi deret an dat a

diskret e, selanjut nya dat a ini dapat diolah oleh prosesor
menggunakan suat u algorit ma pemrosesan yang
diimplement asikan dalam program. Hasil dari pemrosesan
akan dilewat kan ke suat u DAC (Digit al t o Analog Convert er)
dan LPF (Low Pass Filt er) unt uk dapat diubah menjadi sinyal
kont inyu kembali. Secara garis besar, blok diagram dari suat u
pengolahan sinyal digit al adalah sebagai berikut :

Blok Diagram Sistem Pengolahan

Sinyal Digital

Proses pengolahan sinyal digit al dapat dilakukan oleh

prosesor general sepert i halnya yang lazim digunakan di
personal komput er, misal processor 80386, 68030, at aupun
oleh prosesor RISC sepert i 80860. Unt uk kebut uhan
pemrosesan real t ime, dibut uhkan prosesor yang khusus
dirancang unt uk t ujuan t ersebut , misal ADSP2100,
DSP56001, T MS320C25, at au unt uk kebut uhan proses yang
cepat dapat digunakan paralel chip T MS320C40. Chip- chip
DSP ini memiliki arsit ekt ur khusus yang lazim dikenal dengan
arsit ekt ur Harvard, yang memisahkan ant ara jalur dat a dan
jalur kode.

Arsit ekt ur ini memberikan keunt ungan yait u adanya

kemampuan unt uk mengolah perhit ungan mat emat is dengan
cepat , misal dalam sat u siklus dapat melakukan suat u
perkalian mat rix. Unt uk chip- chip DSP, inst ruksi yang

digunakan berbeda pula. Lazimnya mereka memiliki suat u
inst ruksi yang sangat membant u dalam perhit ungan mat rix,
yait u perkalian dan penjumlahan dilakukan dalam siklus
(bandingkan dengan 80386, proses penjumlahan saja
dilakukan lebih dari 1 siklus mesin).

Proses pengembagan aplikasi DSP

Apabila proses pengolahan sinyal dilakukan menggunakan

komput er biasa, maka pengembangan program t idak berbeda
sepert i halnya pemrograman biasa lazimnya. Hanya algorit ma
yang dit erapkan dan t eknik pengkodean harus
mempert imbangkan wakt u eksekusi dari program t ersebut .

Tat a cara pengembangan perangkat lunak menjadi berbeda

apabila kit a menggunakan sist em chip DSP, misal
T MS320C25. Terlebih lagi bila sist em t ersebut nant inya akan
bekerja sendiri (stand alone). Pengembangan model harus
dilakukan dengan menggunakan perangkat bant u
pengembang (development tool). Sebagai cont oh
digambarkan suat u sist em pendisain perangkat lunak DSP
buat an SPW- DSP Frameworks, yang secara garis besar
digambarkan sebagai berikut :

gambar- 4

Gambar 4. Perangkat lunak pengembang aplikasi pengolahan

sinyal digit al.

Ket erangan :

Design Database, berisi library disain yang t elah t ersedia dan

lazim digunakan misal, FIR, IIR, Comb Filt er dan lain-lain.


Signal Calculator, merupakan perangkat lunak simulasi sinyal.
Dapat melakukan manipulasi dan pengolahan sinyal
sederhana.
Sistem Disain Filter, merupakan perangkat lunak, unt uk
mendisain filt er dengan response yang kit a ingini, berikut
pengujian filt er t ersebut . Lazimnya menggunakan beberapa
algorit ma disain sepert i Park-McLelland, dan akan dihasilkan
koefisien filt er yang diingini.
TIL, akan menghasilkan Cust on HDL dan Net list , yait u
gambar diagram implement asi algorit ma secara perangkat
keras, dengan menggunakan chip-chip, misal chip FIR, IIR.
HDS, VHDL Generat or, akan menghasilkan implement asi
algorit ma dalam deskripsi VHDL yang lazim digunakan dalam
disain chip ASIC.
DSP ProCoder – Assembly Code Generat or, menghasilkan
program dalam bahasa assembly chip DSP t ert ent u
MultiProx, akan menghasilkan program yang
diimplement asikan pada paralel DSP chip.
CGS, C Code Generat or akan menghasilkan program dalam
bahasa C.