I.
Tujuan - Membuktikan tabel kebanaran Gate OR - Mempelajari konsep multiple input Gate OR - Menyatakan persamaan Boolean dari suatu rangkaian Gate OR
II.
Pendahuluan Gerbang OR akan memberikan sinyal keluaran tinggi jika salah satu atau semua sinyal masukan bernilai tinggi, sehingga dapat dikatakan bahwa gerbang OR hanya memiliki sinyal keluaran rendah jika semua sinyal masukan bernilai rendah. Gerbang OR akan memberikan nilai output yang berlogic 1 apabila salah satu inputnya bernilai 1, apabila menginginkan berlogic 0 kedua input harus berlogic 0.
III.
IV.
Gambar Kerja
V.
Gambar Rangkaian 1 2. Tuliskan persamaan output di : L1 = Sa + Sb L2 = (Sa + Sb) + Sc Rangkaian seperti di atas disebut Gate OR 3 Input, sehingga simbolnya menjadi :
3. Atur switch - switch (Sa, Sb dan Sc ) input menurut tabel kebenaran di bawah dan catat hasil output di L1 dan L2 ! (Tabel Kebenaran Rangkaian 1) 4. Rangkai gambar di bawah !
Gambar Rangkaian 2 5. Tuliskan persamaan output di : L1 = Sa + Sb L2 = (Sa + Sb) + Sc L3 = ((Sa + Sb) + Sc) + Sd 6. Atur switch-switch (Sa, Sb, Sc dan Sd) input menurut tabel kebanaran di bawah dan catat hasil output di L1, L2 dan L3 ! (Tabel Kebenaran Rangkaian 2)
VI.
0-0-0
INPUT Sa 0 0 0-0-1 0 0 1 1 1 1 Sb 0 0 1 1 0 0 1 1 Sc 0 1 0 1 0 1 0 1
OUTPUT L1 0 0 1 1 1 1 1 1 L2 0 1 1 1 1 1 1 1
0-1-1
100 11
1-0-1
1-1-0
1-1-1
OR 4 INPUT
0-0-0-0
OUTPUT L2 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 L3 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0-0-1-1
0-1-0-0
0-1-0-1
0-1-1-0
0-1-1-1
1-0-0-0
1-0-0-1
1-0-1-0
1-0-1-1
1-1-0-0
1-1-0-1
1-1-1-0
1-1-1-1
VII.
Analisa Persamaan output yang didapat setelah melakukan pengujian, yaitu : a. L1 = Sa+Sb b. L1 = (Sa+Sb)+Sc c. L3 = ((Sa+Sb)+Sc+Sd
Berdasar kepada perhitungan output berlogic 1 (high) apabila salah satu atau semua input diberi logic 1.
VIII.
Pertanyaan 1. Diketahui Gate OR 3 input A, B dan C. Input A dan B tidak diketahui sedangkan input C diketahui High, maka outputnya adalah high 2. Kalau kita mempunyai Gate OR 2 input, berapa buah Gate OR seperti tersebut untuk menghasilkan 8 input ? 7 Gate 3. Gambarkan rangkaian digital untuk persamaan Q = ( A + B ). C !
4.
IX.
Kesimpulan GATE OR ini akan memiliki output berlogic 1 (high) apabila salah satu atau semua input diberi logic 1. Dan sebaliknya, jika semua input diberi logic 0, maka outputnya akan berlogic 0.