Nama : Mohamad Sidik H.

Kelas : XI KM A SR FLIP FLOP

Tanggal : 22 Mei 2013 Nilai : Paraf :

I. Tujuan - Menguji dan mengobservasi rangkaian SR FLIP FLOP - Membuat tabel kebenaran untuk masing-masing flip flop dengan eksperimen

II. Pendahuluan SR FLIP FLOP adalah sirkit logic yang mempunyai dua kemungkinan kedudukan atau bi-stabil (memory). Sirkit itu disusun sedemikian rupa sehingga kalau ada suatu taraf siap berfungsi (enable) pada S (adalah kedudukan lawannya) maka akan menghasilkan Q = Rendah.

III. Peralatan - IC 7402, 7400 - Trainer Digital - Kabel Jumper - Circuit maker

IV. Gambar Kerja

V.

Langkah Kerja 1. Siapkan alat dan bahan 2. Rangkai rangkaian sesuai gambar 3. Catat hasil praktikum pada tabel kebenaran 4. Periksakan hasilnya ke guru 5. Bila ada yang kurang jelas tanyakan ke guru

VI.

Hasil Praktikum

TIMING DIAGRAM

TABEL KEBENARAN C 1 1 1 1 1 1 1 1 1 1 S 0 1 1 1 0 0 1 1 1 0 R 1 0 1 0 1 0 0 1 0 1 L1 0 1 1 1 0 0 1 1 1 0 L2 1 0 1 0 1 1 0 1 0 1

VII.

Analisa Flip flop adalah rangkaian logika yang merupakan gabungan dari gerbang logika yang memiliki variasi input dan mempunyai 2 input.

VIII.

Kesimpulan Jika kedua input SR flip flop dasar berada pada kondisi R=tinggi S=tinggi kemudian diset bersama-sama R=rendah S=tinggi maka akan terjadilah kondisi balapan.