PRAKTIKUM

ELEKTRONIKA DIGITAL
“ PENGUJIAN FLIP – FLOP ( JK-FF)

Disusun Oleh:
Nama : Farros Nufail
Nim : 2022204020023
Kelas : TT 1B
Prodi : Teknologi Telekomunikasi
Semester : 2
Dosen : Muhammad Syahroni, S.T,M.T.

JURUSAN TEKNIK ELEKTRO

PROGAM STUDI TEKNOLOGI TELEKOMUNIKASI
POLITEKNIK NEGERI LHOKSEUMAWE
2023
 Lembar Pengesahan

Judul : Pengujian Flip – Flop (JK-FF)

Penyusun : Farros Nufail
Nim : 2022204020023
Kelas/Semester : TT 1B / 02
Jurusan/Prodi : Teknik Elektro/Teknologi Telekomunikasi (D-III)
Tanggal Praktikum : 30 Mei 2023
Dosen Pengajar : Muhammad Syahroni, S.T., M.T.
NIP : 197210262006041001

Buketrata, 06 Juni 2023

Dosen Pengajar, Praktikan,

Muhammad Syahroni, ST., M.T. Farros Nufail

NIP : 197210262006041001 NIM : 2022204020023
 PRAKTEK

PENGUJIAN FLIP-FLOP (JK- FF)

I . Capaian Kompetensi / Praktikum

Setelah melakukan percobaan ini anda diharapkan dapat:
1. Mampu membangun dan mengamati operasi dari JK – FF.
2. Mampu membuktikan sifat-sifat rangkaian JK– FF yang dibangun dengan
rangkaian IC.

II . Keselamatan Kerja

1. Pastikan seluruh hubungan ataupun kabel yang digunakan tidak ada yang terk
elupas, terbuka dan tidak longgar.
2. Hubungkan catu daya dengan rangkaian secara benar dan pastikan nilai tegan
gan yang diatur sesuai dengan spesifikasi kebutuhan rangkaian dan komponen
yang digunakan.
3. Perhatikan polaritas tegangan yang digunakan, baik sumber tegangan DC mau
pun tegangan AC.
4. Pastikan pentanahan telah dilakukan dengan benar.
5. Laporkan kepada instruktur setelah selesai merakit rangkaian untuk diperi
ksa kembali pengawatan yang telah dilakukan.
6. Atur posisi alat ukur seperti multimeter, osiloskop, dan generator fungsi se
suai dengan skala besaran yang digunakan.
7. Matikan seluruh panel dan sumber tegangan setelah melakukan praktikum.

III. Teori

Jenis lain dari flip – flop adalah JK-FF. Input – inputnya J dan K dari J
K-FF mengontrol keadaan output FF dengan cara yang sama seperti S dan
R dari RS- FF. Kecuali bahwa pada keadaan J = K = 1 tidak menghasilkan k
 eadaan tak menentu melainkan keadaan yang berlawanan dengan keadaan s
ebelumnya bila terjadi transisi CK yang sesuai. Keadaan seperti ini dikataka
n terjadinya operasi toogle.

Seperti halnya D-FF, flip – flop ini juga mempunyai input asinkron sepe
rti set dan reset (clear). JK-FF dapat dibangun dengan gate – gate logika, wa
laupun sebenarnya telah ada yang terdapat dalam rangkaian terpadu (IC).

Selanjutnya berdasarkan uraian pada bagian sebelumnya. dapat dikataka

n bahwa JK-FF lebih baik dari RS-FF karena dalam hal ini tidak terdapat ke
adaan tak menentu. Oleh karena itu JK-FF penggunaanya lebih luas dari R
S-FF dalam sistem – sistem digital. Berikut ini adalah simbol rangkain J
K – FF.

S
J Q

Clk

K Q
R

Gambar 1. Simbol JK-FF.

IV. Alat / Bahan

1. Catu daya 5V DC : 1 buah
2. Modul LED : 1 buah
3. Modul IC : 1 buah
4. IC : SN74LS00 : 1 buah
SN74LS02 : 1 buah
SN74LS74 : 1 buah
 SN74LS75 : 1 buah
SN74LS76 : 1 buah
5. Penjepit buaya.
6. Kabel penghubung secukupnya.

V. Prosedur Praktikum
JK FLIP-FLOP
1. Buatlah rangkaian diagram rangkaian gambar 3 menggunakan IC 7476.

2. Bila telah benar hidupkan catu daya dan generator pulsa.

3. Berikan data masukan J,K dan kemudian pulsa CK sesuai dengan tabel data
percobaan.
4. Amati keadaan keluaran dan catat pada tabel untuk setiap keadaan masukan.
5. Buka rangkaian dan kembalikan semua peralatan.
6. Buatlah diagram waktu untuk menyatakan operasi logika dari kedua jenis
JK-FF tersebut.
VI. Data Percobaan
D-Flip Flop (clock D Flip Flop) Gambar Timing Diagram
Clock Input Output
J K Q Q
0 1
0 0
1 0
0 0
1 1
1 0
0 1
1 1