AND GATE
1. TUJUAN PERCOBAAN :
2. TEORI DASAR:
A. AND GATE:
Output dari suatu AND Gate akan berada pada keadaan logik “1”, jika dan
hanya jika semua inputnya berada pada keadaan logik “1”.Dan outputnya berada
pada keadaan logik “0”, apabila salah satu inputnya atau lebih berada pada logik
“0”.
Persamaan Boolean
A B =C
Gbr. Simbol
Kit percobaan
1
4. 1. RANGKAIAN PERCOBAAN
5. 1. PROSEDUR PERCOBAAN
1. Hubungkan rangkain seperti Gambar diatas
2. Set data Switches SW1 dan SW2 ke Lo, catat L1 pada AND Gate Truth Table.
Catat 0 untuk output Low = L1, dan 1 untuk output high=L1.
3. Set data Switches SW1 ke HI dan catat L1 pada AND Gate Truth Table.
4. Set data Switches SW1 ke LO dan SW2 ke HI, dan catat L1 pada AND Gate
Truth Table.
5. Set data Switches SW1 ke HI, dan catat L1 pada AND Gate Truth Table.
6. 1. TABEL PENGAMATAN
4. 2. RANGKAIAN PERCOBAAN
2
5.2. PROSEDUR PERCOBAAN
1. Hubungkan rangkain seperti Gambar diatas
2. Set data Switches 3 input AND Gate Truth Table, catat output L1 dan L2
(catatan 0 untuk posisi LO, dan 1 untuk posisi HI)
3
PERCOBAAN II
OR GATE
1. TUJUAN PERCOBAAN :
2. TEORI DASAR
A. OR GATE:
Output dari suatu rangkain OR Gate akan berada pada keadaan logik “0”,
jika hanya jika semuan inputnya berada pada keadaan logik “0”, dan outputnya akan
berada dalam keadaan logik “1” apabila salah satu atau lebih inputnya berada pada
keadaan logik “1’.
Gbr. 1. OR Gate
Persaman Logikanya
A+B=C
Gbr. Simbol
4
Kit percobaan
4. 1. RANGKAIAN PERCOBAAN
5. 1. PROSEDUR PERCOBAAN
6. 1. TABEL PENGAMATAN
5
5.2. PROSEDUR PERCOBAAN