SISTEM DIGITAL

Register dan Pencacah (Counter)

 REGISTER & PENCACAH (COUNTER)

• Register adalah sekumpulan sel-sel yang dapat

menyimpan informasi dalam bentuk biner
• Register sering digunakan sebagai tempat untuk
menyimpan data biner
• Juga digunakan untuk pergerakan data pada proses
operasi komputer
• Pencacah (counter ) adalah register yang
menunjukkan urutan tertentu yang perubahannya
mengikuti pulsa-pulsa input

2
 REGISTER
D3 D Q A3
4 bit dengan C
menggunakan
D2 A2
D-FF D Q
C

D1 D Q A1
Input D3D2D1D0 akan
C
ditransfer ke output
A3A2A1A0 pada saat D0 D Q A0
pulsa clock CP naik CP C

3
 REGISTER
D3 D Q A3
4 bit dengan C
menggunakan
D2 A2
D-FF & Clear D Q
C

D1 D Q A1

C
Input clear = 0 membuat
semua bit output = 0 D0 D Q A0
CP C

Clear

4
 Register 4 bit dengan Parallel Load
Mux
D3 2:1 D Q A3
Pada saat clock naik: C
Bila Load=0, output akan Mux
sama dengan nilai D2 2:1 D Q A2
sebelumnya. C

Bila Load=1 maka data Mux

input akan ditransfer ke D1 2:1 D Q A1
C
output
Mux
D0 2:1 D Q A0
C
Clock
Load
5
 Register Geser (Shift Register) 4 bit

Input serial Output serial

D Q D Q D Q D Q

C C C C

Clock

Setiap pulsa clock, bit-bit input akan bergeser ke

kanan

6
Transfer serial dari register A ke register B

Register geser A Register geser B

Pengatur
geser
Diagram Blok

Pengatur
geser

Diagram waktu

7
 Penambahan Serial

Pengatur Register geser A

geser

Register geser B

8
 Register geser
Output paralel
Universal

S1 S0 Fungsi
0 0 Tetap
0 1 Geser
Kanan
1 0 Geser kiri
1 1 Load
Input serial Input serial
geser kanan geser kiri

Input paralel

9
 PENCACAH ASINKRON (RIPPLE) 4 BIT

Semua J & K berharga 1

DCBA

Kembali ke 0000 10
 4 BIT BINARY RIPPLE COUNTER (2)
A3 A2 A1 A0 Kondisi perubahan flip-flop
0 0 0 0 A0 akan toggle untuk setiap perubahan
0 0 0 1 …… dari 1 ke 0
0 0 1 0 A1 akan toggle untuk setiap perubahan
0 0 1 1 A0 dari 1 ke 0
0 1 0 0 A2 akan toggle untuk setiap perubahan
0 1 0 1 A1 dari 1 ke 0
0 1 1 0
0 1 1 1
1 0 0 0 A3 akan toggle untuk setiap perubahan
1 0 0 1 A2 dari 1 ke 0
.. .. .. ..

11
PENCACAH
ASINKRON 4 Hitung Hitung

BIT

Logika 1

Dengan flip-flop T Dengan flip-flop D

12
 PENCACAH BCD ASINKRON
A4 A3 A2 A1 Kondisi perubahan flip-flop
0 0 0 0 A1 akan toggle untuk setiap perubahan
0 0 0 1 …… dari 1 ke 0
0 0 1 0 A2 akan toggle untuk setiap perubahan
0 0 1 1 A1 dari 1 ke 0, kecuali bila ………
0 1 0 0 A3 akan toggle untuk setiap perubahan
0 1 0 1 A2 dari 1 ke 0
0 1 1 0
0 1 1 1
1 0 0 0 A4 akan ….. untuk setiap perubahan
1 0 0 1 A? dari 1 ke 0, kecuali bila …….
0 0 0 ? 0

13
 PENCACAH SINKRON 3 BIT

State diagram dan tabel eksitasi dengan menggunakan T-FF

Present State Next State Input T-FF

A2 A1 A0 A2 A1 A0 TA2 TA1 TA0
0 0 0 0 0 1 0 0 1
0 0 1 0 1 0 0 1 1
0 1 0 0 1 1 0 0 1
0 1 1 1 0 0 1 1 1
1 0 0 1 0 1 0 0 1
1 0 1 1 1 0 0 1 1
1 1 0 1 1 1 0 0 1
1 1 1 0 0 0 1 1 1

14
Dengan menggunakan T-FF

15
Rangkaian pencacah sinkron 3 bit

16
DIAGRAM BLOK PENCACAH BCD 3 DIGIT

Pencacah BCD Pencacah BCD Pencacah BCD Hitung

Ratusan Puluhan Satuan

17
 PENCACAH SINKRON BIT (1)

State diagram

18
 Tabel eksitasi dengan menggunakan JK-FF

Present State Next State Input JK-FF

A3 A2 A1 A0 A3 A2 A1 A0 J3 K3 J2 K2 J1 K1 J0 K0
0 0 0 0 0 0 0 1 0 X 0 X 0 X 1 X
0 0 0 1 0 0 1 0 0 X 0 X 1 X X 1
0 0 1 0 0 0 1 1 0 X 0 X X 0 1 X
0 0 1 1 0 1 0 0 0 X 1 X X 1 X 1
0 1 0 0 0 1 0 1 0 X X 0 0 X 1 X
0 1 0 1 0 1 1 0 0 X X 0 1 X X 1
0 1 1 0 0 1 1 1 0 X X 0 X 0 1 X
0 1 1 1 1 0 0 0 1 X X 0 X 1 X 1
1 0 0 0 1 0 0 1 X 1 0 X 0 X 1 X
1 0 0 1 1 0 1 0 X 1 0 X 1 X X 1
1 0 1 0 1 0 1 1 X 1 0 X X 0 1 X
1 0 1 1 1 1 0 0 X 1 1 X X 1 X 1
--dst-- --dst--
19
PENCACAH SINKRON
4 BIT Hitung
MENGGUNAKAN JK-
FF

Ke tahap
berikutnya

20
 APA YANG
DILAKUKAN
RANGKAIAN INI?

PENCACAH BINER
“UP-DOWN”

21
 Hitung

PENCACAH BINER
DENGAN PARALLEL
LOAD

Output carry

22
DUA BENTUK IMPLEMENTASI PENCACAH BCD DENGAN
LOAD PARALEL

Hitung Hitung
Pencacah 4 bit Pencacah 4 bit
dengan Clear Clear dengan Clear Clear
& Load Clock & Load Clock

Input = 0
Menggunakan input Clear
Menggunakan input Load
Pada cara ini input tidak berpengaruh

23
 Referensi
• Morris Mano, Digital Design 5th Edition,
Pearson Prentice Hall, 2011

24