kecepatan prosesor.
Konsepnya dijelaskan pada gambar a) dan gambar b). Dalam organisasi
1
Cache Memory
Pada saat CPU membaca sebuah word memori, maka dilakukan pemeriksaan
dijumpai maka dicari dalam memori utama, selanjutnya blok yang berisi
sejumlah word tersebut dikirim ke cache memori dan word yang diminta CPU
dikirimkan ke CPU dari cache memori.
2
Cache Memory
,
Karena fenomena lokalitas referensi, ketika blok data diberikan ke dalam cache
3
Cache Memory
4
Organisasi Cache
5
Gambar b.
Cache Memory
,
6
Cache Memory
,
Ukuran cache memori adalah kecil, semakin besar kapasitasnya maka akan
memperlambat proses operasi cache memori itu sendiri, disamping harga
cache memori yang sangat mahal.
\
7
Cache Memory
1. Ukuran : size
2. Fungsi Mapping
3. Algoritma penggantian : replacement algorithm
4. Cara penulisan : write policy
5. Ukuran : Block
6. Jumlah : Cache
9
Kapasitas Cache
kinerja komputer. Dari segi harga cache sangatlah mahal tidak seperti memori
utama.
Semakin besar kapasitas cache tidak berarti semakin cepat prosesnya, dengan
10
Kapasitas Cache
,
Intel pernah mengeluarkan prosesor tanpa cache untuk alasan harga yang
murah, yaitu seri Intel Celeron pada tahun 1998-an hasil kinerjanya sangat
buruk terutama untuk operasi data besar, floating point, 3D.
Intel Celeron versi berikutnya sudah ditambah cache sekitar 128Kb.
,
11
Kapasitas Cache
,
12
Kapasitas Cache
Size
1) Cost
Semakin besar semakin mahal
2) Speed
a. Semakin besar semakin cepat
b. Check data di cache perlu waktu
memperlambat proses operasi cache memori itu sendiri, disamping itu harga
cache memori yang sangat mahal.
13
Kapasitas Cache
Ukuran Blok
Elemen rancangan yang harus diperhatikan lagi adalah ukuran blok. Telah
dijelaskan adanya sifat lokalitas referensi maka nilai ukuran blok sangatlah
penting.
Apabila blok berukuran besar ditransfer ke cache akan menyebabkan hit ratio
15
Ukuran Blok
,
Hubungan antara ukuran blok dan hit ratio sangat rumit untuk dirumuskan,
16
Fungsi Mapping (pemetaan)
Telah kita ketahui bahwa cache mempunyai kapasitas yang kecil dibandingkan
memori utama.
Sehingga diperlukan aturan blok–blok mana yang diletakkan dalam cache.
,
17
Fungsi Mapping (pemetaan)
,
(2 =16M)
24
18
Metode Mapping (pemetaan)
Pemetaan langsung adalah teknik yang paling sederhana, yaitu teknik ini
memetakan blok memori utama hanya ke sebuah saluran cache saja. Gambardi
bawah menjelaskan mekanisme pemetaan langsung.
19
Metode Mapping (pemetaan)
,
20
Organisai Cache Direct Mapping
21
Organisai Cache Direct Mapping
22
Organisai Cache Direct Mapping
,
23
Organisai Cache Direct Mapping
,
w = word, adalah bit paling kurang berarti yang mengidentifikasikan word atau
byte unik dalam blok memori utama.
s = byte sisa word yang menspesifikasi salah satu dari 2S blok memori utama.
Cache logik menginterpretasikan bit–bit S sebagai suatu tag s–r bit (bagian paling
berarti dalam alamat) dan field saluran r bit.
24
Organisai Cache Direct Mapping
Efek pemetaan tersebut adalah blok – blok memori utama diberikan ke saluran
cache seperti berikut ini:
25
Organisai Cache Direct Mapping
,
Jadi dalam metode ini pemetaan adalah bagian alamat blok memori utama
26
Organisai Cache Direct Mapping
27
Organisai Cache Direct Mapping
,
Perlu diketahui bahwa tidak ada dua buah blok yang dipetakan ke nomer
Sehingga 000000, 010000, …., FF0000 masing – masing memiliki tag 00, 01,
…., FF. 28
Contoh Direct Mapping
29
Struktur Alamat Direct Mapping
Tag s-r Line or Slot r Word w
8 14 2
a) 24 bit address
b) 2 bit : word identifier (4 byte block)
c) 22 bit: block identifier
i. 8 bit tag (=22-14)
ii. 14 bit slot atau line
d) 2 blocks pada line yang sama tidak boleh memiliki tag yang sama
e) Cek isi cache dengan mencari line dan Tag
30
Table Cache Line pada Direct Mapping
,
31
Metode Mapping (pemetaan)
32
Metode Mapping (pemetaan)
2. Associative Mapping
33
Associative Mapping
,
Pemetaan asosiatif
34
Associative Mapping
35
Organisasi Cache Fully Associative
36
36
Contoh Associative Mapping
37
Struktur Address Associative Mapping
39
Set Associative Mapping
,
c) Alamat memori utama diinterpretasikan dalam tiga field, yaitu: field tag, field
set, dan field word. Hal ini mirip dalam pemetaan langsung. Setiap blok
memori utama dapat dimuat dalam sembarang saluran cache. Gambar di
bawah menjelaskan organisasi pemetaan asosiatif set.
40
Set Associative Mapping
Dalam pemetaan asosiatif set, cache dibagi dalam v buah set, yang masing –
m=vxk
i = j modulus v dan v = 2d dimana :
i = nomer set cache
j = nomer blok memori utama
m = jumlah saluran pada cache .
41
Set Associative Mapping
.
b. Suatu block dpt berada pada satu dari 2 lines dan hanya dalam 1 set
42
Set Associative Mapping
43
Organisasi Cache :
Two Way Set Associative
UPB
Entrepreneur University -
44
Struktur Address :
Set Associative Mapping
Tag 9 bit Set 13 bit Word
2 bit
asosiatif set dengan dua saluran pada masing-masing set, yang dikenal
sebagai asosiatif set dua arah.
Nomor set mengidentifikasi set unik dua saluran di dalam cache. Nomor set
46
Set Associative Mapping
,
set cache yang sama memiliki nomor tag yang sama. Untuk operasi read,
nomor set dipakai untuk menentukan set dua saluran yang akan diuji. Kedua .
saluran di dalam set diuji untuk mendapatkan yang cocok dengan nomor tag
alamat yang akan diakses. 47
Contoh Two Way Set Associative Mapping
48
Replacement Algorithms (Algoritma penggantian)
pemetaan asosiatif dan asosiatif set, algoritma ini mempunyai peranan penting
untuk meningkatkan kinerja cache memori.
49
Replacement Algorithms (Algoritma penggantian)
50
Replacement Algorithms (Algoritma penggantian)
.
2) Algoritma lainnya adalah First In First Out (FIFO), yaitu mengganti blok
data yang awal masuk.
3) Kemudian Least Frequently Used (LFU) adalah mengganti blok data yang
mempunyai referensi paling sedikit.
4) Teknik lain adalah algoritma Random, yaitu penggantian tidak berdasakan
pemakaian datanya, melainkan berdasar slot dari beberapa slot kandidat ,
secara acak.
51
Replacement Algorithms (Algoritma penggantian)
52
Replacement Algorithms
Associative & Set Associative
1. Hardware implemented algorithm (speed)
2. Least Recently used (LRU)
3. e.g. in 2 way set associative
Which of the 2 block is lru?
4. First in first out (FIFO)
replace block that has been in cache longest
5. Least frequently used
replace block which has had fewest hits
6. Random
53
Write Policy
Apabila suatu data telah diletakkan pada cache maka sebelum ada
54
Write Policy
,
55
Write Policy
penulisan melibatkan data pada memori utama dan sekaligus pada cache
memori sehingga data selalu valid.
⇨ Kekurangan teknik ini adalah menjadikan lalu lintas data ke memori
utama dan cache sangat tinggi sehingga mengurangi kinerja sistem,
bahkan bisa terjadi hang. .
56
Write Policy
,
update telah diakses modul I/O sehingga data di memori utama tidak
valid. .
57
Write Policy
,
58
Write Policy
,
59
Write Policy
60
Write Policy
,
61
Write through
62
Write back
63
Jumlah Cache
Terdapat dua macam letak cache. Berada dalam keping prosesor yang disebut
on chip cache atau cache internal. Kemudian berada di luar chip prosesor
yang disebut off chip cache atau cache eksternal.
1) Cache internal diletakkan dalam prosesor sehingga tidak memerlukan bus
64
Jumlah Cache
,
2) Cache eksternal berada diluar keping chip prosesor yang diakses melalui
bus eksternal.
⇨ Pertanyaannya, apakah masih diperlukan cache eksternal apabila telah ada
cache internal ??
Diskusikan dengan rekan-rekan mahasiswa lainnya !
65
Pentium Cache
1) Foreground reading
2) Find out detail of Pentium II cache systems
3) NOT just from William Stallings !
66
Newer RAM Technology
67
Newer RAM Technology
68
Newer RAM Technology
,
5) Since SDRAM moves data in time with system clock, CPU knows when
data will be ready.
6) CPU does not have to wait, it can do something else
7) Burst mode allows SDRAM to set up stream of data and fire it out in
block
,
69
Newer RAM Technology
1. Foreground reading
2. Check out any other RAM you can find
3. See Web site:
The RAM Guide
70
SDRAM
71
Pertanyaannya, apakah masih diperlukan cache eksternal apabila telah
ada cache internal ?? .
72
Tugas-2
Arsitektur dan Organisasi Komputer
Entrepreneur University
3. Sebutkan dua vendor besar untuk CPU ?
– UPB
4. Jelaskan jenis signal interupsi ?
5. Bagaimana cara mengetahui type/jenis CPU/ Processor ?
73
Tugas-2
Arsitektur dan Organisasi Komputer
74
Tugas-2
Arsitektur dan Organisasi Komputer
75
.