Bab2 Flip Flop
Bab2 Flip Flop
FLIP-FLOP
SR-FLIP-FLOP
merupakan singkatan dari Set & Reset Flip-flop Dibentuk dari dua buah NAND gate atau NOR gate Operasinya disebut transparent latch, karena bagian outputnya akan merespon input dengan cara mengunci nilai input yang diberikan (latch) atau mengingat input tersebut.
Set
PRESENT INPUT S R 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 PRESENT OUTPUT Q 0 1 0 1 0 1 0 1 NEXT OUTPUT Qn 0 1 0 0 1 1 * *
Input
Reset Q
Output
Cross-NOR SR Flip-Flop
ed2 2
Cross-NAND SR Flip-Flop
PRESENT INPUT S R 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 PRESENT NEXT OUTPUT OUTPUT Q Qn 0 0 1 1 0 0 1 0 0 1 1 1 0 * 1 * COMMENT Hold Condition Flip-Flop Set Reset Flip-Flop Reset Set Not Used
S R
Q Q
S R Q
output
S e t
H o l d
R e s e t
H H S o o l e l d t d
ed2
R e s e t
H o l d
H S o e l t d
5
Gated SR-FF
Rangkaian SR-FF yang diberi input tambahan : Gate Gate berfungsi mengontrol output dari SR-FF Gate/Clock merupakan rangkaian sinyal kontinyu Merupakan SR-FF sinkron (karena nilai output berubah sesuai dengan peng-aktifan input gate-nya).
S Gate enable Q R Q
Gated SR-FF
ed2 6
G 0 0 0 0 1 1 1 1
S 0 0 1 1 0 0 1 1
R 0 1 0 1 0 1 0 1
Q Q Q Q Q Q 0 1 0
Gate disable
Gate enable
Sinyal Clock
Positive-edge Transition (PET) Clock 1 Clock 2 Positive-edge transition : saat clock berpindah dari 0 ke 1 Negative-edge transition : saat clock berpindah dari 1 ke 0 Negative-edge Transition (NET)
ed2
Clocked SR-FF
S CLK R Q Q
S
S 0 0 1 1 R 0 1 0 1 CLK OUT Hold 0 1 unused
R CLK Q
S R CLK
CLK R Q
JK-FLIP-FLOP
RANGKAIAN DASAR JK-FF
J Q J Q S
atau
K Q Q K R Q
J K
Q Q
ed2
10
DIketahui
MASTER-SLAVE JK-FF
J CLK K
1 2
Master
S R Q Q 3 4
Slave
S R Q Q
Q Q
Rangkaian Ekivalen MS JK-FF If CLK=1, gate 1 & 2 enable gate 3 & 4 disable If CLK=0, gate 1 & 2 disable gate 3 & 4 enable Master ON Slave OFF Master OFF Slave ON
ed2
12
Gate 1 & 2 enable; Cycle repeats master loaded Gate 1 & 2 disable; Gate 3 & 4 enable; slave loaded from master
toggle
13
Edge-triggered JK-FF
J
CLK CLK
Q
CLK
J
CLK
Q Q
(a)
(b)
Simbol dari :
a) b)
CLK
SD
15
J SD Q CLK
16 K1 15 Q1 14 Q1 13 GND 12 K2 11 Q2 10 Q 2 9 J 2
CLK
1 16
RD
3
Q RD
14
74LS76
OPERATING MODE Asynchronous Set Asynchronous Reset Synchronous Hold Synchronous Set Synchronous Reset Synchronous Toggle
ed2
CLK SD RD J K Q AS
SR
SS
AR
SH
AS
SH
ed2
16
D-FLIP-FLOP
D-Latch (7475)
2
16
13
EN
EN 0 1 1
D X 0 1
Q Q 0 1
ed2
17
Q0 1 D0 2 D1 3 E2-3 4 VCC 5 D2 6 D3 7 Q3 8
16 Q0 15 Q 1 14 Q1 13 E0-1 12 GND 11 Q2 10 Q2 9
EN D Q
Transparent Transparent Q=D Q=D Latch Latch
7475
Q3
ed2
18
PR
5
D SD Q CLK RD
1
Q CLR
Operating Mode Asinkron Set Asinkron Reset Not used Sinkron Set Sinkron Reset
S'D L H L H H
D X X X h l
Output Q H L H H L
D-FF (7474)
D,CLK = input sinkron (data,clock) RD, SD = input asinkron (set,reset)
14 VCC 13 CLR2 12 D2
74LS74
11 CLK2 10 PR2 9 Q2 8 Q2
CLK SD RD D Q AS SR SS AR SS AR
ed2
20
CLK
CLK
T-FLIP-FLOP
T-FF dari SR-FF
S T CLK R
T 0 1
Q Q' Q
22
Q(t + ) = Q(t )
t o g g l e
h o l d
t o g g l e
23
Analisa rangkaian
Prosedur meng-analisa rangkaian dengan Flip-flop
a. Tentukan persamaan logika kombinasional untuk input-input Flip-flopnya : input S dan R untuk SR-FF, input J dan K untuk JK-FF, input D untuk D-FF dan input T untuk T-FF b. Untuk SR-FF Tentukan apakah S.R = 0 Catatan : Jika S.R 0, prosedur harus dihentikan. c. Cari persamaan Next State dari Flip-flop yang dicari : Q(t + ) = S (t ) + R(t )Q(t ) SR-FF Q(t + ) = J (t )Q(t ) + K (t )Q(t ) JK-FF Q(t + ) = D(t ) D-FF Q(t + ) = Q(t ) T-FF d. Buat Tabel PS/NS nya e. Buat State Diagram-nya (jika perlu)
ed2 24
Contoh : Carilah Tabel PS/NS dan State Diagram untuk rangkaian berikut ini :
X J Z A K C Clock X Q Q A X D Y C Q R Q A S Z C Q Q
= X (t ) Z (t ) X (t ) + A(t ) X (t ) = A(t ) X (t )
ed2 25
SR-FF
S (t ) = A(t )
Tabel PS/NS
R(t ) = A(t )
A(t) 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 X(t) 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Y(t) 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Z(t) 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 X(t+) 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 Y(t+) 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 Z(t+) 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
State Diagram
0 0
26
Disain/Sintesa rangkaian
ed2
27
Contoh : Diketahui sebuah State Diagram dari rangkaian sekuensial dengan D-FF seperti dibawah ini. Gambarkan bentuk rangkaiannya.
0 000 001 0 1 0 110 0 0 1 1 101 0 1 0 1 010 1 011 0 100 1
Jawab :
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 X 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
Tabel PS/NS
Y 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Z 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Xn 0 0 0 1 0 1 1 1 0 1 0 1 1 1 1 0 Yn 0 1 0 0 1 0 1 1 1 0 1 1 0 0 1 1 Zn 1 0 0 1 1 1 0 0 0 0 1 0 1 0 1 1
111 1
ed2
28
YZ AX
00 01 11 10
00 1 1 1 0
01 0 1 0 0
11 1 0 1 0
10 0 0 1 1
AY Z + A X YZ
YZ AX
00 01 11 10
00 0 0 1 0
01 0 1 1 1
11 1 1 0 1
10 0 1 1 0
YZ AX 00 01 11 10
00 0 1 1 0
01 1 0 0 0
11 0 1 1 1
10 0 1 1 1
Dy = AY + XY + X Z
29
Gambar rangkaian
A X Z A X Z A Y Z A Y Z A X Z A X Y X Y X Z A Y A Y Z X Y Z A X Y A X Y A Y Z A X Y Z
D SD Q
D SD Q
D SD Q
X
RD Q
Y
RD Q
Z
RD Q
Clock
ed2
30
Soal Latihan 1. Gambarkan bentuk gelombang output untuk beberapa jenis Flip-flop di bawah ini, jika diketahui bentuk gelombang inputnya adalah sebagai berikut :
IN 1 S Q J SD Q 1 D SD Q
1
R PR CLK Q
2
K R Q D
3
RD Q R
4
Q
CLK IN PR
ed2
31