Blok Pembangun Penguat IC PDF

Sel Penguatan Dasar
Penguat CS dan CE dengan Beban Sumber Arus
Sel penguatan dasar dalam sebuah penguat IC adalah transistor

common‐source (CS) atau common‐emitter (CE) dengan beban
b arus k
sumber d gambar
konstan, seperti pada b 1(a) dan
( ) d 1(b). Pada
(b) d
rangkaian ini RD dan RC digantikan dengan sumber arus konstan,
karena:
1. dalam teknologi IC lebih mudah menggunakan sumber arus,
dengan mengimplentasikan menggunakan transistor, daripada
i l t ik resistansi
mengimplementasikan i t i yang presisi.
i i
2. dengan menggunakan sumber arus konstan berarti penguat CS
dan CE mempunyai resistansi beban yang tinggi; jadi diperoleh
penguatan yang lebih tinggi daripada menggunakan RD atau RC.
Rangkaian
g 1(a) dan (b) disebut dibebani sumber arus atau dibebani
aktif.
Elektronika EL 2040 2
Gambar 1. sel dasar p
penguatan
g dalam p
penguat
g IC: (a) CS dengan
( ) g beban aktif
atau dengan beban sumber arus; (b) CE dengan beban aktif atau dengan
beban sumber arus
( ) g
Gambar 1.(c) rangkaian y kecil dari ((a); (d) rangkaian
ekivalen sinyal ); ( ) g ekivalen
sinyal kecil dari (b)
Pada setiap rangkaian Q1 diberi bias dengan arus ID = I dan IC = I.
Asumsi:
‐ transistor MOS pada gambar 1(a) beroperasi pada daerah jenuh
aktif
‐ dan transistor BJT pada gambar 1(b) beropersi pada daerah aktif.
Gunakan model rangkaian pengganti sinyal kecil untuk menganalisis
penguat CS dan CE dengan beban sumber arus. (Lihat gamabr 1(c) dan
t CS d CE d b b b (Lih t b ( ) d
1(d) .
h k
Perhatikan:
‐Sumber arus diasumsikan ideal, dan direpresentasikan dalam model
dengan resistansi tidak terhingga. Kenyataannya sumber arus
mempunyai resistansi yang terbatas.
‐Penguat CS dan CE pada gambar 1 beroperasi dalam keadaan hubung
terbuka. Resistansi antara output dan ground hanyalah resistansi
output dari transistor itu sendiri, r
sendiri ro.
Jadi penguatan tegangan yang diperoleh pada rangkaian ini adalah

penguatan maksimum dari penguatan CS atau CE.CE
Dari gambar 1(c) untuk penguat CS dengan beban aktif, diperoleh:
Rin   (1)
Avo   g m ro (2)
Ro  ro (3)
Dari gambar 1(d) untuk penguat CE dengan beban aktif, diperoleh:
aktif diperoleh:
Rin  r (4)
Avo   g m ro (5)
Ro  ro ((6))
Keduanya mempunyai penguatan tegangan sebesar gmro.
Penguatan ini adalah penguatan maksimum yang dapat diperoleh
oleh penguat CS dan CE, yang disebut penguatan intrinsik dengan
simbol A0.
P
Penguatan I i ik
Intrinsik
Untuk BJT, persamaan untuk penguatan intrinsik A0 = gmro dapat
diturunkan dengan menggunakan rumus untuk gm dan ro
IC
gm  (7)
VT
VA
ro  (8)
IC
VA
A0  g m ro  ((9))
VT
A0 merupakan
p perbandingan
p g tegangan
g g Early V y A,, yang merupakan
y g p
parameter yang ditentukan oleh teknologi, dan tegangan termal V T,
yang merupakan parameter fisik (≈ 0,025 V pada suhu ruangan). VA
bernilai 5 V
5 V – 35V untuk proses fabrikasi IC modern, 100 V
IC modern 100 V – 130 V
untuk teknologi proses yang lebih tua, yang disebut proses tegangan
tinggi.
Nilai A0 berkisar antara 200 V/V – 5000 V/V, dengan nilai karakteristik

yang lebih rendah untuk divais yang lebih kecil.
Catatan, untuk proses fabrikasi BJT, A0 tidak tergantung dari luas
bias
junction transistor dan arus bias.
Untuk MOSFET:
ID
gm  ((10))
VOV 2
g m  2  nCox W L  I D (11)
VA VA' L
ro   (12)
ID ID
VA adalah tegangan Early dan VA’ adalah komponen tegangan Early

proses
yang tergantung dari teknologi proses.
G
Gunakan
k persamaan untuk
t k gm dan
d persamaan untuk
t k ro, diperoleh:
di l h
VA
A0  ((13))
VOV 2
2VA' L
A0  (14)
VA
VA' 2  nCox W L 
A0  (15)
ID
B b
Beberapa catatan:
1. Kuantitas pada penyebut adalah VOV/2, yang merupakan
parameter disain, dan
parameter disain dan VOV bernilai antara 0,15 V –
0 15 V 0,3 V. Jadi
0 3 V Jadi VOV/2
bernilai antara 0,075 V – 0,15 V, yang sama dengan 3 – 6 kali V T.
Oleh karena itu ada alasan untuk memilih VOV yang lebih tinggi.
2. Kuantitas pembilang, keduanya tergantung dari proses (VA’) dan
tergantung dari divais (L), dan sudah menurun.
3. Dari pers.(14) terlihat
( ) untuk teknologi tertentu, penguatan
intrinsik A0 dapat meningkat dengan menggunakan MOSFET
yyang lebih
g panjang
p j g dan beroperasi
p pada VOV yyang lebih
p g rendah.
Hasilnya, penguatan intrinsik MOSFET dengan proses modern hanya
bernilai 20 V/V – 40 V/V, lebih rendah dari penguatan intrinsik BJT.
Persamaan untuk A0 MOSFET yang diberikan
y g pada p
p pers. (15)
( 5)
menunjukkan untuk teknologi proses tertentu (VA’ dan μnCox) dan
divais tertentu (W dan L), penguatan intrinsik berbanding terbalik
dengan √ID.
Gambar 2 menunjukkan grafik A0 terhadap arus bias ID.
• penguatan A0 meningkat dengan menurunnya arus bias.
• penguatan akan ‘off’ pada arus yang sangat rendah, MOSFET
memasuki operasi pada daerah subthreshold, di mana MOSFET mirip
dengan BJT dengan karakteristik arus – tegangan yang eksponensial.
yang eksponensial
• Jadi penguatan intrinsik menjadi konstan, seperti pada BJT.
Catatan:
walaupun penguatan yang lebih tinggi dapat diperoleh pada nilai ID
yang lebih rendah, tetapi
rendah tetapi nilai gm akan lebih rendah (lihat pers. (11)),
pers (11))
dan mempunyai kemampuan yang lebih rendah untuk men‐drive
beban kapasitif dan menurunkan bandwidth.
Gambar 2. Penguatan intrinsik dari MOSFET terhadap arus bias ID
C t h 1:
Contoh
Akan dibandingkan nilai gm, Rin, Ro, dan A0 untuk penguat CS yang
dirancang menggunakan transistor NMOS dengan L = 0,4 μm dan
= 0 4 μm dan W
= 4 μm dan difabrikasi dengan teknologi 0,25 μm yang mempunyai
μnCox = 267 μA/V2 dan VA’ = 10 V/μm, dengan nilai‐nilai tersebut untuk
penguat CE menggunakan BJT yang difabrikasi dengan proses dengan
β = 100 dan VA = 10 V. Asumsikan kedua divais beroperasi dengan arus
drain (collector) = 100 μA.
Jawab:
Abaikan efek Early pada MOSFET dalam menentukan VOV, maka:
1 W  2
I D   nCox  VOV
2 L
1  4  2
100   267   VOV
2  0,4 
VOV  0,27 V
2 I D 2  0,1
gm    0,74 mA/V
VOV 0,27
Rin  
VA' L 10  0,4
ro    40 k
ID 0,1
Ro  ro  40 k
A0  g m ro  0,74  40  29,6 V/V
U t k penguatt CE
Untuk
IC 0,1 mA
gm    4 mA/V
VT 0,025 V
 100
Rini  r    25 k
gm 4
VA 10
ro    100 k
I C 0,1
Ro  ro  100 k
A0  g m ro  4 100  400 V/V
Ef k dari
Efek d i Resistansi
R i i Output dari
O d i Beban
B b Sumber
S b Arus
A
Beban sumber arus dari penguat CS pada gambar 1 dapat
diimplementasikan menggunakan sebuah transistor PMOS diberi bias
pada daerah jenuh untuk memberikan arus I yang diperlukan, seperti
yang terlihat pada gambar 3(a).
Gunakan model MOSFET sinyal besar untuk memodelkan Q2 seperti
yang ditunjukkan pada gambar 3(b), di mana
I   p Cox 
1
2
W 

 VDD  VG  Vtp 
2
(16)
L 
VA2
ro 2  (17)
I
Gambar 3. (a) Penguatan CS dengan beban sumber arus yang
p
diimplementasikan dengan
g MOSFET kanal –p p Q2;; (b) Q
( ) Q2 digantikan
g dengan
g
model rangkaian sinyal besarnya.
J
Jadi beban sumber arus tidak lagi
g mempunyai
p y resistansi tidak
terhingga, tetapi mempunyai resistansi ro2.
Resistansi ini akan tampak paralel dengan ro1, seperti yang terlihat
pada
d model rangkaian
d l k ekivalen
k l penguat pada d gambar b 3(c).
( )
Dari gambar 3(c) diperoleh:
Av    g m1 ro1 ro 2 
vo
(18)
vi
Jadi, resistansi output yang terbatas dari beban sumber arus
mengurangi besaran penguatan tegangan dari (gm1ro1) menjadi
(gm1ro1 ║ro2). Penurunan
) Penurunan ini bisa cukup besar. Misal, jika
besar Misal jika VA2
A yang
sama dengan VA1, ro2 = ro1, dan penguatan akan berkurang menjadi
setengah.
1
Av   g m ro (18' )
2
Cara yang sama dapat dipakai untuk kasus bipolar
Gambar 3. (c) rangkaian ekivalen sinyal kecil dari penguat.
Contoh
h 2:
Implementasi praktis dari rangkaian penguat CS ditunjukkan pada
gambar 4(a). Transistor sumber
4(a) Transistor sumber arus Q2 adalah transistor output dari
current mirror yang dibentuk oleh Q2 dan Q3 dan dicatu oleh sebuah
arus rujukan IREF. Asumsikan Q2 dan Q3 ‘matched’, dan IREF stabil.
U t k melihat
Untuk lih t dengan
d j l daerah
jelas d h operasii rangkaian
k i penguatt yang
linier, tentukan karakteristik transfer (VTC), yaitu vO terhadap vI.
Jawab:
Pertama akan menentukan karakteristik i – v dari sumber arus Q2,
kemudian menentukan VSG dari Q3, yang terpasang
y g p g antara source dan
gate dari Q2. Jadi, karakteristik i – v dari sumber arus Q2 akan menjadi
kurva karakteristik iD – vSD dari Q2 yang diperoleh dengan vSG = VSG.
Hal ini ditunjukkan pada gambar 4(b), perhatikan i akan sama
dengan IREF pada satu titik saja, yaitu vSD2 = VSG, hanya pada titik
inilah kedua transistor Q2 dan Q3 mempunyai kondisi operasi yang
sama.
sama
Gambar 4. Implementasi praktis dari penguat CS; (a) rangkaian; (b)
karakteristik i – v dari beban aktif Q2
Gambar 4.
4 Implementasi praktis dari penguat CS; (c) konstruksi grafis untuk
menentukan karakteristik transfer;
Gambar 4
4. Implementasi
p praktis dari p
p penguat
g CS; (d) karakteristik
;( ) transfer
Perhatikan, efek
P h ik f k dari
d i channel‐length modulation pada
h ll h d l i d Q2 (efek
( f k Early),
l )
yang dimodelkan dengan resistansi output ro2.
Q2 beroperasi sebagai sumber arus jika v ≥ (|VOV2| = VSG – |Vtp|). Ini
|) Ini
diperoleh jika vO ≤ VDD – |VOV2|. Ini adalah harga maksimum yang
diijinkan dari tegangan output vO.
Gambar 4(c) menunjukkan konstruksi grafik untuk menentukan
karakteristik transfer vO – vI dengan grafik beban merupakan kurva
karakteristik i – v dari Q2 dengan menggeser sumbu vO sebanyak VDD
volt dan ‘dibalik’. Alasannya karena:
vO = VDD – v
VDD menunjukkan besarnya pergeseran, dan tanda negatif pada v
menunjukkan pembalikan dari kurva beban.
Konstruksi
k grafik
f k dari
d gambar b 4(c) dapat
( )d d k untuk
dipakai k menentukan
k
harga vO untuk setiap titik vI. Nilai vI menentukan kurva karakteristik
tertentu untuk Q1 di mana titik operasi berada. Titik operasi akan
menjadi perpotongan antara grafik ini dengan kurva beban. Koordinat
horizontal dari titik operasi memberikan nilai vO.
Dengan cara di atas, diperoleh
D t di l h VTC seperti
VTC ti yang ditunjukkan
dit j kk pada d
gambar 4(d). Pada grafik terdapat empat segmen yang berbeda yang
diberi label I,II, III, dan IV. Setiap segmen diperoleh untuk satu dari
empat kombinasi mode operasi Q1 dan Q2, yang juga ditunjukkan
dalam diagram. Perhatikan ada dua titik yang penting pada
karakteristik transfer (A dan B) yang berkaitan
y g dengan
g titik A dan B
pada gambar 4(c).
Segmen III adalah segmen yang diperhatikan untuk operasi penguat.
P h ik pada
Perhatikan d daerah
d h III dalam
III d l k
kurva transfer hampir
f h i linier dan
li i d
sangat tajam, yang menunjukkan penguatan tegangan yang besar.
Pada
d daerah
d h III transistor penguat Q1 dan
d transistor beban
b b Q2
beroperasi dalam keadaan jenuh. Ujung dari segmen III adalah titik A
dan B.
Pada titik A: vO = VDD − |VOV2|, Q2 memasuki daerah trioda.
Pada titik B: vO = vI – Vtn,, Q
Q1 memasuki daerah trioda.
Jika penguat diberi bias pada sebuah titik pada daerah III, penguatan
tegangan sinyal kecil dapat ditentukan seperti yang telah dikerjakan
pada gambar 3(c).
Untuk menjamin komponen dc dari vI mempunyai nilai yang
III diperlukan umpan
menyebabkan transistor beroperasi pada daerah III, diperlukan
balik negatif.
Limit atas dari daerah penguat (titik A): VOA = V
VDD – |VOV2|
Limit bawah dari daerah penguat (titik B): VOB = VOV1
VOV1 dapat ditentukan dengan mengasumsikan ID = IREF.
C
Contoh
h 3:
Perhatikan penguat CS CMOS pada gambar 4(a) untuk kasus VDD = 3
V, V | = 0 6 V μnCox =200 μA/V2 dan μpCox =65 μA/V2. Semua
V Vtn = |Vtp| = 0,6 V, μ Semua
transistor mempunyai L = 0,4 μm dan W = 4 μm. VAn = 20 V dan |VAp|
= 10 V, dan IREF = 100 μA.
Carilah penguatan tegangan sinyal kecil, dan koordinat titik ekstrim
dari daerah penguat dari karakteristik transfer – titik A dan B.
Jawab:
b
W 
g m1  2k   I REF
'
n
 L 1
4
 2  200  100  0,63 mA/V
0,4
VAn 20 V
ro1    200 k
I D1 0,1 mA
VAp 10 V
ro 2    100 k
I D2 0,1 mA
Av   g m1 ro1 ro 2 
 0,63mA V  200 100 k   42 V/V
Untuk menentukan perkiraan tegangan pada titik‐titik ekstrim (A
dan B): abaikan efek Early, ketiga transistor mempunyai arus yang
sama IREF, dan kemudian tentukan tegangan overdrive di mana
transistor beroperasi. Transistor Q2 dan Q3 akan mempunyai tegangan
y g | OV3||, ditentukan dari
overdrive yang sama, |V
I D 3  I REF 
1
 pCox  W  VOV 3 2
2  L 3
Substitusikan
S b tit ik IREF = 100 μA, μ 6 A/V2, (W/L)
A pCox = 65 μA/V (W/L)3 = 4/0,4 = 10,
/
menghasilkan:
VOV 3  0,55 V
VOA  VDD  VOV 3  2,45 V
T t k |VOV1| dari
Tentukan | d i
1 W  2
I D1  I REF   nCox   VOV 1
2  L 1
Substitusikan IREF = 100 μA, μnCox = 200 μA/V2, (W/L)3 = 4/0,4 = 10,
menghasilkan:
VOV 1  0,32 V
VOB  VOV 1  0,32 V
Harga yang lebih
H l bih presisi
i i untuk
t k VOA dan
d VOB dapat
d t ditentukan
dit t k dengan
d
memperhatikan efek Early dalam semua transistor sebagai berikut:
Tentukan VSG dari Q2 dan Q3 dari ID3
D = IREF = 100μA dengan
menggunakan:
 V 
I D 3  I REF
1 ' W 
 k p   VSG  Vtp
2  L 3
 
1  SG
2



 VAp 
1  4  2 0,6  VOV 3 
100   65 
 VOV 3 1   (19)
2 
 0,4   10 
|VOV3| adalah besaran tegangan overdrive di mana Q2 dan Q3
beroperasi, dan untuk Q3 VSD = VSG. Pers (19) dapat dimanipulasi
menjadi:
0,29  VOV 3 1  0,09 VOV 3 

2
D
Dengan proses mencoba‐coba
b b diperoleh:
di l h
VOV 3  0,59 V
VSG  0,6  0,53  1,13 V
VOA  VDD  VOV 3  2,47 V
Untuk mencari nilai vI, VIA, turunkan persamaan untuk vO terhadap vI
di daerah III. Perhatikan pada daerah III Q1 dan Q2 saturasi, dan
mengalirkan arus yang sama, sehingga
yang sama sehingga dapat ditulis:
I D1  I D 2
2  1 ' W   V v 
1 ' W 
k n   vI  Vtn  1 
2  L 1
 vO

  k p   VSG  Vtp
 2 L

2
1  DD O 
 VAp 
 VAn  2 
S b tit ik dengan
Substitusikan d nilai‐nilainya:
il i il i
1  0,08vO
8,55vI  0,6    1  0,13vO 
2
1  0,05vO
vO  7,69  65,77vI  0,6 
2
(20)
Ini adalah persamaan dari transfer karakteristik untuk segmen III.

Karena daerah III sangat
g sempit, v
p , I berubah sangat
g kecil, dan
,
karakteristik hampir linier.
Substitusikan vO = 2,47 V, maka VIA = 0,88 V
Untuk menentukan koordinat B, VOB = VIB – Vtn.
Substitusikan pada pers. (20), diperoleh: VIB = 0,93 V dan VOB = 0,33 V.
L b daerah
Lebar d h penguat:
ΔvI = VIB – VIA = 0,05 V
Rentang output:
ΔvO = VOB – VOA = –2,14 V
Jadi, penguatan tegangan ‘sinyal besar’:
vO 2,14
  42,8 V/V
vI 0,05
Yang hampir sama dengan penguatan sinyal kecil yang bernilai –42,
menunjukkan bahwa segmen III dari karakteristik transfer cukup
linier.
M
Menaikkan
ikk Penguatan
P t dari
d i CS atau
CS t CE
Pertanyaan:
y bagaimana
g menaikkan p penguatan
g tegangan
g g yyang
g
diperoleh dari penguat CS atau CE?
Jawabnya terletak pada bagaimana menaikkan resistansi output dari

transistor penguat dan transistor beban. Yaitu dicari sebuah
rangkaian yang melalukan arus gmvi yang dihasilkan oleh transistor
penguat tetapi menaikkan resistansi dari ro ke harga yang lebih
penguat, tetapi
tinggi.
G b 5 menunjukkan
Gambar j kk kebutuhan
k b h ini. Gambar
i i G b 5(a) menunjukkan
( ) j kk
transistor penguat CS, Q1, dengan rangkaian ekivalen outputnya. Di
sini beban tidak ditunjukkan. Pada digambar 5(b) disisipkan sebuah
kotak di antara drain dari Q1 dan sebuah terminal baru dengan label
d2. Di sini juga beban yang akan dihubungkan ke d2 tidak
ditunjukkan.
j
Gambar 5. Untuk menaikkan penguatan tegangan pada CS, diperlihatkan
fungsi diperlihatkan sebagai ‘kotak
pada gambar (a) sebuah blok fungsi, diperlihatkan hitam’
kotak hitam
pada gambar (b), dihubungkan di antara d1 dan beban. Blok baru ini
diperlukan untuk meneruskan arus gm1vi tetapi menaikkan resitansi dengan
faktor K. Blok fungsi ini adalah penyangga arus.
Gambar
G b 5. Untuk
U t k menaikkan
ikk penguatant tegangan
t pada
d CS, diperlihatkan
CS di lih tk
pada gambar (a) sebuah blok fungsi, diperlihatkan sebagai ‘kotak hitam’
pada gambar (b), dihubungkan di antara d1 dan beban. Blok baru ini
diperlukan untuk meneruskan arus gm1vi tetapi menaikkan resitansi dengan
faktor K. Blok fungsi ini adalah penyangga arus.
‘Kotak
Kotak hitam
hitam’ ini
ini menarik arus output dari Q1 dan melalukannya ke
output; jadi pada outputnya diperoleh rangkaian ekivalen seperti
yang terlihat pada gambar 5(b), terdiri dari sumber arus terkendali
gmvi tetapii dengan
d resistasi
i i output yang meningkat
i k dengan
d f k K.
faktor K
Apa fungsi ‘kotak hitam’ ini?

Karena kotak ini melalukan arus tetapi meningkatkan resistansi,
kotak ini disebut penyangga arus (current buffer). Kebalikan dari
penyangga
p y gg tegangan
g g ((voltage buffer) yang meneruskan
g )y g tegangan
g g
tetapi menurunkan resistansi.
arus dari
Untuk mengimplementasikan fungsi penyangga arus, dari
konfigurasi yang ada ternyata konfigurasi penguat common‐gate
(common‐base) memenuhi persyaratan ini, karena mempunyai
penguatan arus tunggal. Yang belum
tunggal Yang belum diinvestigasi adalah sifat dari
transformasi resistansinya.
Catatan:
1. Tidak cukup menaikkan resistansi output dari transistor
penguat saja. Diperlukan juga cara meningkatkan resistansi
output dari
d i beban
b b sumberb arus. Jadi
J di diperlukan
di l k sebuah
b h
penyangga arus.
2. Menempatkan transistor penguat CG (atau CB) di atas CS (atau
CE) untuk mengimplementasikan fungsi penyangga arus yang
disebut ‘cascoding’.
P
Penguat
t Kaskoda
K k d
Istilah kaskoda adalah p

pemakaian transistor dengan
g konfigurasi
g CG
untuk menjadi penyangga arus (current buffer) untuk output sebuah
penguat CS.
Gambar 6 menunjukkan teknik ini untuk penguat MOS.

Transistor CS Q1 adalah transistor penguat dan Q2, terhubung
dengan konfigurasi CG dengan tegangan bias dc VG2 (ground sinyal
pada gatenya), adalah transistor kaskoda.
P d gambar
Pada b 6 terlihat
6 t lih t rangkaian
k i ekivalen
ki l pada d output penguat
t t t
kaskoda. Jadi transistor kaskoda melalukan arus gm1v1 ke simpul
output dengan menaikkan level resistansi dengan faktor K.
Gambar 6. Cara menyangga arus pada gambar 5 diimplementasikan
dengan menggunakan transistor Q2 dalam konfigurasi CG. VG2 adalah
tegangan bias dc. Rangkaian ekivalen output menunjukkan transistor CG
melalukan arus gmvi tetapi menaikkan level resistansi dengan faktor K.
Transistor Q2 disebut transistor kaskoda.
P
Penguat
t Kaskoda
K k d MOS
Gambar 7(7(a) menunjukkan
) j penguat
p g kaskoda MOS tanpap rangkaian
g
beban dan dengan gate dari Q2 terhubung ke ground sinyal.
Jadi rangkaian ini hanya untuk perhitungan sinyal kecil saja.
Tujuannya mencari parameter Gm dan Ro dari rangkaian ekivalen pada

gambar 7(b), yang dipakai sebagai output dari penguat kaskoda.
Perhatikan jika node d2 dari rangkaian ekivalen dihubung‐singkatkan
dihubung singkatkan
ke ground, arus yang melalui hubung singkat akan sama dengan Gmvi.
Jadi Gm bisa ditentukan dengan menghubung‐singkatkan output dari
k k d ke
penguat kaskoda k ground, seperti
d i yang terlihat
lih pada d gambar
b 7(c),
( )
tentukan io, dan:
io
Gm 
vi
Gambar 7. (a) Penguat kaskoda MOS untuk perhitungan sinyal kecil; (b)
rangkaian ekivalen
eki alen output dari penguat pada gambar (a);
(a)
Gambar 7 (c) penguat kaskoda dengan output dihubung singkat untuk
menentukan Gm = io/vi;
Gambar 7. (d) rangkaian
7 (d) rangkaian ekivalen dari gambar (c)
Ganti Q1 dan Q2 pada rangkaian pada gambar 7(c) dengan model
sinyal kecilnya dan menghasilkan rangkaian pada gambar 7(d) yang
akan dipakai dalam analisis untuk menentukan io sebagai fungsi dari
vi.
Perhatikan, tegangan pada simpul (d1, s2) sama dengan –vggs2.

Tulis persamaan simpul pada simpul tersebut, diperoleh:
v gs 2 v gs 2
g m 2 v gs 2    g m1vi
ro1 ro 2
 1 1 
 g m 2   v gs 2  g m1vi
 ro1 ro 2 
Karena gm2 >> (1/ro1), 1/ro2,
g m 2 v gs 2  g m1vi (21)
Artinya, arus
Artinya arus terkendali pada source Q2 sama dengan arus terkendali
pada source Q1.
Persamaan pada simpul d2 dapat ditulis:
v gs 2
io  g m 2 v gs 2 
ro 2
 1 
  g m 2  v gs 2
 ro 2 
 io  g m 2 v gs 2
Gunakan persamaan (21):

io  g m1vi
Jadi:
io
Gm   g m1 (22)
vi
Untuk menentukan Ro:
• Set vi menjadi nol, yang akan menyebabkan Q1 hanya menjadi
resistansi output ro1, yang tampak pada source dari transistor Q2
sepertii yang terlihat
lih pada d gambar
b 8(a).
8( )
• Gantikan Q2 dengan model hybrid‐π dan pasangkan tegangan test
vx ke simpul output seperti pada rangkaian ekivalen pada gambar
8(b).
• Resistansi output Ro diperoleh sebagai:
vx
Ro 
ix
Perhatikan arus yang ada pada simpul source Q2 sama dengan ix.
Jadi, tegangan pada simpul source, –vgs2, dapat dituliskan sebagai
f
fungsi i ix:
 v gs 2  ix ro1 (23)
G b 8. Menentukan
Gambar 8 M k resistansi
i i output dari
d i penguat kaskoda
k k d MOS
Nyatakan vx sebagai jumlah dari tegangan antara ro2 dan ro1:
v x  ix  g m 2 v gs 2 ro 2  ix ro1
Substitusikan vgs2 dari persamaan (23), maka:
v x  ix ro1  ro 2  g m 2 ro 2 ro1 
vx
Ro 
ix
Ro  ro1  ro 2  g m 2 ro 2 ro1 (24)
Pada p
persamaan ini, suku
, terakhir yyang dominan, maka:
g ,
Ro  g m 2 ro 2 ro1 (25)
Persamaan ini memberikan interpretasi:
• Transistor CG Q2 menaikkan resistansi output dari penguat
dengan faktor (gm2ro2)
• Transistor CG hanya melalukan arus (gm1vi) ke simpul output.
Jadi CG atau transistor kaskoda sangat efektif untuk merealisasikan
penyangga arus dengan K K = A
Ao2 = g
gm2ro2.
P
Penguatan
t Tegangan
T
Jika penguat kaskoda dibebani dengan sebuah sumber arus seperti
yang terlihat pada gambar 9(a), penguatan tegangan dapat diperoleh
dari rangkaian ekivalen pada gambar 9(b) sebagai
vo
Avo    g m1 Ro
vi
Avo  g m1ro1  g m 2 ro 2  (26)
Untuk kasus gm1 = gm2 = gm dan ro1 = ro2 = ro,
Avo   g m ro 
2
  Ao2 (27)
JJadi
di meng‐kaskoda‐kan
k k d k menghasilkan
h ilk peningkatan
i k b
besaran
penguatan dari Ao menjadi Ao2.
Gambar 9. (a) Penguatan kaskoda MOS dengan beban sebuah sumber
arus ideal. (b) rangkaian ekivalen dari output kaskoda.
Gambar 10. Menggunakan transistor kaskoda untuk menaikkan
resistansi output dari sumber arus Q4.
Meng‐kaskoda‐kan
Meng kaskoda kan juga dapat digunakan untuk menaikkan
resistansi output dari beban sumber arus seperti yang terlihat pada
gambar 10.
Q4 adalah
d l h transistor sumber
i b arus, dan
d Q3 adalah
d l h transistor kaskoda.
i k k d
Tegangan VG3 dan VG4 adalah tegangan bias dc.
Transistor kaskoda Q3 memberikan kelipatan resistansi output Q4,
ro4 dengan (gm3ro3) untuk memberikan resistansi output dari sumber
arus kaskoda:
Ro  gm3ro3 ro4 (28)
Menggabungkan penguat kaskoda dengan sumber arus kaskoda
terlihat pada gambar 11(a). Rangkaian ekivalen pada sisi output
terlihat pada gambar 11(b), sehingga penguatan tegangan dapat
diperoleh:
  g m1 Ron Rop 
vo
Av 
vi
Av   g m1  g m 2 ro 2 ro1   g m 3 ro 3 ro 4  (29)
Untuk kasus dimana semua transistor identik:
1 1 2
Av    g m ro    A0
2
(30)
2 2
Gambar 11. (a) Penguat kaskoda dengan beban sumber arus kaskoda.
Gambar 11. (b) Penguat kaskoda dengan beban sumber arus kaskoda.
Contoh soal 4:
Diperlukan untuk merancang sumber arus kaskoda dari gambar 10
untuk menyediakan arus 100 μA dan resistansi output 500 kΩ.
A
Asumsikan
ik untuk k teknologi
k l i CMOS 0,18‐μm yang ada, V
CMOS 8 d VDD = 1,8 V,
8 V
Vtp = − 0,5 V, μpCox = 90 μA/V2 dan VA’= −5 V/μm. Gunakan |VOV| =
0,3 V, tentukan L dan W/L untuk setiap transistor, dan harga dari
tegangan bias VG3 dan VG4.
JJawab:
Resistansi output:
Ro   g m 3 ro 3 ro 4
Asumsikan Q3 dan Q4 ‘matched’
Ro   g m ro ro
VA VA
 
VOV 2 ID
Gunakan |VOV| = 0,3 V, maka:
| 0 3 V maka:
VA VA
500 k  
0,15 0,1 mA
VA  2,74 V
Karena |VA| = |VA’|L, maka diperlukan:

2,74
L  0,55 μm
5
Yang kira‐kira
Yang kira kira tiga kali dari panjang kanal minimum.
minimum
Dengan |Vt| = 0,5 V dan |VOV| = 0,3 V

VSG 4  0,5  0,3  0,8 V
VG 4  1,8  0,8  1,0 V
Untuk memungkinkan simpangan sinyal maksimum pada terminal
output, gunakan tegangan pada Q4 minimum yang diperlukan, yaitu
|VOV| = 0,3. Maka
VD 4  1,8  0,3  1,5 V

Karena kedua transistor identik dan mengalirkan arus yang sama,
maka
VSG 3  VSG 4  0,8 V
VG 3  1,5  0,8  0,7 V
Perhatikan, tegangan maksimum yang diperbolehkan di terminal
output dari sumber arus akan dibatasi dengan kebutuhan untuk
memungkinkan tegangan minimum |VOV| pada Q1, jadi:
VD 3 max  1,5  0,3  1,2 V
Untuk menentukan perbandingan W/L dari Q3 dan Q4 yang
diperlukan, gunakan:
 VSD 
I D   p Cox   VOV
1 W  1  2
2 L  V 
 A 
1 W   0,3 
100   90     0,32 1  
2 L  2,74 
Menghasilkan:
W
 22,3
L
Di t ib i Penguatan
Distribusi P t Tegangan
T pada
d Penguat
P t Kaskoda
K k d
Untuk mengetahui
g bagaimana
g pembagian
p g tegangan
g g antara tingkat
g
CS, Q1, dan tingkat CG, Q2, pada penguat kaskoda, perhatikan
penguat kaskoda pada gambar 12(a).
Resistansi beban RL merepresentasikan resistansi output pada beban
sumber arus dan resistansi tambahan lainnya yang mungkin
terhubung pada simpul output.
Output penguat kaskoda dapat digambarkan seperti pada gambar
11(b), di mana Gm = gm1 dan Ro = (gm2ro2)ro1.
Penguatan tegangan Av dari penguat pada gambar 12(a) dapat
di l h sebagai
diperoleh b i berikut:
b ik
Av   g m1 Ro RL 
Av   g m1  g m 2 ro 2 ro1  RL (31)
Penguatan menyeluruh Av dapat dinyatakan sebagai hasil perkalian
antara penguatan dari Q1 dan Q2 sebagai:
 vo1  vo 
Av  Av1 Av 2     (32)
 vi  vo1 
Untuk mendapatkan Av1 = vo1/vi diperlukan resistansi total antara
drain dari Q1 dan ground.
Merujuk
j p pada ggambar 12(a), dan
( ), perhatikan resistansi Rd1,, maka Av1
p
dapat dinyatakan sebagai
vo1
Av1    g m1 Rd 1 (33)
vi
Rd1 adalah resistansi paralel antara ro1 dan Rin2, dimana
dimana Rin2 adalah
resistansi input dari transistor CG, Q2.
Gambar 12. (a)Penguat
( ) g kaskoda dengan
g resistansi beban RL.
Gambar 12. (b) menentukan vo1
Gambar 12. (c) menentukan Rin2
Turunkan persamaan untuk Rin2.
Perhatikan:
• rangkaian ekivalen dari Q2 dengan resistansi beban RL, seperti pada
gambar
b 12(c)
( )
• tegangan pada source Q2 adalah −vgs2, jadi Rin2 dapat diperoleh dari:
 v gs 2
Rin 2 
i
i adalah arus yang mengalir ke source Q2, dan juga keluar dari drain
Q2 ke resistansi RL.
• Jumlahkan arus pada simpul source, arus yang melalui ro2 sama
dengan (i + gm2vgs2).
• JJadi, dapat
p dinyatakan, tegangan
y g g p p source, −vgs2, adalah
pada simpul
jumlah dari penurunan tegangan pada ro2 dan RL.
 v gs 2  i  g m 2 v gs 2 ro 2  iRL
 v gs 2
Rin 2 
i
ro 2  RL
Rin 2  (34)
1  g m 2 ro 2
Karena gm2ro2 >> 1, Rin2 dapat disederhanakan sebagai berikut:
RL 1
Rin   (35)
g m 2 ro 2 g m 2
Jika ro2 tidak terhingga, Rin2 menjadi 1/gm2.
Jika ro2 tidak dapat diabaikan, resistansi input tergantung dari harga
RL, yaitu resistansi beban RL dibagi dengan faktor (g( m2ro2).
)
Kembali ppada p
penguat
g kaskoda p
pada g gambar 12(a), setelah
( ), diperoleh
p
harga Rin2 dapat dihitung Rd1 dan AV1 sebagai berikut:
Rd 1  ro1 Rin 2 (36)

Av1   g m1 ro1 Rin 2  (37)
Gambar 13. Sifat transformasi‐impedansi dari penguat CG. Tergantung
dari harga Rs dan RL.
Harga Av2 diperoleh dengan membagi penguatan total Av pada
persamaan (31) dengan Av1.
Tabel
T b l 1 menunjukkan
j kk efek f k dari
d i harga
h RL terhadap
h d penguatan total l
dari penguat kaskoda, dan bagaimana penguatan ini terdistribusi di
antara kedua tingkat penguat kaskoda, jika ro1 = ro2 = ro dengan 4
harga RL yang berbeda:
1. RL = ∞, diperoleh dengan beban sumber arus ideal.
2. RL = (g
(gmro))ro,, diperoleh
p dengan
g beban kaskoda sumber arus.
3. RL = ro, diperoleh dengan sebuah beban sumber arus
4. RL = 0, yaitu jika output dihubung singkat.
Tabel 1. Distribusi Penguatan dalam Penguat Kaskoda MOS untuk Berbagai
Harga RL
Kasus RL Rin2 Rd1 Av1 Av2 Av
1 ∞ ∞ ro −gmro gmro −(gmro)2

−
2 (gmro) ro ro ro/2 − ½(gmro) gmro ½(gmro)2
3 ro 2/gm 2/gm −2 ½(gmro) −(gmro)
4 0 1/gm 1/gm −11 0 0
Resistansi
R i t i Output dari
O t t d i Penguat
P t CS dengan
CS d R i t i Source
Resistansi S
Degeneration.
Gambar 14 menunjukkan rangkaian penguat CS dengan sebuah

resistansi pada source‐nya.
Resistansi ini disebut resistansi source‐degeneration karena
source degeneration karena sifatnya
mengurangi transkonduktansi efektif dari penguat CS dari gm
menjadi gm/(1+gmRS), dengan faktor (1+gmRS).
R i
Resistansi i ini
i i juga
j memperbaiki
b iki beberapa
b b ki j dari
kinerja d i CS, misal
CS i l
linieritas dan bandwith.
Untuk menghitung resistansi output dari penguat CS dengan

resistansi source‐degeneration, gunakan penurunan resistansi
output dari
p penguat
p g kaskoda.
Hal ini disebabkan, pada
disebabkan pada saat menghitung resistansi output,
output
terminal input dihubungkan ke ground, dan transistor tampak
seperti transistor CG.
J di Ro:
Jadi
Ro  RS  ro  g m ro RS (38)
Karena gmro >> 1, suku pertama akan jauh lebih rendah dari suku
ketiga
g dan dapat
p diabaikan, sehingga:
gg
Ro  1  g m RS ro (39)
Jadi source degeneration meningkatkan resistansi output dari

penguat CS dari ro menjadi (1+gmRS)ro, kenaikan dengan faktor
(1+gmRS)
Gambar 14. Persamaan untuk resistansi output pada penguat kaskoda dapat
digunakan untuk mencari resistansi output dari CS dengan resistansi source‐
d
degeneration. Hasilnya, R
i H il Rs meningkatkan
i k k resistansi
i i output dengan
d f k (1 +
faktor (
gmRs).
D bl C
Double Cascoding
di
J
Jika masih diperlukan
p resistansi output yang lebih
p y g besar dan berarti
penguatan yang lebih besar, dapat ditambahkan satu level
cascoding, seperti pada gambar 15.
Q3 adalah transistor kaskoda yang kedua, dan transistor ini

meningkatkan resistansi output dengan (gm3ro3).
Dalam kasus transistor identik:

• resistansi output akan menjadi (gmro)2ro
ik beban
• penguatan tegangan, asumsikan b b sumber
b arus ideal, akan
id l k
menjadi (gmro)3 atau Ao3.
Tentu saja harus dibuat tegangan bias yang lain untuk transistor

kaskoda yang kedua, Q3.
Kelemahan dari double cascoding adalah transistor tambahan
diletakkan di antara rel catu daya.
Jadi untuk merealisasikan keunggulan double cascoding, beban
sumber
b arus akan
k juga
j memerlukan
l k menggunakan k double cascoding
d bl di
dengan transistor tambahan.
Karena untuk operasi normal , masing‐masing transistor
memerlukan minimum vDS (sedikitnya sama dengan VOV), dan
teknologi MOS modern menggunakan catu daya dengan rentang 1 V
– 2 V, maka
, akan ada batasan jjumlah transistor dalam tumpukan
p
(stack) kaskoda.
Gambar 15. Double cascoding.
Th F ld d C
The Folded Cascode
d
Untuk menghindarkan
g masalah ppenumpukan
p sejumlah
j transistor di
antara tegangan catu daya yang rendah, dapat digunakan transistor
PMOS untuk divais kaskoda, seperti pada gambar 16.
• Transistor NMOS Q1 beroperasi dalam konfigurasi CS, tetapi
CS tetapi
tingkat CG diimplementasikan dengan menggunakan transistor
PMOS Q2.
• Sumber arus tambahan I2 diperlukan untuk memberi bias Q2
dan berperan sebagai beban aktif dari Q2.
• Q1 beroperasi dengan arus bias (I1 – I2).
T
• Tegangan d VG2 diperlukan
dc V di l k untuk k memberikan
b ik level dc yang
l l d
sesuai untuk gate transistor kaskoda Q2. Harganya harus dipilih
agar Q1 dan Q2 beroperasi pada daerah saturasi.
Operasi sinyal kecil dari rangkaian pada gambar 16 sama dengan
kaskoda NMOS. Perbedaannya arus sinyal gmvi dilipat ke bawah (is
folded down) dan dibuat untuk mengalir ke terminal source Q2.
K
Karena h l inilah
hal i il h rangkian
ki disebut
di b folded cascode
f ld d d (kaskoda
(k k d
terlipat).
Gambar 16. The folded cascode.
16 The folded cascode

Blok Pembangun Penguat IC PDF

Diunggah oleh

Informasi Dokumen

Deskripsi Asli:

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Blok Pembangun Penguat IC PDF

Diunggah oleh

Hak Cipta:

Format Tersedia

Sel Penguatan Dasar

Penguat CS dan CE dengan Beban Sumber Arus

Sel penguatan dasar dalam sebuah penguat IC adalah transistor

Jadi penguatan tegangan yang diperoleh pada rangkaian ini adalah

Dari gambar 1(c) untuk penguat CS dengan beban aktif, diperoleh:

Nilai A0 berkisar antara 200 V/V – 5000 V/V, dengan nilai karakteristik

VA adalah tegangan Early dan VA’ adalah komponen tegangan Early

0,29  VOV 3 1  0,09 VOV 3 

Ini adalah persamaan dari transfer karakteristik untuk segmen III.

Jawabnya terletak pada bagaimana menaikkan resistansi output dari

Apa fungsi ‘kotak hitam’ ini?

Istilah kaskoda adalah p

Gambar 6 menunjukkan teknik ini untuk penguat MOS.

Tujuannya mencari parameter Gm dan Ro dari rangkaian ekivalen pada

Perhatikan, tegangan pada simpul (d1, s2) sama dengan –vggs2.

Gunakan persamaan (21):

v x  ix  g m 2 v gs 2 ro 2  ix ro1

Substitusikan vgs2 dari persamaan (23), maka:

Ro  gm3ro3 ro4 (28)

Untuk kasus dimana semua transistor identik:

Karena |VA| = |VA’|L, maka diperlukan:

Dengan |Vt| = 0,5 V dan |VOV| = 0,3 V

VD 4  1,8  0,3  1,5 V

VD 3 max  1,5  0,3  1,2 V

Rd 1  ro1 Rin 2 (36)

Kasus RL Rin2 Rd1 Av1 Av2 Av

1 ∞ ∞ ro −gmro gmro −(gmro)2

3 ro 2/gm 2/gm −2 ½(gmro) −(gmro)

4 0 1/gm 1/gm −11 0 0

Gambar 14 menunjukkan rangkaian penguat CS dengan sebuah

Untuk menghitung resistansi output dari penguat CS dengan

Jadi source degeneration meningkatkan resistansi output dari

Q3 adalah transistor kaskoda yang kedua, dan transistor ini

Dalam kasus transistor identik:

Tentu saja harus dibuat tegangan bias yang lain untuk transistor

Anda mungkin juga menyukai