Rangkaian dasar dari Flip-Flop dapat dibuat dengan gate logika dasar, yaitu
menggunakan gate NAND atau NOR. Bila input S diberi logika 1, input R diberi
logika 0, maka output Q = 0, demikian juga sebaliknya jika input S = 0, R = 1 maka
output Q = 1. Jika input S = 1, R = 1, maka output Q akan termemori, sedangkan
untuk input S = 0, R = 0 Output Q tidak menentu. Kemudian untuk rangkaian FF
dibentuk dari gate NOR akan menghasilkan output kebalikan dari NAND FF, hal ini
hanya dikarenakan output Q dengan posisi yang berbeda.
Symbol RS – FF
Tabel kebenaran
S R OUTPUT
0 0 termemori
1 0 Q=1
0 1 Q=0
1 1 Tidak menentu
Penjelasan
Jika input S =1, input R =0, maka output Q =1
Jika input S =0, input R=1, maka output Q = 0
Jika input S= 1 , input R =1, maka output Q adalah tak menentu
Jika Input S = 0, Input R =0, maka output Q adalah sama dengan
kondisi output sebelumnya ( termemori )
Bentuk Gelombang Output
Input S
Input R
Output Q
Penjelasan
Pada kondisi awal input S = 0, R = 0, maka Output Q = 0. Kemudian Input S
=1, sedangkan R = 0, maka output Q = 1. Kondisi berikut input S = 0, input
R = 0, maka output Q tetap ( termemori ), Demikian kondisi ini selanjutnya
terlihat pada gambar.
Jenis –Jenis Flip Flop
SR Flip-Flop
Clock SR Flip-Flop
JK – Flip-Flop
D Flip-Flop
Clocked SR Flip – Flop
Symbol
S Q
CLK
R Q`
Rangkaian dasar ( logic Diagram )
Analisa Output Clocked SR - FF
Clock
JK Flip-Flop
Symbol JK - FF
Simbol JK Flip-flop ada dua jenis, yaitu JK flip Flop yang meresponse pada saat
transisi clock naik, dan meresponse pada saat transisi clock turun. Demikian juga
untut fasilitas set dan preset. Pada pin diagram terlihat untuk IC 7473 yang
dilengkapai denga fasilitas Clear, sedangkan untuk jenis 7476, diperlengkapi
dengan fasilitas preset dan clear. Hal ini akan merubah condisi output Flip-flop
jika diinginkan kapan saja disamping dia merensponse terhadap trnasisi clock.
Pin Diagram JK FF
Analisa Output JK - FF
Clock
Q
D Flip-Flop
Symbol D FF
Analisa Outut D - FF
Clock
TRISSET 2016