Scribd Logo
Unggah

Selamat datang di Scribd!

  • Praktikum 8 PDF

    Diunggah oleh

    Rm Pr
    13 tayangan8 halaman
    Dokumen membahas tentang multiplekser dan demultiplekser. Multiplekser digunakan untuk menggabungkan beberapa masukan ke satu keluaran, sedangkan demultiplekser digunakan untuk membagi satu masukan ke beberapa keluaran. Dokumen ini memberikan contoh rangkaian multiplekser 4 input dan demultiplekser 1 ke 8, serta meminta membuat rangkaian multiplekser 8 ke 3 dan demultiplekser 8 ke 3 pada software Quartus beserta tabel kebenaran dan persamaan logikanya.

    Deskripsi Asli:

    Judul Asli

    Praktikum 8.pdf

    Hak Cipta

    © © All Rights Reserved

    Format Tersedia

    PDF, TXT atau baca online dari Scribd

    Apakah menurut Anda dokumen ini bermanfaat?

    Apakah konten ini tidak pantas?

    Laporkan Dokumen Ini
    Dokumen membahas tentang multiplekser dan demultiplekser. Multiplekser digunakan untuk menggabungkan beberapa masukan ke satu keluaran, sedangkan demultiplekser digunakan untuk membagi satu masukan ke beberapa keluaran. Dokumen ini memberikan contoh rangkaian multiplekser 4 input dan demultiplekser 1 ke 8, serta meminta membuat rangkaian multiplekser 8 ke 3 dan demultiplekser 8 ke 3 pada software Quartus beserta tabel kebenaran dan persamaan logikanya.

    Hak Cipta:

    © All Rights Reserved
    Unduh sebagai PDF, TXT atau baca online dari Scribd
    Tandai sebagai konten tidak pantas
    13 tayangan8 halaman

    Praktikum 8 PDF

    Diunggah oleh

    Rm Pr
    Dokumen membahas tentang multiplekser dan demultiplekser. Multiplekser digunakan untuk menggabungkan beberapa masukan ke satu keluaran, sedangkan demultiplekser digunakan untuk membagi satu masukan ke beberapa keluaran. Dokumen ini memberikan contoh rangkaian multiplekser 4 input dan demultiplekser 1 ke 8, serta meminta membuat rangkaian multiplekser 8 ke 3 dan demultiplekser 8 ke 3 pada software Quartus beserta tabel kebenaran dan persamaan logikanya.

    Hak Cipta:

    © All Rights Reserved
    Unduh sebagai PDF, TXT atau baca online dari Scribd
    Tandai sebagai konten tidak pantas
    dari 8

    MULTIPLEXER DAN DEMULTIPLEXER

    M.Bagus Budi Rama Pradana


    3A D4TE
    1. Jelaskan cara kerja multiplekser empat masukan seperti pada gambar dibawah ini.
    Simulasikan pada software Quartus 2.0
    2. Jelaskan cara kerja 1-line-to-8-line demultiplekser seperti pada gambar dibawah ini.
    Simulasikan pada software Quartus 2.0
    3. Dengan menggunakan program Quartus II, buatlah rangkaian Multiplexer 8x3
    a. Membuat tabel kebenaran dari sebuah Multiplexer 8x3, kemudian menentukan outputnya
    INPUT OUTPUT
    S0 S1 S2 D0 D1 D2 D3 D4 D5 D6 D7 X Y Z
    0 0 0 0 X X X X X X X 0 0 0
    0 0 0 1 X X X X X X X 1 0 0
    0 0 1 X 0 X X X X X X 0 0 0
    0 0 1 X 1 X X X X X X 1 0 0
    0 1 0 X X 0 X X X X X 0 0 0
    0 1 0 X X 1 X X X X X 1 0 0
    0 1 1 X X X 0 X X X X 0 0 0
    0 1 1 X X X 1 X X X X 0 1 0
    1 0 0 X X X X 0 X X X 0 0 0
    1 0 0 X X X X 1 X X X 0 1 0
    1 0 1 X X X X X 0 X X 0 0 0
    1 0 1 X X X X X 1 X X 0 1 0
    1 1 0 X X X X X X 0 X 0 0 0
    1 1 0 X X X X X X 1 X 0 0 1
    1 1 1 X X X X X X X 0 0 0 0
    1 1 1 X X X X X X X 1 0 0 1

    b. Dari hasil masing - masing outputnya, kemudian menentukan persamaan logikanya.


     assign Z = (I6&!S2&S1&S0)|(I7&S2&S1&S0);
     assign Y = (I3&S2&S1&!S0)|(I4&!S2&!S1&S0)|(I5&S2&!S1&S0);
     assign X = (I0&!S2&!S1&!S0)|(I1&S2&!S1&!S0)|(I2&!S2&S1&!S0);

    c. Membuat rangkaian logika Multiplexer dan menentukan kebenaran dari rangkaian yang
    anda buat tersebut
    d. Buatlah program Verilog dari rangkaian tersebut
    4. Dengan menggunakan program Quartus II, buatlah rangkaian Demultiplexer 8x3
    a. Membuat tabel kebenaran dari sebuah Demultiplexer 8x3, kemudian menentukan
    outputnya.
    INPUT OUTPUT
    D0 D1 D2 S0 S1 S2 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
    0 0 0 0 0 0 0 0 0 0 0 0 0 0
    0 0 1 0 0 1 0 1 0 0 0 0 0 0
    0 1 0 0 1 0 0 0 1 0 0 0 0 0
    0 1 1 0 1 1 0 0 0 1 0 0 0 0
    1 0 0 1 0 0 0 0 0 0 1 0 0 0
    1 0 1 1 0 1 0 0 0 0 0 1 0 0
    1 1 0 1 1 0 0 0 0 0 0 0 1 0
    1 1 1 1 1 1 0 0 0 0 0 0 0 1

    b. Dari hasil masing - masing outputnya, kemudian menentukan persamaan logikanya.


     Y0 = (I2|I1|I0)&(!S0&!S1&~S2);
     Y1 = (I2|I1|I0)&(!S0&!S1&S2);
     Y2 = (I2|I1|I0)&(!S0&S1&!S2);
     Y3 = (I2|I1|I0)&(!S0&S1&S2);
     Y4 = (I2|I1|I0)&(S0&!S1&!S2);
     Y5 = (I2|I1|I0)&(S0&!S1&S2);
     Y6 = (I2|I1|I0)&(S0&S1&!S2);
     Y7 = (I2|I1|I0)&(S0&S1&S2);

    c. Membuat rangkaian logika Demultiplexer dan menentukan kebenaran dari rangkaian


    yang Anda buat tersebut.
    d. Buatlah program Verilog dari rangkaian tersebut

    Anda mungkin juga menyukai