Topik Bahasan :
M-ary Encoding
118
M-ary Encoding
- M-ary berasal dari kata “binary”
- Pada dua teknik modulasi digital (binary FSK dan BPSK) merupakan sistem
M-ary dengan M=2
- Sistem M-ary dengan nilai M yang tinggi sangat menguntungkan dari pada
menggunakan binary
- Sebagai contoh:
Sistem PSK dengan output empat phase yang mungkin, merupakan
sistem M-ary dimana M=4, jika ada delapan output phase yang
mungkin, maka M=8, dan seterusnya.
Secara matematika: Jumlah output
phase dengan N bit
N log 2 M Contoh
Jumlah
bit 2 log 2 M dan 22 M , maka M 4
119
Quaternary Phase Shift Keying
- Agar mempunyai empat kondisi input yang berbeda, maka setiap deretan
bit input diambil setiap 2 group bit
- Setiap dibit (dua) bit code code menghasilkan satu dari empat output
phase yang dihasilkan
120
Quaternary Phase Shift Keying
Transmitter QPSK
- Dibawah ini adalah blok diagram modulator QPSK:
121
Transmitter QPSK
- Setiap dua bit (dibit) diproses kedalam bit spliter, dimana deretan serial
dua bit input terpisah menjadi dua output terpisah secara paralel
123
Transmitter QPSK
o Contoh:
Modulator QPSK seperti pada gambar berikut. Carilah tabel kebenaran,
diagram phasor dan diagram konstellasinya
o Penyelesaian :
- Untuk data input biner dengan Q=0 dan I=0, maka dua input untuk
ballanced modulator I adalah –1 dan sinct, dan dua input untuk ballanced
modulator Q adalah –1 dan cosct, sehingga kedua output tersebut:
124
Transmitter QPSK
Menggunakan prosedure yang sama maka akan diperoleh output linier summer
untuk dibit kode: 01, 10 dan 11, dan hasilnya diperoleh seperti gambar
berikut:
125
Transmitter QPSK
126
Transmitter QPSK
- Pada gambar disamping terlihat bahwa dengan QPSK mempunyai kemungkinan
4 output phasor yang mempunyai amplitudo sama
127
Pertimbangan Bandwidth QPSK
- Dengan QPSK data input dibagi kedalam dua channel, sehingga bit rate pada
setiap channel I dan Q sama dengan setengah dari bit rate data input (fb/2)
- Hasil akhir, bahwa output dari ballanced modulator I dan Q bandwidth minimum
double side Nyquist sama dengan setengah dari bit rate sinyal input yaitu:
fb fb
fn 2x
4 2
- Seperti pada BPSK, minimum bandwidth dan baud rate adalah sama
128
Pertimbangan Bandwidth QPSK
maka, fb
sin 2 t sin 2f c t
4
1 f 1 f
cos 2 f c b t cos 2 f c b t
2 4 2 4
f fb
Spektrum output akan tersebar dari fc b ke f c dan
4 4
bandwidth minimum fn adalah:
f f 2f f
fc b fc b b b
4 4 4 2
129
Pertimbangan Bandwidth QPSK
o Contoh:
Modulator QPSK dengan data rate input (fb) sama dengan 10Mbps dengan
frekuensi carrier 70MHz, tentukan bandwidth minimum nyquist dua sisi (fN)
dan baud rate. Bandingkan hasilnya dengan modulator BPSK seperti pada contoh
sebelumnya. Gunakan blok diagram gambar model modulator QPSK.
o Penyelesaian :
Bit rate pada channel I dan Q
sama dengan setengah dari bit
rate sinyal yang ditransmisikan
sbb:
f b 10 Mbps
f bQ f bI 5Mbps
2 2
130
Pertimbangan Bandwidth QPSK
Frekuensi fundamental tertinggi yang diberikan untuk kedua balance modulator sbb:
f bQ f bI 5Mbps
fa atau 2,5MHz
2 2 2
131
Pertimbangan Bandwidth QPSK
- Bandwidth Nyquist minimum:
- Disini terlihat bahwa dengan bit rate input yang sama diperlukan minimum
bandwidth setengahnya dari minimum bandwidth yang diperlukan pada modulator
BPSK, begitu juga untuk baud rate
132
PERTEMUAN 12
Topik Bahasan :
QPSK Receiver
Offset QPSK
Eight-Phase PSK
133
QPSK Receiver
- Power splitter langsung berada pada sinyal input QPSK untuk product
detector I dan Q serta untuk rangkaian carrier recovery
135
QPSK Receiver
- Sebagai contoh: Sinyal QPSK yang diterima (-sinct +cos ct) merupakan
input product detector I, input yang lain dari carrier recovery adalah
(sinct)
1
1 cos 2ct 1 sin c c t 1 sin c c t
2 2 2
136
QPSK Receiver
Diloloskan
LPF Diredam
oleh LPF
I Vdclogika "0"
1
2
137
QPSK Receiver
- Sebagai contoh: Sinyal QPSK yang diterima (-sinct +cos ct) merupakan
input product detector Q, input yang lain dari carrier recovery digeser phase
90o menjadi (cos ct)
1
1 cos 2ct 1 sin c c t 1 sin c c t
2 2 2
138
QPSK Receiver
Diloloskan
LPF Diredam
oleh LPF
I Vdclogika "1"
1
2
139
Offset QPSK
- Offset QPSK (OQPSK) merupakan bentuk QPSK yang sudah dimodifikasi,
dimana bit pada channel I dan Q dilakukan offset atau digeser phasenya
setengah bit satu dengan lainnya
140
Offset QPSK
- Karena terjadi perubahan pada channel I, maka akan terjadi midpoint pada bit
channel Q dan sebaliknya
- Tidak akan terjadi perbedaan satu bit dalam kode dibit dan perbedaan output
phase tidak akan lebih dari 90o
141
Eight-Phase PSK
- Eight-phase PSK (8-PSK) merupakan teknik M-ary encoding dimana M = 8
142
Transmitter Eight-Phase PSK
- Deretan bit serial yang masuk sebelumnya diproses melalui bit splitter yang
bertujuan untuk konversi ke paralel [output channel I (in-phase), Q (in-
quadrature) dan C (control)]
- Akibatnya bit rate pada masing-masing
channel (3 channel) menjadi fb/3
143
Transmitter Eight-Phase PSK
- Ke empat kemungkinan tegangan output seperti terlihat pada tabel berikut:
- Gambar diatas merupakan tabel kebenaran berupa kondisi output untuk konversi
2-to-4 level
- Karena bit C dan C mempunyai logika yang tidak mungkin sama, maka output
konversi 2-to-4 level pada channel I dan Q tidak akan pernah mempunyai
magnitudo yang sama meskipun polaritasnya sama
144
Transmitter Eight-Phase PSK
o Contoh:
Sebuah tiga bit input Q=0, I=0 dan C=0 (0 0 0), tentukan phase output untuk
8-PSK modulator seperti ditunjukkan pada gambar berikut:
145
Transmitter Eight-Phase PSK
o Penyelesaian:
- Dua input pada product modulator kanal I adalah –0,541 dan sin ct:
Maka product modulator menghasilkan ouput :
146
Transmitter Eight-Phase PSK
o Penyelesaian:
- Untuk tribit code yang lain (001, 010, 011, 100, 101, 110, dan 111 dengan
langkah yang sama seperti pada tabel dan gambar berikut:
Diagram Phasor
Tabel kebenaran
147
Transmitter Eight-Phase PSK
o Penyelesaian:
- Untuk tribit code yang lain (001, 010, 011, 100, 101, 110, dan 111 dengan
langkah yang sama seperti pada tabel dan gambar berikut:
Diagram Konstelasi
148
Transmitter Eight-Phase PSK
Diagram Phasor
- Pada gambar disamping terlihat bahwa
sudut phase antara dua phasor yang
berdekatan sebesar 450 yang merupakan
setengahnya dari modulator QPSK
149
Transmitter Eight-Phase PSK
- Gambar berikut menunjukkan phase output versus time pada output modulator
8-PSK
150
PERTEMUAN 13
Topik Bahasan :
Bandwidth 8-PSK
8-PSK Receiver
Sixteen-Phase PSK
151
Bandwidth 8-PSK
- Pada 8-PSK data dibagi dalam tiga
kanal yaitu bit rate pada kanal I,
Q dan C sehingga bit rate tiap
kanal menjadi 1/3 dari bit rate
input data (fb/3)
152
Bandwidth 8-PSK
153
Bandwidth 8-PSK
fb
X sin 2 t sin 2f ct
6
X f X f
cos 2 f c b t cos 2 f c b t
2 6 2 6
154
Bandwidth 8-PSK
- Sehingga output spektrum dari modulator 8-PSK adalah dari fc+fb/6 sampai
fc-fb/6 dan bandwidth minimum (fN) adalah:
f f 2f f
fc b fc b b b
6 6 6 3
Contoh:
Modulator 8-PSK dengan kecepatan data input (fb) sama dengan 10Mbps dan
frekuensi carrier 70MHz, tentukan banwidth minimum double-side Nyquist
(fN) dan baud. Bandingkan hasilnya dengan modulator BPSK dan QPSK pada
contoh sebelumnya.
155
Penyelesaian
- Bit rate pada kanal I, Q dan C adalah sama dengan satu per tiga dari bit
rate input, atau:
10Mbps
f bC f bQ f bI 3,33Mbps
3
Sehingga, mengalami perubahan kecepatan menjadi lebih tinggi dan frekuensi
fundamental terbesar untuk balanced modulator adalah:
f bC f bQ f bI 3,33Mbps
fa atau 1,667 Mbps
2 2 2 2
Gelombang output dari balanced modulator adalah:
sin 2f at sin 2f ct
cos 2 f c f a t cos 2 f c f a t
1 1
2 2
cos 2 70 1,667 MHzt cos 2 70 1,667 MHzt
1 1
2 2
cos 2 68,333MHzt cos 2 71,667 MHzt
1 1
2 2
156
Penyelesaian
Disini terlihat bahwa untuk bit rate input yang sama diperlukan bandwidth
minimum menggunakan modulator 8-PSK adalah sama dengan satu per tiga
dibandingkan menggunakan modulator BPSK. Bila menggunakan modulator QPSK
memerlukan 50% bandwidth, hal yang sama juga terjadi pada kecepatan simbol
(baud)
157
Receiver 8-PSK
- Output dari power splitter merupakan sinyal 8-psk untuk product detector
kanal I dan Q dan rangkaian carrier recovery
158
Receiver 8-PSK
- Output dari kanal I 4-to-2 level converter menghasilkan bit I dan C, begitu
juga output dari kanal Q 4-to-2 level converter menghasilkan bit Q dan C
- Rangkaian logika paralel to serial converter pasangan I/C dan Q/C akan
menghasilkan deretan bit output serial I, Q dan C yang sama dengan deretan
bit data yang dikirim
159
Sixteen-Phase PSK
- Pada modulator 16-PSK sinyal input yang akan dikirim dibagi menjadi
group-group yang masing-masing group terdiri dari 4 bit (24=16)
dinamakan quadbits
160
Sixteen-Phase PSK
- Tabel kebenaran dan diagram konstelllasi 16-PSK Transmitter seperti gambar
berikut:
161
PERTEMUAN 14
Topik Bahasan :
Quadrature Amolitude Modulation (QAM)
Bandwidth 8-QAM
8-QAM Receiver
162
Quadrature Amplitude Modulation
- Quadrature amplitude modulation (QAM) merupakan bentuk modulasi digital
dimana informasi digital terdiri dari amplitudo dan phase sinyal carrier
Transmitter 8-QAM
- Gambar berikut me-
nunjukkan blok di-
agram transmitter
8-QAM
- Perbedaan transmitter
8-QAM dan 8-PSK
adalah dng meng-
hilangkan inverter
antara kanal C dan Q
pada product modulator
163
Transmitter 8-QAM
- Seperti pada 8-PSK, bahwa
sinyal binary data yang
diterima dibagi kedalam
tiga group (tribit) yaitu
kanal I, Q dan C
- Masing-masing kanal
mempunyai bit rate yang
sama yaitu satu per tiga
dari input data rate
- Bit kanal I dan Q akan menentukan polaritas dari sinyal PAM pada output
konverter 2-to-4 level, sedangkan kanal C menentukan magnitudo-nya
- Karena bit C tidak melewati rangkaian inverter, maka kedua kanal I & Q
pada konverter 2 ke 4 level mempunyai magnitudo sinyal PAM yang sama
- Polaritasnya tergantung pada kondisi dari logika bit I dan Q dan kemungkinan
mempunyai perbedaan polaritas
164
Transmitter 8-QAM
I/Q C Output
- Tabel disamping menunjukkan tabel kebe-
naran dari kanal I dan Q untuk konverter 0 0 -0,541 V
2 ke 4 dimana mempunyai level yang sama 0 1 -1,307 V
1 0 +0,451 V
1 1 +1,307 V
Contoh:
Untuk input tribit Q=0, I=0 dan C= 0 atau kondisi input tribit [0 0 0],
tentukan output amplitudo dan phase untuk modulator 8-QAM seperti pada
gambar berikut:
165
Transmitter 8-QAM
Penyelesaian:
Input untuk konverter 2 ke 4 pada kanal I adalah: I=0 dan C=0, dari tabel
mempunyai tegangan output –0,541 V
I/Q C Output
Input untuk konverter 2 ke 4 pada kanal Q
adalah Q=0 dan C= 0, dari tabel mempunyai te- 0 0 -0,541 V
gangan output –0,541 V sehingga; 0 1 -1,307 V
1 0 +0,451 V
1 1 +1,307 V
Product modulator untuk kanal I mempunyai input
-0,541 V dan sin ct, akan menghasilkan output:
Product modulator untuk kanal Q mempunyai input-0,541 V dan cos ct, akan
menghasilkan output:
166
Transmitter 8-QAM
Penyelesaian:
Kombinasi output product modulator kanal I dan Q dijumlahkan dalam rangkaian
linier summer, sehingga akan menghasilkan output sbb:
Untuk code tribit (001, 010, 011, 100, 101, 110 dan 111) mempunyai
prosedur yang sama dan hasilnya seperti tabel berikut:
167
Transmitter 8-QAM
- Gambar berikut menunjukkan tabel kebenaran (a), diagram phasor (b) dan
diagram konstellasi (c) untuk 8-QAM
168
Bandwidth 8-QAM
- Pada 8-QAM, bit rate pada kanal I dan Q adalah sepertiga dari bit rate
input biner yang mana sama dengan pada 8-PSK
Receiver 8-QAM
- Receiver 8-QAM adalah hampir sama dengan receiver 8-PSK yang telah
dijelaskan sebelumnya
- Perbedaannya terletak pada level PAM pada output product detector dan
sinyal biner pada output konverter analog to digital
- Pada 8-QAM sinyal output biner dari konverter analog to digital untuk kanal
I adalah bit I dan C, dan sinyal output biner dari konverter analog to digital
untuk kanal Q adalah bit I dan C
169