Modul Gerbang Logika
Modul Gerbang Logika
Modul Praktikum
SISTEM DIGITAL
Oleh : Tim Praktikum SISTEM DIGITAL TEKNIK
INFORMATIKA
Modul Praktikum Sistem digital ini digunakan sebagai acuan pelaksanaan Praktikum Sistem Digital di
Lingkungan Jurusan Ilmu Komputer – Fakultas Matematika dan Ilmu pengatahuan Alam, Universitas
Udayana.
TATA TERTIB
PRAKTIKUM SISTEM DIGITAL
SEMESTER GANJIL TAHUN AJARAN 2015/2016
b. Tugas Modul
Tugas Modul baru bisa dikerjakan apabila tugas pendahuluan sudah di
acc.
Tugas Modul wajib diresponsi maksimal H-1 demo praktikum (hari ke-13).
Tugas modul di responsi dalam bentuk hard copy
MODUL I
(ALJABAR BOOLEAN)
Aljabar Boolean
MODUL I
ALJABAR BOOLEAN
Tujuan Praktikum :
1. Mengenalkan fungsi logika
2. Menganalkan prinsip-prinsip Aljabar Boolean
3. Mengenalkan fungsi kanonik.
Indikator Pencapaian :
Praktikan mampu memahami prinsip-prinsip yang berlaku pada aljabar logika
Boolean.
Materi :
Aljabar Boolean
Matematika Merupakan sarana yang berguna dalam analisis rangkaian logika
digital. Semua operasi logika dalam suatu rangkaian logika tergantung pada ada atau
tiadanya sisnyal, suatu variabel logika hanya dapat memiliki satu dari dua nilai yang
mungkin terjadi yaitu 0 atau 1. Matematika dengan dua nilai itu disebut dengan Aljabar
Boolean dua nilai.
Aljabar Boolean dapat didefinisikan dengan suatu himpunan unsur dan sejumlah
aturan-aturan untuk menentukan logika digital, atau “switching algebra”, yaitu berupa
aksioma-aksioma dan teorema-teorema. Operator-operator yang digunakan pada Aljabar
Boolean : { · , + , „ , }. Aksioma-aksioma dan Teorema-aksioma digunakan untuk
membantu atau mereduksi logika kompleks menjadi logika lebih sederhana-
meningkatkan “area dan kecepatan” dari rangkaian digital.
Aljabar Boolean
(A1) X = 0 if X ≠ 1 (A1’) X = 1 if X ≠ 0
(A2) If X = 0, then X’ = 1 (A2’) if X = 1, then, X’ = 0
(A3) 0 . 0 = 0 (A3’) 1 + 1 = 1
(A4) 1 . 1 = 1 (A4’) 0 + 0 = 0
(A5) 0 . 1 = 1 . 0 = 0 (A5’) 1 + 0 = 0 + 1 = 1
(T1) X + 0 = X (T1’) X . 1 = X (Identities)
(T2) X + 1 = 1 (T2’) X . 0 = 0 (Null elements)
(T3) X + X = X (T3’) X . X = X (Idempotency)
(T4) (X’)’ = X (Involution)
(T5) X + X’ = 1 (T5’) X . X’ = 0 (Complements)
(T6) X + Y = Y + X (T6’) X . Y = Y . X (Commutativity)
(T7) (X + Y) + Z = X + (Y + Z) (T7’) (X . Y) . Z = X . (Y . Z) (Associativity)
(T8) X . Y + X . Z = X . (Y + Z) (T8’) (X + Y) . (X + Z) = X + Y . Z (Distributivity)
(T9) X + X . Y = X (T9’) X . (X + Y) = X (Covering)
(T10) X . Y + X . Y’ = X (T10’) (X + Y) . (X + Y’) = X (Combining)
(T11) X . Y + X’. Z + Y . Z = X . Y + X’ . Z
(T11’) (X + Y) . ( X’ + Z) . (Y + Z) = (X + Y) . (X’ + Z) (Consensus)
(T12) X + X + . . . + X = X (T12’) X . X . . . . . X = X (Generalized idempotency)
(T13) (X . X . . . . . X )’ = X ’ + X ’ + . . . + X ’
1 2 n 1 2 n
Aljabar Boolean
Term penjumlahan:
Z‟, (W + X + Y), (X + Y‟ + Z), (W‟ + Y‟ + Z)
Ekspresi sum-of-products (SOP):
Z‟ + (W · X · Y) + (X · Y‟ · Z) + (W‟ · Y‟ · Z)
Ekspresi product-of-sums (POS) :
Z‟ · (W + X + Y) · (X + Y‟ + Z) · (W‟ + Y‟ + Z)
Term normal: term perkalian atau penjumlahan di dalamnya tidak ada variabel yang
muncul lebih dari sekali
Contoh term-term non-normal: W·X·X·Y‟ W+W+X‟+Y X·X‟·Y
Contoh term-term normal: W·X·Y‟ W+X‟+Y 0
Minterm:
Sebuah minterm n-variabel merupakan sebuah term perkalian normal dengan
literals.
Terdapat 2n term perkalian yang demikian.
Contoh minterm 4 variabel:
W · X‟ · Y‟ · Z‟ W · X · Y‟ · Z W‟ · X‟ · Y · Z‟
Dapat didefinisikan sebagai sebuah term perkalian yang = 1 pada benar-benar
satu baris dari tabel kebenaran
Maxterm:
Sebuah maxterm n-variabel merupakan sebuah term penjumlahan normal
dengan n literals.
Terdapat 2n term-2 penjumlahan yang demikian.
Contoh-2 maksterm 4-variabel:
W‟ + X‟ + Y + Z‟ W + X‟ + Y‟ + Z W‟ + X‟ + Y + Z
Dapat didefiniskan sebagai sebuah term penjumlahan yang = 0 pada benar
satu baris dari tabel kebenaran
Aljabar Boolean
Row X Y Z F
0 0 0 0 1
1 0 0 1 0
2 0 1 0 0
3 0 1 1 1
4 1 0 0 1
5 1 0 1 0
6 1 1 0 1
7 1 1 1 1
Aljabar Boolean
F = ∑ X,Y,Z (0, 3, 4, 6, 7)
= X‟·Y‟·Z‟ + X‟·Y·Z + X·Y‟·Z‟ + X·Y·Z‟ + X·Y·Z
Representasi perkalian kanonis
Maxterm i: baris i dari tabel kebenara yang mempunyai keluaran 0
Pekalian kanonis: Perkalian dari maxterms untuk suatu fungsi yang diberikan
pada (tabel kebenaran)
Notasi π :
Contoh: π X,Y,Z (1,2,5)
= (X + Y + Z‟) . (X + Y‟ + Z) . (X‟ + Y + Z‟)
Representasi direalisasi dengan menggunakan rangkaian logika OR-AND 2
level dengan inverter pada masukan-masukan gerbang OR, seperti dibutuhkan
Contoh perkalian kanonis
Fungsi direpresentasi dengan tabel kebenaran:
Row X Y Z F
0 0 0 0 1
1 0 0 1 0
2 0 1 0 0
3 0 1 1 1
4 1 0 0 1
5 1 0 1 0
6 1 1 0 1
7 1 1 1 1
Aljabar Boolean
I. Tugas Pendahuluan
1. Sederhanakanlah fungsi-fungsi berikut, jelaskan teorema dan aksioma yang
digunakan!
a. x’y’+xy+x’y
b. abc + ac + bc
c. (x+y).(x+y’)
d. ( x’y + y’ x )’ + x y
e. abd + a’b’d + abd’
2. apa yang dimaksud dengan bentuk perkalian kanonis dan bentuk
penjumlahan kanonis?
a. x’ + xy + xz’ + xy’z’
Aljabar Boolean
A1 = z + wxy +w’y
B1 = (wx)’ + w’x’ + y’z + w’yz’
4. Nyatakan Fungsi-fungsi Boole berikut :
B. Kelompok Genap :
A1 = z’(w’ +x’ + y )( w + y)
B1 = y + w’(xy)’ + w(xz)’ + x(yz)’
4. Nyatakan Fungsi-fungsi Boole berikut :
Aljabar Boolean
III. Laporan
Laporan diketik rapih pada kertas A4 dan dikumpulkan pada waktu yang telah
ditentukan.
Format Penulisan Laporan :
Font Tulisan : Times New Roman 12 pt
Font Source Code : Courier New 10 pt
Line Spacing : Single
Margin : 4, 3, 3, 3 (left, top, right, bottom)
Isi Laporan :
BAB I LANDASAN TEORI
BAB II PERMASALAHAN
BAB III PEMBAHASAN
MODUL II
(GERBANG LOGIKA)
Gerbang Logika
MODUL II
Gerbang Logika
Tujuan Praktikum :
1. Mengenalkan dasar-dasar dari gerbang logika.
2. Mengenalkan cara perancangan logika sederhana.
3. Mengenalkan implementasi gerbang dasar dan universal.
Indikator Pencapaian :
Praktikan mampu memahami dasar-dasar dari gerbang logika.
Praktikan mampu memahami perancangan rangkaian logika sederhana.
Praktikan mampu memahami implementasi gerbang dasar dan universal.
Materi :
Gerbang Logika
Lambang :
Gerbang AND
Gerbang yang digunakan untuk mengalikan variabel pada suatu
persamaan lagika. Tanda yang digunakan untuk menyatakan operasinya
Gerbang Logika
adalah tanda titik (.). Gerbang AND mempunyai beberapa input dan satu
output.
Lambang :
Fungsi : Y = A.B
Y = A.B.C
Tabel Kebenaran Gerbang AND :
Tabel kebenaran untuk dua input. Tabel kebenaran untuk tiga input
Gerbang OR
Gerbang yang digunakan untuk menjumlahkan variabel pada suatu
persamaan logika. Tanda yang digunakan untuk menyatakan operasinya
adalah tanda (+). Gerbang or mempunyai beberapa input dan satu output.
Lambang :
Fungsi : Y = A+B
Y = A+B+C
Gerbang Logika
Tabel Kebenaran OR :
Tabel kebenaran untuk dua input. Tabel kebenaran untuk dua input
Lambang :
Fungsi : Y = A.B
Y = A.B.C
Gerbang Logika
Tabel Kebenaran :
Tabel kebenaran untuk dua input. Tabel kebenaran untuk dua input
Gerbang NOR
Gerbang ini merupakan perluasan dari gerbang OR, yang
merupakan gabungan dari gerbang OR dan gerbang NOT. Tanda yang
digunakan untuk menyatakan operasi NOR, merupakan gabungan kedua
tanda dari OR dan NOT yang mempunyai beberapa input dan satu output.
Lambang :
Fungsi : Y = A+B
Y = A+B+C
Tabel Kebenaran :
Tabel kebenaran untuk dua input. Tabel kebenaran untuk dua input
Gerbang Logika
Selain kedua jenis gerbang tersebut terdapat pula gerbang kombinasi yang
terbentuk dari kombinasi tiga gerbang dasar yaitu AND, OR dan NOT. Gerbang Tersebut
adalah gerbang XOR dan XNOR.
Gerbang XOR
Gerbang ini terbentuk dari dua buah NOT, dua buah AND dan
sebuah gerbang OR. (A.B + A.B). Gerbang ini adapat digunakan sebagai
rangkaian ekpresi pembanding dan sebagai dasar rangkaian ilmu hitung.
Lambang :
Fungsi : Y=A B
Tabel Kebenaran XOR
Gerbang XNOR
Gerbang XNOR merupakan inversi dari gerban XOR atau
merupakan gerbang XOR dengan tambahan nverter pada outputnya.
Lambang :
Fungsi : Y=A B
Gerbang Logika
Referensi :
1. Mano, M. and Prentice Hall. 2002. Digital Design. New Jersey.
2. Mismail, Budiono. 1998. Dasar-Dasar Rangkaian Logika Digital. Bandung : ITB
Soal Pendahuluan :
1. Gambarkanlah rangkaian berikut ini
a. A+B’+(A’.B.C)
b. AB’C’+A’B+A’
c. C’+(AB)’
2. Sederhanakanlah fungsi boolean AB + A’C + BC dan buktikan rangkaian hasil
penyerderhanaan sama dengan rangkaian awal dengan simulasi!
Pelaksanaan Praktikum
1. Tools Praktikum
Dalam praktikum dibutuhkan suatu software untuk melakukan simulasi
dalam implementasi gerbang-gerbang logika. Software yang dimaksud adalah
circuit maker 5.0.
2. Praktikum
1. Bukalah aplikasi circuit maker 5.0 pada komputer masing-masing.
2. Untuk membuat rangkaian yang sederhana, sesuatu yang diperlukan
adalah gerbang logika, input devices dan indikator output serta konektor
antar device.
Gerbang Logika
3. Gerbang logika dapat dicari pada menu navigasi Devices Hotkeys1 atau
Hotkeys2. Pilihlah device sesuai dengan kebutuhan.
4. Untuk input devices kita gunakan Devices Hotkeys2 Logic Switch 0V
sedangkan untuk output kita gunakan Devices Hotkeys1Logic
Display. Setelah menentukan input dan output lalu kita pilih gerbang
logika sesuai dengan kebutuhan.
5. Setelah semua device terpilih maka langkah selanjutnya adalah
menghubungkan device-device tersebut dengan kabel. Tools kabel dipilih
dengan klik
Soal Modul
A. Kelompok Ganjil :
1. Jelaskan secara detail apa yang dimaksud dengan gerbang logika dasar dan
gerbang logika universal! Sertakan contoh didalammnya!
2. Buktikan secara detail bahwa gerbang NAND dan NOR dapat menggantikan
fungsi gerbang yang lainya, yaitu gerbang AND, OR, NOT, XOR dan XNOR.
Semakin sedikit gerbang yang digunakan akan semakin bagus.
Gerbang Logika
4. Sederhanakan fungsi
B. Kelompok Genap :
1. Jelaskan secara detail apa yang dimaksud dengan gerbang logika dasar dan
gerbang logika universal! Sertakan contoh didalammnya!
2. Buktikan secara detail bahwa gerbang NAND dan NOR dapat menggantikan
fungsi gerbang yang lainya, yaitu gerbang AND, OR, NOT, XOR dan XNOR.
Semakin sedikit gerbang yang digunakan akan semakin bagus.
Gerbang Logika
Laporan
Laporan diketik rapih pada kertas A4 dan dikumpulkan pada waktu yang telah
ditentukan.
Format Penulisan Laporan :
Font Tulisan : Times New Roman 12 pt
Font Source Code : Courier New 10 pt
Line Spacing : Single
Margin : 4, 3, 3, 3 (left, top, right, bottom)
Isi Laporan :
BAB I LANDASAN TEORI
BAB II PERMASALAHAN
BAB III PEMBAHASAN
MODUL III
(Penyederhanaan Fungsi Boolean)
MODUL III
PENYEDERHANAAN FUNGSI BOOLEAN
Tujuan Praktikum :
1. Mengenalkan konsep penyederhanaan fungsi.
2. Menganalkan konsep penyederhanaan fungsi dengan peta karnaugh.
Indikator Pencapaian :
Praktikan mampu memahami cara penyederhanaan fungsi logika untuk optimalisasi
rangkaian.
Materi :
Penyederhaan dengan Aksioma-Aksioma dan Teorema-Teorema Boolean
Seperti yang telah dipelajari pada modul sebelumnya, suatu fungsi Boolean dapat
disederhanakan dengan untuk melakukan optimalisasi terhadap semua fungsi tersebut.
Penyederhanaan fungsi-fungsi tersebut dapat menggunakan aksioma-aksioma dan
teorema-teorema seperti dibawah yang sudah dijelaskan pada modul sebelumnya.
(A1) X = 0 if X ≠ 1 (A1’) X = 1 if X ≠ 0
(A2) If X = 0, then X’ = 1 (A2’) if X = 1, then, X’ = 0
(A3) 0 . 0 = 0 (A3’) 1 + 1 = 1
(A4) 1 . 1 = 1 (A4’) 0 + 0 = 0
(A5) 0 . 1 = 1 . 0 = 0 (A5’) 1 + 0 = 0 + 1 = 1
(T1) X + 0 = X (T1’) X . 1 = X (Identities)
(T2) X + 1 = 1 (T2’) X . 0 = 0 (Null elements)
(T3) X + X = X (T3’) X . X = X (Idempotency)
(T4) (X’)’ = X (Involution)
(T5) X + X’ = 1 (T5’) X . X’ = 0 (Complements)
(T6) X + Y = Y + X (T6’) X . Y = Y . X (Commutativity)
(T7) (X + Y) + Z = X + (Y + Z) (T7’) (X . Y) . Z = X . (Y . Z) (Associativity)
(T8) X . Y + X . Z = X . (Y + Z) (T8’) (X + Y) . (X + Z) = X + Y . Z (Distributivity)
(T9) X + X . Y = X (T9’) X . (X + Y) = X (Covering)
(T10) X . Y + X . Y’ = X (T10’) (X + Y) . (X + Y’) = X (Combining)
(T11) X . Y + X’. Z + Y . Z = X . Y + X’ . Z
(T11’) (X + Y) . ( X’ + Z) . (Y + Z) = (X + Y) . (X’ + Z) (Consensus)
(T12) X + X + . . . + X = X (T12’) X . X . . . . . X = X (Generalized idempotency)
(T13) (X . X . . . . . X )’ = X ’ + X ’ + . . . + X ’
1 2 n 1 2 n
Peta Karnaugh
Peta Ini Digunakan untuk menyederhanakan fungsi Boolean, Dengan cara
memetakan tabel kebenaran dalam kotak-kotak segi empat yang jumlahnya tergantung
dari jumlah peubah (variabel) masukan. Penyederhanaan untuk setiap “1” yang
bertetanggaan 2,4,8,16… menjadi suku minterm yang sederhana. Berikut beberapa jenis
peta karnaugh sesuai dengan peubah fungsi yang akan disederhanakan :
Peta Karnaugh Dua Peubah
Contoh : f = m (0,1,2,4,6)
Contoh : f = m (0,7,8,15,16,23,24 )
Contoh : f = m (0,4,10,11,18,21,22,23,26,27,29,30,31,32,36,50,
53,54,55,58,61,62,63)
Contoh : g = π M(1,3,4,5,6,7,9,11,13,15)
Penilikan Kesamaan
Peta Karnaugh dapat digunakan untuk menilik kesamaan dua buah fungsi
boolean. Contoh : Buktikan kesamaan
Referensi :
1. Mano, M. and Prentice Hall. 2002. Digital Design. New Jersey.
2. Mismail, Budiono. 1998. Dasar-Dasar Rangkaian Logika Digital. Bandung : ITB
Soal Pendahuluan
Sederhanakanlah fungsi :
a. AB + A‟B + B
b. AB‟C + B‟C + A‟B + A‟B‟C
c. WX‟YZ + X‟YZ‟ + WX‟Y‟ + Y‟Z
Gunakanlah Peta Karnough dan buatlah simulasi rangkaian untuk membuktikan
bahwa rangkaian awal dan hasil penyederhanaan tersebut sama!
Pelaksanaan Praktikum
1. Tools Praktikum
Tools yang digunakan untuk melakukan praktikum pada modul ini adalah
circuit maker 5.0 yang digunakan untuk melakukan simulasi rangkaian setelah
fungsi paling sederhana didapat berdasarkan K-maph.
2. Praktikum
Untuk mengerjakan soal pendahuluan yang ada diatas, adapun langkah-
langkah yang harus dilaksanakan adalah :
1. Buatlah tabel kebenaran dari fungsi Boolean diatas untuk mendapatkan
suku Minterm yang akan dimasukan ke dalam K-maph.
2. Selanjutnya fungsi Minterm yang telah didapat dimasukan ke dalam
peta Karnaugh, untuk mencari penyederhaan fungsi.
3. Fungsi sederhana yang didapat dari penyederhaan peta karnaugh
selanjutnya akan diuatkan rangkaian simulasi pada circuit maker 5.0.
4. Pembuatan simulasi akan mengujikan kesamaan hasil penyederhaan
fungsi, yaitu fungsi awal dan fungsi sederhana yang didapat dari
penyederhanaan peta Karnaugh.
5. Kedua rangkaian dijalankan secara bersama-sama dan dicek untuk
setiap kondisi input mengenai kesamaan ouput yang dihasilkan.
Soal Modul
A. Kelompok Ganjil :
1. Jelaskan secara detail apa yang dimaksud dengan kondisi tak acuh pada Peta
Karnaugh!
2. Tentukan pernyataan sederhana dalam bentuk jumlah hasilkali untuk fungsi Boole
berikut :
a. F(x,y,z) = Σ (2,4,6,7)
b. F(A,B,C,D) = Σ (7, 12, 14, 15)
c. F(a,b,c,d) = M (4,5,7,15)
d. F (w,x,y,z) = M (2,3,10,12,14,15)
3. Untuk fungsi Boole
a. PQ‟R + P‟Q + P‟QR‟
b. AB‟D + A‟C‟D‟ + A‟B + ACD‟ + A‟B‟D
c. X‟Y‟Z + P‟WX‟Y + P‟W‟X + WXZ‟
Sederhanakanlah fungsi Boole diatas!
4. Sederhanakanlah fungsi-fungsi berikut dalam bentuk hasilkali jumlah :
a. (A‟ + B + C‟)(A + B‟ + D‟)(C + D‟)(C‟+D)
b. (A‟ + B‟ + D)(A‟ + B + C‟)(A‟ + B + D‟)
c. W‟XY‟Z + W‟X‟Z + X‟YZ + X‟Y‟Z
Catatan : semua fungsi disederhanakan dengan menggunakan Peta Karnaugh!
B. Kelompok Genap :
1. Jelaskan secara detail apa yang dimaksud dengan kondisi tak acuh pada Peta
Karnaugh!
2. Tentukan pernyataan sederhana dalam bentuk jumlah hasilkali untuk fungsi Boole
berikut :
a. F(x,y,z) = Σ (2,3,6,7)
b. F(A,B,C,D) = Σ (7, 13, 14, 15)
c. F(a,b,c,d) = M (4,6,7,15)
d. F (w,x,y,z) = M (2,3,11,13,14,15)
Laporan
Laporan diketik rapih pada kertas A4 dan dikumpulkan pada waktu yang telah
ditentukan.
Format Penulisan Laporan :
Font Tulisan : Times New Roman 12 pt
Font Source Code : Courier New 10 pt
Line Spacing : Single
Margin : 4, 3, 3, 3 (left, top, right, bottom)
Isi Laporan :
BAB I LANDASAN TEORI
BAB II PERMASALAHAN
BAB III PEMBAHASAN
MODUL IV
(Rangkaian Kombinasional)
Rangkaian Kombinasional
MODUL IV
Rangkaian Kombinasional
Tujuan Praktikum :
1. Mengenalkan konsep adder dan substraktor.
2. Mengenalkan konsep, Multiplekser, Demultiplekser, Encoder dan Decoder serta
rangkaian kombinasional yang lainya.
Indikator Pencapaian :
Praktikan mampu membuat aplikasi gerbang logika dalam sebuah rangkaian
kombinasional.
Materi :
Rangkaian Kombinasional
Rangkaian kombinasional merupakan rangkaian yang keadaan outputnya hanya
tergantung pada kombinasi-kombinasi pada inputnya saja dan tidak akan tergantung pada
kondisi atau keadaan output sebelumnya yang sering juga disebut rangkaian logika.
Rangkaian Kombinasional
Sehingga dari tabel kebenaran didapat fungsi minterm untuk diolah / disederhanakan ke
dalam peta Karnaugh.
Rangkaian Kombinasional
Rangkaian Kombinasional
Subtraktor
Subtraktor adalah rangkaian kombinasi yang berfungsi untuk melakukan
pengurangan biner. Terdiri dari Half Substaktor dan Full Substraktor.
o Half Substraktor
Rangkaian pengurangan sistem bilangan biner yang paling
sederhana, karena hanya dapat digunakan untuk operasi pengurangan
data bilangan biner sampai 1 bit saja. Rangkaian ini memiliki 2 input
(A dan B) dan 2 output (DIFFERENCE (SUM) dan BORROW).
Berikut Tabel Kebenaran dan rangkaian Half Substraktor.
o Full Substraktor
Rangkaian yang digunakan untuk menjumlahkan bilangan-
bilangan biner yang lebih dari 1 bit. Rangkaian ini terdiri dari 3 input
(A, B, dan Carry in) dan 2 output (DIFFERENCE (SUM) dan
BORROW). Rangkaian full subtractor dibentuk dari 2 buah rangkaian
pada half subtraktor. Berikut Tabel Kebenaran dan rangkaian Full
Substraktor.
Rangkaian Kombinasional
Comparator
Merupakan rangkaian pembanding yang dapat mebandingkan dua
bilangan bilangan A dan B, dan menentukan besar relatifnya. Terdapat dua
jenis Comparator yaitu :
o Equality/Identify Comparator
Comparator yang fungsinya mendeteksi apakah dua buah data
biner n-bit besarnya sama atau tidak. Implementasinya dengan XNOR
pada setiap bit (sebut saja bit ke-p) untuk masing-masing data biner n-bit
tersebut. Hal ini dimungkinkan karena gerbang XNOR akan berlogic ‘1’
jika kedua inputnya sama.
o Magnitude Comparator
Comparator yang fungsinya tidak hanya mendeteksi apakah dua
buah data biner n-bit besarnya sama maupun tidak sama, jika tidak sama
comparator ini dapat pula mendeteksi data manakah yang lebih besar dan
manakah yang lebih kecil. Misal untuk bilangan A dan B maka hasil
perbandingan yang diperagakan disini adalah tiga buah keluaran yang
menunjukan apakah A > B, A = B atau A < B.
Rangkaian Kombinasional
Persamaan Boolean
F (A > B) = AB’
F (A < B) = A’B
F (A = B) = (AB)’ + AB = (A + B)’
Multiplexer (MUX)
MUX sering juga disebut sebagai rangkaian data selector, merupakan
rangkaian yang berfungsi memilih data digital yang ada pada input dan
disalurkan menjadi output dengan bantuan sinyal kontrol.
Contoh : MUX 2 ke 1
Rangkaian Kombinasional
Jika kita set so=0 dan s1=1 maka input yang akan diteruskan untuk
menjadi output adalah I2
Demultiplexer
DEMUX sering disebut sebagai rangkaian data distributor, yang
merupakan rangkaian yang berfungsi mendistribusikan data digital yang ada
pada inputnya ke salah satu dari beberapa output yang tersedia.
Contoh : DEMUX 2 ke 1 :
Rangkaian Kombinasional
Encoder
Merupakan rangkaian logika yang berfungsi membangkitkan kode dari
suatu data yang ada, dengan kata lain encoder berfungsi berfungsi mengubah
input ke dari format data (bilangan) tertentu ke format lainnya.
Contoh:
o Enkoder 4 ke 2
o Enkoder biner ke BCD
o Enkoder BCD ke 7-segment
Berikut adalah contoh encoder oktal ke bilangan biner
Decoder
Adalah rangkaian logika yang berfungsi merubah suatu kode menjadi
data aslinya. Contoh-contoh decoder sederhana yaitu :
o Decoder 2 x 4
o Decoder 3 X 8
o Decoder 4 x 16
Berikut adalah contoh untuk decoder 3 x 8
Rangkaian Kombinasional
Referensi :
1. Mano, M. and Prentice Hall. 2002. Digital Design. New Jersey.
2. Mismail, Budiono. 1998. Dasar-Dasar Rangkaian Logika Digital. Bandung : ITB
Soal Pendahuluan
1. Buatlah rangkaian adder dan subtraktor untuk operasi 2 buah bilangan biner 2 bit!
2. Dengan Konsep Comparator buatlah sebuah comparator yang mampu
membandingkan dua buah bilangan biner 2 bit!
3. Buatlah decoder 4 x 16 hanya dengan decoder 3 x 8!
Pelaksanaan Praktikum
1. Tools Praktikum
Tools yang digunakan untuk melakukan praktikum pada modul ini adalah
circuit maker 5.0 yang digunakan untuk melakukan simulasi rangkaian setelah
fungsi paling sederhana didapat berdasarkan K-maph.
2. Praktikum
Untuk mengerjakan soal pendahuluan yang ada diatas, adapun langkah-
langkah yang harus dilaksanakan adalah :
Rangkaian Kombinasional
Soal Modul
A. Kelompok Ganjil :
1. Jelaskan secara detail konsep-konsep rangkaian berikut ini :
a. Encoder
b. Decoder
c. Multiplekser
d. Demultiplekser
Sertakan penjelasan anda dengan contoh-contoh, semakin lengkap pemaparan
konsep akan semakin bagus.
2. Buatlah rangkaian adder dan subtraktor 4 bit biner dalam sebuah rangkaian
dengan menggunakan sebuah selector didalamnya. Jika selector bernilai 1 maka
operasi yang dijalankan adalah adder sedangkan jika 0 maka substraktor.
3. Buatlah rangkaian kombinasi yang mampu merubah 3 bit inputan biner menjadi
suatu bilangan dengan keluaran hasil yang besarnya adalah pangkat dua dari
bilangan yang dimasukan ditambah satu (n2+1). Pada rangkaian dilengkapi
dengan indikator, jika hasil ganjil maka sebuah indikator akan bernilai 1 dan jika
genap maka indikator bernilai 0.
Rangkaian Kombinasional
4. Buatlah rangkaian adder dan subtraktor 4 bit biner dalam sebuah rangkaian
dimana terdapat sebuah magnitude comparator sebagai selector operasi pada
rangkaian. Jika bilangan pertama < bilangan kedua atau bilangan pertama =
bilangan kedua maka operasi yang dijalankan untuk kedua operand adalah
penjumlahan, sedangkan jika bilangan pertama > bilangan kedua maka operasi
yang dijalankan untuk kedua operand adalah pengurangan. Rangkaian dilengkapi
dengan indikator, jika hasil ganjil maka sebuah indikator akan bernilai 1 dan jika
genap maka indikator bernilai 0.
Catatan :
1. Untuk soal nomor 2,3 dan 4 jawaban soal tidak hanya
berupa rangkaian saja, melainkan juga menyertakan
analisis dan dokumentasi perancangan rangkaian.
2. Persiapkan file softcopy rangkaian (.ckt) untuk
keperluan demo.
B. Kelompok Genap :
1. Jelaskan secara detail konsep-konsep rangkaian berikut ini :
a. Encoder
b. Decoder
c. Multiplekser
d. Demultiplekser
Sertakan penjelasan anda dengan contoh-contoh, semakin lengkap pemaparan
konsep akan semakin bagus.
2. Buatlah rangkaian adder dan subtraktor 4 bit biner dalam sebuah rangkaian
dengan menggunakan sebuah selector didalamnya. Jika selector bernilai 0 maka
operasi yang dijalankan adalah adder sedangakan jika 1 maka substraktor.
3. Buatlah rangkaian kombinasi yang mampu merubah 3 bit inputan biner menjadi
suatu bilangan dengan keluaran hasil yang besarnya adalah pangkat dua dari
bilangan yang dimasukan ditambah dua (n2+2). Pada rangkaian dilengkapi dengan
Rangkaian Kombinasional
indikator, jika hasil ganjil maka sebuah indikator akan bernilai 1 dan jika genap
maka indikator bernilai 0.
4. Buatlah rangkaian adder dan subtraktor 4 bit biner dalam sebuah rangkaian
dimana terdapat sebuah magnitude comparator sebagai selector operasi pada
rangkaian. Jika bilangan pertama < bilangan kedua maka operasi yang dijalankan
untuk kedua operand adalah penjumlahan, sedangkan jika bilangan pertama >
bilangan kedua atau bilangan pertama = bilangan kedua maka operasi yang
dijalankan untuk kedua operand adalah pengurangan. Rangkaian dilengkapi
dengan indikator, jika hasil akhir ganjil maka sebuah indikator akan bernilai 1 dan
jika genap maka indikator bernilai 0.
Catatan :
1. Untuk soal nomor 2,3 dan 4 jawaban soal tidak hanya
berupa rangkaian saja, melainkan juga menyertakan
analisis dan dokumentasi perancangan rangkaian.
2. Persiapkan file softcopy rangkaian (.ckt) untuk
keperluan demo.
Laporan
Laporan diketik rapih pada kertas A4 dan dikumpulkan pada waktu yang telah
ditentukan.
Format Penulisan Laporan :
Font Tulisan : Times New Roman 12 pt
Font Source Code : Courier New 10 pt
Line Spacing : Single
Margin : 4, 3, 3, 3 (left, top, right, bottom)
Isi Laporan :
BAB I LANDASAN TEORI
BAB II PERMASALAHAN
BAB III PEMBAHASAN
MODUL V
(Rangkaian Sekuensial)
Rangkaian Sekuensial
MODUL V
Rangkaian Sekuensial
Tujuan Praktikum :
1. Mengenalkan konsep Latche dan flip-flop serta jenis-jenisnya.
2. Mengenalkan konsep dan rangkaian Register
3. Mengenalkan Konsep dan rangkaian Counter
4. Mengenalkan Jenis rangkaian sekuensial lainya.
Indikator Pencapaian :
Praktikan mampu membuat aplikasi gerbang logika dalam sebuah rangkaian sekuensial.
Materi :
Rangkaian Sekuensial
Rangkaian Sekuensial Merupakan suatu rangkaian yang diekembangkan dari
rangkaian kombinasional dengan menambahkan suatu rangkaian/elemen memori, dimana
output dapat mempengaruhi input.
Rangkaian Sekuensial
Flip-flop
Rangkaian dasar dari memori satu bit, atau latch terdiri dari dua buah gerbang not
(gerbang NAND dengan masukan tunggal) untuk input 1 dan input 2, keluaran dari suatu
gerbang diumpan balikkan kemasukan gerbang yang lain (output input 1 ke input 2 dan
sebaliknya). Kombinasi umpan balik ini disebut dengan flip-flop.
Jenis-jenis Flip-flop
Flip-flop S-R
Memori yang melakukan penyimpanan dengan melakukan
penyimpanan data dengan cara memberikan signal pada input Set (S) dan
Reset (R) yang dimilikinya. Merupakan dasar rangkain flip=flop lainnya
Berikut gambar S-R / R-S FF dengan NOR :
Rangkaian Sekuensial
V15
5V V13
0V L10
U2A U3A
V14
5V L9
U2B U3B
V1
0V V12
0V
Flip-flop J-K
Flip-flop J-K muncul untuk menanggulangi output yang tidak
dapat didefinisikan dapat flip-flop S-R. Flip-flop ini dibangun dengan
rangkain dasar flip-flop S-R. Berikut rangkaian Flip-flop J-K :
V15
5V V13
0V L10
U2A U3A
V14
5V L9
U2B U3B
V1
0V V12
0V
Rangkaian Sekuensial
Flip-flop D
Flip-flop ini dibangun dengan menggunakan gerbang S-R dengan
menambahkan not pada inputan R. Sering juga disebut dengan flip-flop
data/delay. Berikut gambar rangkaian dan tabel karakteristik dari flip-flop
D:
V4
0V L7
V2
0V U4D U1A
V3
0V L8
U4C U1B
U7A
V5
0V
Rangkaian Sekuensial
Flip-flop T
Flip-flop ini memiliki karakter membalikan output sebelumnya
jika diberi inputan tinggi dan memiliki nilai tetap jika diberi inputan
rendah. Sering juga disebut togle. Berikut gambar rangkaian dan tabel
karakteristik dari flip-flop T :
V20
0V V18
0V L6
U6A U5C
V19
0V L5
U2C U5B
V17
0V
Melalui tabel karakteristik dapat kita tentukan suatu pola atau sifat dari
masing-masing flip-flop yang ada. Dengan demikian kita akan dapat mengetahui
beberapa kondisi masuka-masukan/input-input untuk masing-masing flip-flop
yang ada yang disajikan dalam format tabel. Tabel tersebut adalah tabel eksitasi,
tabel ini mampu memberikan informasi tentang input yang akan masuk ke dalam
flip-flop untuk mendapatkan suatu output yang sudah kita rencanakan dalam suatu
hasil fungsi. Berikut tabel eksitasi untuk semua flip-flop :
Rangkaian Sekuensial
Register
Register adalah rangkaian yang digunakan untuk menyimpan data beberapa bit
data didalamnya. Flip-flop merupakan memori satu bit sehingga untuk membuat register
yang yang lebih dari satu bit diperlukan elemen-elemen yang terdiri dari beberapa flip-
flop didalamnya.
Register Geser suatu kelompok flip-flop yang dihubungkan dalam satu rantai
sehingga output flip-flop menjadi input dari flip-flop selanjutnya. Semua flip-flop
dikendalikan dengan clock pada umumnya, dan semuanya me-set atau reset dengan
simultan.
Rangkaian Sekuensial
Dalam penerimaan untuk mendapat data keluar dari register, data harus
digeser keluar dengan serial dapat dilakukan dengan merusak atau tidak
merusak. Jika merusak output susunan yang dapat dibaca (destructive readout),
data asli hilang dan pada akhir putaran data, semua flip-flop di-reset
pada nol. Untuk menghindari kehilangan data, suatu susunan pembacaan yang
tidak merusak (non-destructive-reading) dapat dilakukan dengan menambah dua
gerbang AND, sebuah gerbang OR dan sebuah inverter pada sistem. Berikut
gambar rangkaiannya :
Rangkaian Sekuensial
Rangkaian Sekuensial
Counter
Counter merupakan sekelompok flip-flop yang disusun sedemikian rupa yang
mampu melakukan pencacahan output dengan sinkronisasi dari clock.
State Diagram
Jenis-jenis angka pada counter :
Pencacah modulo 4
Pencacah modulo 8
Pencacah modulo 10 dst.
Macam-macam Counter
Up Counter Menghitung / mencacah input dari pulsa dari yang terendah
menuju yang tertinggi sampai batas yang ditentukan.
Down Counter Adalah kebalikan dari up counter yakni menghitung atau
mencacah bilangan angka tinggi menuju bilangan rendah.
Up-Down Counter kombinasi dari up conter dan down counter
Dalam pembuatan counter hal penting yang harus diperhatikan adalah next state
dari sebuah ouput yang harus dihasilkan. Sesuai dengan diagram diagram state diatas
Rangkaian Sekuensial
(counter-up modulo 8), kita dapat menentukan perjalanan output-ouput yang dihasilkan
yaitu mulai dari 000001010011100101110111000.
Berikut contoh dari rangkaian Up-Down Counter modulo 5 dengan flip-flop JK :
S S S
J Q J Q J Q
CP _ CP _ CP _
K Q K Q K Q
5V R R R
5V
Referensi :
1. Mano, M. and Prentice Hall. 2002. Digital Design. New Jersey.
2. Mismail, Budiono. 1998. Dasar-Dasar Rangkaian Logika Digital. Bandung : ITB
Soal Pendahuluan
1. Implementasikanlah rangkaian SISO, SIPO, PISO, PIPO dan Bidirectional Shift
Registers pada software simulasi rangkaian digital circuit maker dengan empat
buah flip-flop atau memori penyimpanan!
Pelaksanaan Praktikum
1. Tools Praktikum
Tools yang digunakan untuk melakukan praktikum pada modul ini adalah
circuit maker 5.0 yang digunakan untuk melakukan simulasi rangkaian pada soal
pendahuluan sesuai dengan konsep yang telah dijabarkan.
Rangkaian Sekuensial
2. Praktikum
Untuk mengerjakan soal pendahuluan yang ada diatas, adapun langkah-
langkah yang harus dilaksanakan adalah :
1. Bukalah aplikasi circuit maker 5.0 pada computer masing-masing.
2. Untuk menggunakan rangkaian flip-flop, klik Devices Browse,
maka akan muncul sebuah jendela baru yaitu jendela Device Selection.
3. Pilih Digital basics pada Mayor Device Class dan pilih Flip-flops
pada Minor Device Class dan tentukanlah flip-flop yang anda ingin
gunakan pada Device symbol.
4. Setelah menentukan flip-flop yang digunakan, langkah selanjutnya
adalah menyusun rangkaian sesuai dengan konsep dan teori dasar.
5. Setelah berhasil menyusun lalu lakukan simulasi rangkaian dengan
klik
6. Semua rangkaian dapat dibuat dalam satu worksheet dengan kata lain
dapat diuji secara bersama-sama dan tidak perlu membuat banyak
worksheet circuit maker.
Soal Modul
A. Kelompok Ganjil :
1. Jelaskan secara detail konsep istilah-istilah berikut ini :
a. Flip-flop.
b. Register Geser.
c. SISO (sertakan contoh implementasi).
d. PISO (sertakan contoh implementasi).
e. Bidirectional Shift Registers (sertakan contoh implementasi).
f. Ring Counter.
g. Ripple Counter.
Sertakan penjelasan anda dengan contoh-contoh, semakin lengkap pemaparan
konsep akan semakin bagus.
Rangkaian Sekuensial
Catatan :
1. Untuk soal nomor 2 dan 3 jawaban soal tidak hanya
berupa rangkaian saja, melainkan juga menyertakan
analisis dan dokumentasi perancangan rangkaian.
2. Persiapkan file softcopy rangkaian (.ckt) untuk
keperluan demo.
B. Kelompok Genap :
1. Jelaskan secara detail konsep istilah-istilah berikut ini :
a. Flip-flop.
b. Register Geser.
c. SISO (sertakan contoh implementasi).
d. PISO (sertakan contoh implementasi).
e. Bidirectional Shift Registers (sertakan contoh implementasi).
f. Ring Counter.
g. Ripple Counter.
Sertakan penjelasan anda dengan contoh-contoh, semakin lengkap pemaparan
konsep akan semakin bagus.
Rangkaian Sekuensial
Catatan :
1. Untuk soal nomor 2 dan 3 jawaban soal tidak hanya
berupa rangkaian saja, melainkan juga menyertakan
analisis dan dokumentasi perancangan rangkaian.
2. Persiapkan file softcopy rangkaian (.ckt) untuk
keperluan demo.
Laporan
Laporan diketik rapih pada kertas A4 dan dikumpulkan pada waktu yang telah
ditentukan.
Format Penulisan Laporan :
Font Tulisan : Times New Roman 12 pt
Font Source Code : Courier New 10 pt
Line Spacing : Single
Margin : 4, 3, 3, 3 (left, top, right, bottom)
Isi Laporan :
BAB I LANDASAN TEORI
BAB II PERMASALAHAN
BAB III PEMBAHASAN