SUMBER BELAJAR PENUNJANG PLPG 2017

MATA PELAJARAN/PAKET KEAHLIAN

TEKNIK ELEKTRONIKA INDUSTRI

BAB 1
TEKNIK ELEKTRONIKA DIGITAL

MOH. KHAIRUDIN

KEMENTERIAN PENDIDIKAN DAN KEBUDAYAAN

DIREKTORAT JENDERAL GURU DAN TENAGA KEPENDIDIKAN
2017

1
 BAB 1
TEKNIK ELEKTRONIKA DIGITAL

A. KOMPETENSI INTI
Menguasai standar kompetensi dan kompetensi dasar mata Pelajaran teknik elektronika
digital

B. KOMPETENSI DASAR
Mengaplikasikan rangkaian teknik elektronika digital dengan indikator Pencapaian
Kompetensi Memahami sistem bilangan

C. MATERI PEMBELAJARAN

SISTEM BILANGAN

I. DEFINISI
Sistem bilangan adalah suatu teknik untuk mewakili besaran suatu item fisik.
Sistem bilangan yang banyak dipergunakan oleh manusia adalah s istem bilangan desimal,
yaitu sistem bilangan yang menggunakan 10 macam simbol angka untuk mewakili suatu
besaran. Sistem ini banyak digunakan karena manusia mempunyai sepuluh jari untuk
dapat membantu perhitungan. Lain halnya dengan komputer, logika di komputer diwakili
oleh bentuk elemen dua keadaan yaitu off (tidak ada tegangan) dan on (ada tegangan).
Konsep inilah yang dipakai dalam sistem bilangan binary yang mempunyai dua macam nilai
untuk mewakili suatu besaran nilai.Selain sistem bilangan biner, komputer juga
menggunakan sistem bilangan octal dan hexadesimal.

2
II. Teori Bilangan

1. Bilangan Binar
Sistem bilangan binary menggunakan 2 macam simbol bilangan berbasis 2 digit
angka, yaitu 0 dan 1.
Contoh bilangan 1001 dapat diartikan :

1001
1x20 =1
0x21 =0
0x22 =0
1x23 =8
10 (10)
Operasi aritmetika pada bilangan Biner :
a. Penjumlahan
Dasar penujmlahan biner adalah :
0+0=0
0+1=1
1+0=1
1+1=0 dengan carry of 1, yaitu 1 + 1 = 2, karena digit terbesar ninari
1, maka harus dikurangi dengan 2 (basis), jadi 2 – 2 = 0 dengan carry of 1
contoh :

1111
10100 +
100011

3
atau dengan langkah :

1+0 =1
1+0 =1

1+1 = 0 dengan carry of 1

1+1+1 =0

1+1 = 0 dengan carry of 1 1 0 0 0 1 1

b. Pengurangan
Bilangan biner dikurangkan dengan cara yang sama dengan pengurangan bilangan
desimal. Dasar pengurangan untuk masing-masing digit bilangan biner adalah :
0-0=0
1-0=1
1-1=0
0–1=1 dengan borrow of 1, (pijam 1 dari posisi sebelah kirinya).
Contoh :
11101
1011 -
10010

dengan langkah – langkah :

1–1 =0

0–1 = 1 dengan borrow of 1

1–0–1 =0
1–1 =0
1–0 =1
1 0 0 1 0

4
c. Perkalian
Dilakukan sama dengan cara perkalian pada bilangan desimal. Dasar perkalian
bilangan biner adalah :
0x0=0
1x0=0
0x1=0
1x1=1
contoh
Desimal Biner

14 1110
12 x 1100 x
28 0000
14 0000
1110
+ 1110 +
168 10101000

d. Pembagian
Pembagian biner dilakukan juga dengan cara yang sama dengan bilangan desimal.
Pembagian biner 0 tidak mempunyai arti, sehingga dasar pemagian biner adalah :
0:1=0
1:1=1
Desimal Biner
5 / 125 \ 25 101 / 1111101 \ 11001
10 - 101 -
25 101
25 - 101 -
0 0101
101 -
0

5
2. Bilangan Oktal
Sistem bilangan Oktal menggunakan 8 macam simbol bilangan berbasis 8 digit
angka, yaitu 0 ,1,2,3,4,5,6,7.
Position value sistem bilangan octal adalah perpangkatan dari nilai 8.
Contoh :

12(8) = …… (10)
2x80=2
1 x 8 1 =8
10
Jadi 10 (10)

Operasi Aritmetika pada Bilangan Oktal

a. Penjumlahan
Langkah-langkah penjumlahan octal :
- tambahkan masing-masing kolom secara desimal
- ubah dari hasil desimal ke octal
- tuliskan hasil dari digit paling kanan dari hasil octal
- kalau hasil penjumlahan tiap-tiap kolom terdiri dari dua digit, maka digit
paling kiri merupakan carry of untuk penjumlahan kolom selanjutnya.
Contoh :
Desimal Oktal

21 25
87 + 127 +
108 154
5 10 + 7 10 = 12 10 = 14 8
2 10 + 2 10 + 1 10 = 5 10 = 58
1 10 = 1 10 = 18

6
b. Pengurangan
Pengurangan Oktal dapat dilaukan secara sama dengan pengurangan bilangan
desimal.
Contoh :

Desimal Oktal

108 154
87 - 127 -
21 25
48 -78 +88 (borrow of) = 5 8
5 8 - 2 8- 1 8 =28
18 -18 = 08

c. Perkalian
Langkah – langkah :
- kalikan masing-masing kolom secara desimal
- ubah dari hasil desimal ke octal
- tuliskan hasil dari digit paling kanan dari hasil octal
- kalau hasil perkalian tiap kolol terdiri dari 2 digit, maka digit paling kiri
merupakan carry of untuk ditambahkan pada hasil perkalian kolom
selanjutnya.
Contoh :
Desimal Oktal
16
14 14 x
12 x 70
28 4 10 x 6 10 = 24 10 = 30 8
14 + 4 10 x 1 10 + 3 10 = 7 10 = 7 8
168

7
 16
14 x
70
16
1 10 x 6 10 = 6 10 =68
1 10 x 1 10 = 1 10 = 1 8

16
14 x
70
16 +
250
7 10 + 6 10 = 13 10 = 15 8
1 10 + 1 10 = 2 10 = 2 8

d. Pembagian
Desimal Oktal
12 / 168 \ 14 14 / 250 \ 16
12 - 14 - 14 8 x 1 8 = 14 8
48 110
48 – 110 - 14 8 x 6 8 = 4 8 x 6 8 = 30 8
0 0 1 8 x 6 8= 6 8 +
110 8

8
 BILANGAN HEXADESIMAL
Sistem bilangan Oktal menggunakan 16 macam simbol bilangan berbasis 8 digit
angka, yaitu 0 ,1,2,3,4,5,6,7,8,9,A,B,C,D,Edan F
Dimana A = 10, B = 11, C= 12, D = 13 , E = 14 dan F = 15
Position value sistem bilangan octal adalah perpangkatan dari nilai 16.
Contoh :

C7(16) = …… (10)
7 x 16 0 = 7
C x 16 1= 192
199
Jadi 199 (10)

Operasi Aritmetika Pada Bilangan Hexadesimal

a. Penjumlahan
Penjumlahan bilangan hexadesimal dapat dilakukan secara sama dengan penjumlahan
bilangan octal, dengan langkah-langkah sebagai berikut :
Langkah-langkah penjumlahan hexadesimal :
- tambahkan masing-masing kolom secara desimal
- rubah dari hasil desimal ke hexadesimal
- tuliskan hasil dari digit paling kanan dari hasil hexadesimal
- kalau hasil penjumlahan tiap-tiap kolom terdiri dari dua digit, maka digit
paling kiri merupakan carry of untuk penjumlahan kolom selanjutnya.

9
 Contoh :
Desimal hexadesimal

2989 BAD
1073 + 431 +
4062 FDE
D 16 + 1 16 = 13 10 + 110 = 14 10 = E 16
A 16 + 3 16 = 10 10 + 3 10 = 13 10 =D 16
B16 + 4 16 = 1110 + 4 10 = 15 10 = F 16

b. Pengurangan
Pengurangan bilangan hexadesimal dapat dilakukan secara sama dengan
pengurangan bilangan desimal.

Contoh :
Desimal hexadesimal

4833 12E1
1575 - 627 -
3258 CBA
16 10 (pinjam) + 1 10 - 710 = 10 10 = A 16
14 10 - 7 10 - - 1 10 (dipinjam) = 11 10 =B 16
1610 (pinjam) + 2 10 - 610 = 12 10 = C 16

1 10 – 1 10 (dipinjam) 0 10 = 0 16

10
c. Perkalian
Langkah – langkah :
- kalikan masing-masing kolom secara desimal
- rubah dari hasil desimal ke octal
- tuliskan hasil dari digit paling kanan dari hasil octal
- kalau hasil perkalian tiap kolol terdiri dari 2 digit, maka digit paling kiri
merupakan carry of untuk ditambahkan pada hasil perkalian kolom
selanjutnya.

Contoh :
Desimal Hexadesimal
172 AC
27 x 1B x
1204 764
344 + C 16 x B 16 =12 10 x 1110= 84 16
4644 A16 x B16 +816 = 1010 x 1110+810=7616

AC
1B x
764
AC
C16 x 116 = 1210 x 110 =1210=C 16
A16 x 116 = 1010 x110 =1010=A 16

AC
1B x
764
AC +
1224
616 + C 16 = 610 + 1210 = 1810 =12 16
716+A16 +116 = 710 x 1010 + 110=1810 = 1216

11
 D. Pembagian
Contoh :
Desimal hexadesimal
27 / 4646 \ 172 1B / 1214 \ AC
27- 10E - 1B16xA16 = 2710x1010=27010= 10E16
194 144
189 – 144- 1B 16 x C 16 = 2710 x 10 10 = 3240 10
54 0 =144 16
54 –
0

KONVERSI BILANGAN
Konversi bilangan adalah suatu proses dimana satu sistem bilangan dengan basis
tertentu akan dijadikan bilangan dengan basis yang alihan.

Konversi dari bilangan Desimal

1. Konversi dari bilangan Desimal ke biner
Yaitu dengan cara membagi bilangan desimal dengan dua kemudian diambil sisa
pembagiannya.
Contoh :

45 (10) = …..(2)
45 : 2 = 22 + sisa 1
22 : 2 = 11 + sisa 0
11 : 2 = 5 + sisa 1
5 : 2 = 2 + sisa 1
2 : 2 = 1 + sisa 0 101101(2) ditulis dari bawah ke atas

12
 2. Konversi bilangan Desimal ke Oktal
Yaitu dengan cara membagi bilangan desimal dengan 8 kemudian diambil sisa
pembagiannya
Contoh :
385 ( 10 ) = ….(8)
385 : 8 = 48 + sisa 1
48 : 8 = 6 + sisa 0
601 (8)

3. Konversi bilangan Desimal ke Hexadesimal

Yaitu dengan cara membagi bilangan desimal dengan 16 kemudian diambil sisa
pembagiannya
Contoh :
1583 ( 10 ) = ….(16)
1583 : 16 = 98 + sisa 15
96 : 16 = 6 + sisa 2
62F (16)

Konversi dari sistem bilangan Biner

1. Konversi ke desimal
Yaitu dengan cara mengalikan masing-masing bit dalam bilangan dengan position
valuenya.
Contoh :
1001
1x20 =1
0x21 =0
0x22 =0
1x23 =8
10 (10)

13
 2. Konversi ke Oktal
Dapat dilakukan dengan mengkonversikan tiap-tiap tiga buah digit biner yang
dimulai dari bagian belakang.
Contoh :

11010100 (2) = ………(8)

11 010 100

3 2 4
diperjelas :
100 = 0 x 2 0 = 0
0x21=0
1x22=4
4
Begitu seterusnya untuk yang lain.

3. Konversi ke Hexademial
Dapat dilakukan dengan mengkonversikan tiap-tiap empat buah digit biner yang
dimulai dari bagian belakang.
Contoh :
11010100
1101 0100

D 4

14
Konversi dari sistem bilangan Oktal
1. Konversi ke Desimal
Yaitu dengan cara mengalikan masing-masing bit dalam bilangan dengan position
valuenya.
Contoh :

12(8) = …… (10)
2x80=2
1 x 8 1 =8
10
Jadi 10 (10)

2. Konversi ke Biner
Dilakukan dengan mengkonversikan masing-masing digit octal ke tiga digit biner.
Contoh :
6502 (8) ….. = (2)

2 = 010
0 = 000
5 = 101
6 = 110
jadi 110101000010

3. Konversi ke Hexadesimal
Dilakukan dengan cara merubah dari bilangan octal menjadi bilangan biner
kemudian dikonversikan ke hexadesimal.
Contoh :
2537 (8) = …..(16)
2537 (8) = 010101011111
010101010000(2) = 55F (16)

15
Konversi dari bilangan Hexadesimal

1. Konversi ke Desimal
Yaitu dengan cara mengalikan masing-masing bit dalam bilangan dengan position
valuenya.

Contoh :

C7(16) = …… (10)
7 x 16 0 = 7
C x 16 1= 192
199
Jadi 199 (10)

2. Konversi ke Oktal
Dilakukan dengan cara merubah dari bilangan hexadesimal menjadi biner
terlebih dahulu kemudian dikonversikan ke octal.
Contoh :
55F (16) = …..(8)
55F(16) = 010101011111(2)
010101011111 (2) = 2537 (8)

16
 GERBANG LOGIKA DASAR DAN GERBANG PERLUASAN

A. Operasi logika dasar AND, OR dan NOT

Suatu fungsi logika atau operasi logika adalah hubungan antara variabel
biner pada masukan dan variabel biner pada keluaran dari suatu rangkaian digital
yang mengikuti hukum aljabar Boolean. Di dalam aljabar Boolean semua hubungan
logika antara variabel-variabel biner dapat dijelaskan oleh tiga operasi logika dasar
yaitu :
- Operasi NOT (negation)
- Operasi AND (conjuction)
- Operasi OR (disconjuction)
Operasi operasi tersebut dijelaskan dalam tiga bentuk yaitu :
- Tabel fungsi (tabel kebenaran) yang menunjukkan keadaan semua variabel
masukan dan keluaran untuk setiap kemungkinan.
- Simbol rangkaian untuk menjelaskan rangkaian digital.
- Persamaan fungsi.

Operasi logika NOT

Fungsi NOT adalah membalik sebuah variabel biner, misalnya jika
masukannya adalah 0 maka keluarannya adalah 1. Gambar 1 memperlihatkan 3
macam bentuk penggambaran fungsi operasi NOT.

A Q
0 1
1 0
Tabel Kebenaran

Simbol Rangkaian

17
 QA
Persamaan Fungsi
Gambar 1. Operasi NOT

Operasi logika AND

Operasi AND menghubungkan dua atau lebih variabel masukan mulai A, B,
… dan satu variabel keluaran Q. Variabel keluaran akan berlogika 1 hanya jika semua
masukannya dalam keadaan 1. Gambar 2. menggambarkan 3 macam
penggambaran fungsi operasi logika AND.

A B Q
0 0 0
0 1 0
1 0 0
1 1 1
Tabel Kebenaran

Q=A.B

Simbol Rangkaian Persamaan Fungsi

Gambar 2. Operasi AND

18
 Operasi logika OR
Operasi OR juga menghubungkan dua atau lebih variabel masukan mulai A,
B, … dan satu variabel keluaran Q. Variabel keluaran akan berlogika 0 hanya jika
semua masukannya dalam keadaan 0. Gambar 3. Menggambarkan 3 macam
penggambaran fungsi operasi logika OR.

A B Q
0 0 0
0 1 1
1 0 1
1 1 1
Tabel Kebenaran

Q=A+B

Simbol Rangkaian Persamaan Fungsi

Gambar 3. Operasi OR

B. Operasi logika kombinasi NAND, NOR dan Exclusive OR

Operasi logika NAND

Operasi NAND merupakan kombinasi dua buah operasi logika dasar AND dan NOT.
Masukan terdiri dari dua atau lebih variabel mulai dari A, B, … dan satu variabel keluaran
Q. Variabel keluaran akan berlogika 0 hanya jika semua masukannya dalam keadaan 1.
Gambar 4 menggambarkan 3 macam penggambaran fungsi operasi logika NAND.

A B Q
0 0 1
0 1 1
1 0 1

19
 1 1 0
Tabel Kebenaran

Q  A .B

Simbol Rangkaian Persamaan Fungsi

Gambar 4. Operasi NAND
Operasi logika NOR
Operasi NOR merupakan kombinasi dua buah operasi logika dasar OR dan NOT.
Masukan terdiri dari dua atau lebih variabel mulai dari A, B, … dan satu variabel keluaran
Q. Variabel keluaran akan berlogika 1 hanya jika semua masukannya dalam keadaan 0.
Gambar 5 menggambarkan 3 macam penggambaran fungsi operasi logika NOR.

A B Q
0 0 1
0 1 0
1 0 0
1 1 0
Tabel Kebenaran

Q  A B

Simbol Rangkaian Persamaan Fungsi

Gambar 5. Operasi NOR

Operasi logika Exclusive OR

Operasi Exclusive OR biasanya disebut dengan XOR menghubungkan dua masukan
variabel A dan B serta memiliki satu variabel keluaran Q. Gambar 6 menggambarkan 3
macam penggambaran fungsi operasi logika Ecclusive OR .

20
 A B Q
0 0 0
0 1 1
1 0 1
1 1 0
Tabel Kebenaran

Q  AB

Simbol Rangkaian Persamaan Fungsi

Gambar 6. Operasi XOR

Operasi logika Exclusive NOR

EX-NOR gate adalah kebalikan dari EX-OR gate dimana jika input berlogic sama
maka output akan berlogic 1 dan sebaliknya jika input berlogic beda maka output akan
berlogic 0. Simbol gerbang logika EX-NOR 2 input :

A
F

A B Q
0 0 1
0 1 0
1 0 0
1 1 1
Tabel Kebenaran Exclusive NOR

21
Operasi Gerbang Buffer
Gerbang buffer berfungsi untuk meneruskan sinyal, sehingga bila sinyal input 1
maka output akan berlogik 1 sedangkan bila sinyal input 0 maka output pun akan berlogik
0 seperti pada Tabel kebenaran berikut

input output

Tabel kebenaran gerbang buffer

Input Ouput
0 0
1 1

KONSEP GERBANG LOGIKA BERDASARKAN RANGKAIAN PERSAMAAN MATEMATIKA

Untuk menjelaskan rangkaian digital digunakan persamaan fungsi yang disebut

dengan aljabar Boolean. Fungsi-fungsi dari persamaan aljabar Boolean digambarkan
dengan persamaan M = f(X), dimana M merupakan keluaran dan X adalah masukan. Jumlah
masukan bisa bervariasi, 1 atau lebih. Persamaan aljabar Boolean misalnya adalah M =

 
f(A,B,C) = A  B  C . Persamaan tersebut adalah persamaan rangkaian digital dengan 3

masukan sehingga mempunyai 8 kemungkinan keadaan masukan.

Pada aljabar Boolean terdapat hukum-hukum aljabar Boolean yang memungkinkan
kita menyederhanakan sebuah persamaan aljabar Boolean ataupun mencari bentuk
persamaan aljabar Boolean yang setara namun lebih mudah diimplementasikan dengan
gerbang-gerbang yang tersedia.

22
A. Hukum-hukum Aljabar Boolean

x
(1) x0  0 0
0

x
(2) x 1  x x
1

x
(3) xx  x x

x
(4) xx  0 0

x
(5) x+ 0= x x
0

x
(6) x+ 1= 1 1
1

x
(7) x+ x=x x

x
(8) xx 1 1

(9) x+ y=y +x
hukum komutatif
(10) xy  yx

(11) x + (y + z) = (x + y) + z = x + y + z
hukum asosiatif
(12) x(yz) = (xy)z = xyz
(13a) x(y + z) = xy + xz
hukum distributif
(13b) (w + x)(y + z) = wy + xy + wz + xz

23
 (14) x + xy = x

(15a) x  xy  x  y

(15b) x  xy  x  y

(16) x  y   x  y
Hukum De Morgan
(17) x  y   x  y

Contoh penggunaan hukum Aljabar Boolean untuk menyederhanakan sebuah

persamaan adalah sebagai berikut.
Contoh

 
Sederhanakan z  A  B  A  B 

Penyelesaian
Persamaan di atas dapat dikembangkan dengan menggunakan teorema (13)

z  A A  A B  B  A  B  B
Dari teorema (4), diketahui A  A  0 , serta B.B  B [teorema (3)]:

z  0  A B  B  A  B  A B  B  A  B
Dengan mengeluarkan variabel B [teorema (13)], diperoleh:

z  B( A  A  1)
Terakhir, dengan teorema (2) dan (6), diperoleh:
zB
Sebenarnya selain menggunakan aljabar Boolean, juga terdapat metode peta Karnaugh
yang dapat digunakan untuk menyederhanakan sebuah persamaan aljabar Boolean.

B. Teori De Morgan I
Teori ini menyatakan bahwa komplemen dari hasil penjumlahan akan sama
dengan hasil perkalian dari masing-masing komplemen. Teori ini melibatkan gerbang OR
dan AND. Penulisan dalam bentuk fungsi matematisnya sebagai berikut.

AB AB

24
Teori De Morgan II
Teori ini menyatakan bahwa komplemen dari hasil kali akan sama dengan hasil
penjumlahan dari masing-masing komlemen. Teori ini melibatkan gerbang AND dan OR.
Penulisan dalam bentuk fungsi matematisnya sebagai berikut.

AB AB
C. Bentuk Sum-of-Product
Untuk menjelaskan rangkaian digital digunakan persamaan fungsi yang disebut
dengan aljabar Boolean. Fungsi-fungsi dari persamaan aljabar Boolean digambarkan
dengan persamaan M = f(X), dimana M merupakan keluaran dan X adalah masukan.
Jumlah masukan bisa bervariasi, 1 atau lebih. Contoh persamaan aljabar Boolean M =
f(A,B,C) adalah persamaan rangkaian digital dengan 3 mas ukan sehingga mempunyai 8
kemungkinan keadaan.
Langkah-langkah dalam merealisasikan rangkaian digital adalah sebagai berikut:
a. Buat persamaan aljabar dari kasus yang akan dibuat
b. Buat tabel kebenaran dari persamaan aljabar tersebut
c. Buat rangkaian dengan prinsip SUM of PRODUCT dari tabel kebenaran tersebut

Contoh: Persamaan aljabar M  ABC  ABC  ABC  ABC

- Tabel kebenaran :
INPUT OUTPUT
A B C M
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

25
 - Rangkaian digital :
A B C A B C

A.B.C

A.B.C

M
C

A.B.C

A.B.C

Contoh:
F = A’B’C + A’BC + AB’C + ABC
Dapat disingkat menjadi:
f(A,B,C)= ∑ (1,3,5,7)
Dimana angka decimal 1,3,5,7 merupakan nilai biner dari suku A’B’C, A’BC, AB’C,
dan ABC. Dalam suatu persamaan Sop, setiap suku yang mempunyai jumlah variable
lengkap ( diwakili oleh seluruh variable yang digunakan disebut minterm (di singkat m)).
Untuk membedakan suatu minterm dari minterm yang lain, masing-masing
minterm diberikan symbol tersendiri, yaitu dengan menggunakan huruf kecil m dengan
subskrip sesuai dengan nilai desimalnya. Misalnya minterm A’B’C diberi symbol m 0;
minterm A’BC diberi symbol m1, dll.
Tahapan perancangan rangkaian digital yang harus dilakukan berikutnya adalah
menyederhanakan rangkaian, yang tujuannya adalah untuk mendapatkan rangkaian yang
paling sederhana sehingga dengan fungsi yang sama rangkaian memerluka n jumlah
komponen yang lebih sedikit sehingga didapat alat digital yang harganya lebih murah dan

26
ukuran fisiknya lebih kecil. Salah satu teori yang bisa membantu untuk menyederhanakan
rangkaian adalah dengan teori De Morgan I dan II.

D. Bentuk Product Of Sum (POS)

POS merupakan suatu persamaan logika yang mengekspresikan operasi AND dari
suku-suku berbentuk operasi OR atau dengan kata lain POS adalah bentuk persamaan yang
meakukan operasi AND terhadap OR. Bentuk POS ini terdiri dari 2 macam, yaitu POS
standar dan POS tidak standar. POS standar adalah persamaan logika POS yang setiap
sukunya mengandung semua variabel input yang ada, sedangkan POS standar merupakan
persamaan logika POS yang tidak setiap sukunya mengandung semua variabel input. Pada
bentuk POS standar, setiap sukunya dinamakan maxterm, disingkat dengan M (huruf
besar). Sama halnya dengan minterm, maxterm juga bersifat unik, yakni untuk semua
kombinasi input yang ada hanya terdapat satu kombinasi saja yang menyebabkan suatu
maxterm bernilai 0. Dengan kata lain, suatu persamaan logika dalam bentuk POS, dapat
dilihat dari outputnya yang berlogic 0. Tanda phi () digunakan sebagai pengganti
operator-operator perkalian (operasi logika AND).
Contoh:
F = (A+B+C).(A+B’+C).(A’+B+C).(A’+B’+C)
Disingkat menjadi:
f(A,B,C) = π(0,2,4,6)
Dimana angka decimal 0 menggantikan suku (A+B+C) yang mempunyai nilai biner
000; angka decimal 2 menggantikan suku (A+B’+C) yang mempunyai nilai biner 010; angka
decimal 4 menggantikan suku (A’+B’+C) yang mempunyai biner 100; angka decimal 6
menggantikan suku (A’+B’+C) yang mempunyai biner 110.
Pada suatu persamaan POS, setiap suku yang mempunyai jumlah variable lengkap
(terwakili oleh variable yang digunkan) disebut maxterm (disingkat M). Untuk
membedakan suatu maxterm dari maxterm yang lain, masing-masing maxterm diberikan
symbol tersendiri, yaitu dengan menggunakan huruf besar M dengan subskrip sesuai
dengan nilai desimalnya. Misalnya maxterm (A+B+C) diberi symbol M 0; maxterm (A+B’+C)
diberi symbol M1, dll.

27
E. Metode Karnough Map
Metode penyederhanaan persamaan Boolean, yang paling sering digunakan,
melalui metode ini adalah menggunakan PETA KARNAUGH VEITCH atau yang sering juga
disebut sbg DIAGRAM KARNAUGH (KARNAUG MAP).
Jumlah kotak persegi empat pada K-Map ditentukan oleh jumlah kemungkinan kombinasi
dari semua variabel masukannya(input). Misalnya jika terdsapat dua variable input pada
masukannya maka jumlah kemungkinan variasi adalah 2 2= 4 kemungkinan jumlah kotak
persegi pada K-Map.
Bila jumlah kotak persegi pada K-Map sudah ditentukan, maka tiap-tiap kotak harus
ditandai sendiri-sendiri.Sebagai contoh bila variabel input data ada 2, maka ada 4 kotak
yang ditandai dengan A,A, B danB. Urutan penandaan diatur sedemikan rupa sehingga
pada peralihan dari satu kotak kekotak disebelahnya hanya boleh berbeda satu variabel
(satu nilai logika) saja. Untuk lebih jelasnya perhatikan gambar berikut :
B A A A
A.B A.B 00 10 atau B
A.B A.B 01 11 B

Untuk menyatakan fungsi logika dengan tiga variabel masukan :

A A AB A B AB AB
C ABC A BC A BC ABC C
C AB C A B C ABC AB C atau C
B B B

Titik total penyederhanaan (minimmisasi) dengan diagram K-Map terletak pada

bentuk standart disjunctif. Bentuk standart yang diperoleh dari tabel kebenaran dapat
disederhanakan dengan bantuan diagram. Diagram merupakan terjemahan dari
persamaan yang dibentuk dari tabel kebenaran. Karena tiap-tiap kotak diuji dengan nilai
logika-1 atau 0 sesuai dengan output dari tabel kebenaran.

28
 Penyederhanaan atau minimisasi dilakukan dengan mengelompokkan kotak-kotak
yang bertetangga, yang bernilai logika-1, menjadi satu blok yang bergantung daari besarnya
digram, dapat terdiri dari 2,4,8 kotak,... dsb. Blok demekian dapat dianggap satu kotak yang
ditandai dengan variabel dipinggirnya. Satu kotak yang telah dikelompokkan dalam satu
blok dapat dikelompokkan lgi dengan blok lain. Selama pengelompokkan dapat
menciptakan blok yang baru, maka pengelompokan berganda dari suatu kotak selalu
membawa penyederhanaan.
Kotak yang tidak termasuk dalam suatu kelompok atau blok akan ditandai oleh
variabel berpadanan seperti semula. Persamaan baru yang disederhanakan merupakan
“penjumlahan” dari semua blok dari sisa kotak yang berlogika 1.

Contoh: Sederhanakan rangkaian dari tabel berikut

A B T
0 0 1
0 1 1
1 0 0
1 1 0

Solusi :
a) Berdasarkan tabel kebenaran diatas, maka persamaan Al-Jabarnya adalah
T=(A.B)+(A.B)...... standart disjunctif.
b) Selanjutnya dibuat diagram K-Map dengan mengalihkan persamaan kedalam kotak-

A A
B A A B

B A. B A. B 1 0
1 0
A. B A. B
B 1 0
1 0

T=A
kotak berpadanan.

29
c) Selanjutnya menyusul pengelompokan kotak-kotak bertetangga yang bernilai logika-1.
Diagram diatas memungkinkan pembentukan 1 blok berkotak-kotak secara khas yang
ditandai dengan huruf pinggir A. Tidak ada kotak yang bernilai logika-1 yang tersisa.
Sehingga hasil penyederhanaannya adalah : T = A.

PERSAMAAN MATEMATIKA RANGKAIAN LOGIKA

Teknik minimisasi dalam ilmu digital adalah suatu teknik yang digunakan untuk
menyederhanakan suatu persamaan logika. Mengapa suatu persamaan logika perlu
disederhanakan?
Suatu persamaan logika perlu disederhanakan agar jika persamaan logika itu kita
buat menjadi sebuah rangkaian logika kita bisa ;
Mengurangi jumlah komponen yang digunakan
Mengurangi jumlah biaya yang diperlukan
Mempersingkat waktu untuk merangkai
Menghasilkan respon rangkaian lebih cepat karena delay rangkaian berkurang
Memperkecil dimensi fisik rangkaian
Menganalisa rangkaian dengan mudah
Berikut adalah contoh rangkaian yang belum diminimisasi dan rangkaian yang
sudah diminimisasi.

Sebelum diminimisasi sesudah diminimisasi

30
 Aljabar Boolean dapat digunakan untuk menganalisa suatu rangkaian logika dan
mengekspresikan operasinya secara matematik. Suatu rangkaian dapat direduksi menjadi
bentuk yang lebih sederhana dengan menggunakan teorema Boolean tertentu. Ekspresi
Boolean yang lebih sederhana ini dapat menggantikan ekspresi aslinya, karena nilainya
yang ekivalen. Contohnya : rangkaian dengan persamaan logika

dapat disederhanakan menjadi , dengan menggunakan

teorema-teorema Boolean. Di dalam teorema tersebut, variabel dapat bernilai 0 atau
1.Dibawah ini akan dijelaskan teorema-teorema tersebut, yaitu :
 Teorema 1
Setiap variabel apabila di AND kan dengan 0, hasilnya harus sama dengan 0. Hal
itu sesuai dengan table kebenaran dari gerbang AND, yaitu apabila salah satu
input bernilai 0, maka output akan menjadi 0.
X• 0= 0
 Teorema 2
Setiap variabel apabila di AND kan dengan 1,maka hasilnya adalah variabel
tersebut.
X• 1= X
 Teorema 3
Dapat dibuktikan dengan mencoba tiap-tiap kasus.Apabila x = 0, maka 0∙0 = 0;
apabila x = 1, maka 1∙1 = 1
X • X= X
 Teorema 4
Apabila suatu variabel di AND kan dengan inverse variabel tersebut, maka
hasilnya 0
X • X’ = 0
 Teorema 5
Apabila 0 di OR kan dengan variabel dengan nilai apapun, maka hasilnya adalah
variabel tersebut.
X+ 0= X
 Teorema 6

31
 Apabila suatu variabel di OR kan dengan 1, maka hasilnya akan selalu 1. Kita dapat
mengingat bahwa output gerbang OR akan sama dengan 1 apabila salah satu input
bernilai 1, tanpa memandeng harga input yang lain.
X+ 1= 1
 Teorema 7
Dapat dibuktikan dengan memeriksa untuk kedua harga x. 0 + 0 = 0 dan 1 + 1 = 1.
X + X= X
 Teorema 8
Apabila suatu variabel di OR kan dengan inverse variabel tersebut, maka nilainya 1
X + X’ = 1
Variabel X pada teorema 1 sampai dengan 8 dapat menyatakan suatu
ekspresi yang mengandung lebih dari satu variable.

Teorema Multivariabel
 Teorema 9 : X + Y = Y + X
 Teorema 10 : X • Y = Y • X
Teorema 9 dan 10 disebut hukum-hukum komutatif. Hukum ini menunjukkan
bahwa urutan dalam menjumlah atau mengalikan dua variable tidak penting,
karena hasilnya akan sama.
 Teorema 11 : X + (Y + Z) = (X + Y) + Z = X + Y + Z
 Teorema 12 : X (YZ) = (XY) Z = XYZ
Teorema 11 dan 12 disebut hukum-hukum asosiatif, yang menyatakan bahwa kita
dapat mengelompokkan term-term dari suatu penjumlahan atau suatu perkalian
secara bebas, karena hasilnya akan sama.
 Teorema 13 : X(Y + Z) = XY + XZ
 Teorema 14 : (W + X)(Y + Z) = WY + XY + WZ + XZ
Teorema 13 dan 14 disebut hukum distributif, yang menyatakan bahwa suatu
ekspresi dapat dijabarkan dengan mengalikan term demi term persis sama seperti
dalam aljabar biasa.
 Teorema 15 : X + X’Y = X + Y (sifat absorpsi)
 Teorema 16 : X + XY = X (sifat reduksi)

32
 Teorema ini dapat dibuktikan dengan menggunakan teorema 6 dan 2 :
X + XY = X(1 + Y)
= X • 1 (memakai teorema 6)
=X (memakai teorema 2)

 Teorema 17 : X  Y  Z  X  Y  Z
Teori Van De Morgan
 Teorema 18 : X  Y  Z  X  Y  Z
 Teorema 19 : AB + AC + BC’ = AC + BC’
Sifat Konsensus
 Teorema 20 : (A+B)(A+C)(B+C) = (A+C) (B+C)

FUNGSI LOGIKA DARI RANGKAIAN LOGIKA

Representasi numeric juga dapat digunakan untuk memudahkan dalam merubah
suatu persamaan logika dari bentuk Sum Of Product (SOP) menjadi Product Of Sum (POS).
Contoh:
f(A,B,C) = A’B’C + A’BC’ + AB’C + ABC
Dalam representasi numeric, ditulis:
f(A,B,C) = m1 + m2 + m3 + m4
Atau f(A,B,C) = ∑ (1,2,5,7)
Dalam bentuk POS, dapat ditulis:
f(A,B,C) = π (0,3,4,6)
Atau f(A,B,C) = M0.M3.M4.M6
Atau f(A,B,C) = (A+B+C).(A+B’+C’).(A’+B+C).(A’+B’+C)
Pada contoh diatas, persamaan SOP terdiri dari 3 variabel input yaitu A,B,C, dengan
demikian akan terdapat 23 = 8 kombinasi input (dalam angka decimal : 0,1,2,3,4,5,6,7).
Dengan kata lain terdapat sebanyak 8 minterm. Dalam persamaan SOP di atas hanya terdiri
dari 4 buah minterm (m1; m2 ; m5 dan m7). Perhatikan bahwa nagka-angka subskrip yang
digunakan adalah 1; 2; 5 dan 7, sisanya yaitu angka-angka 0;3;4 dan 6 akan menjadi
subskrip untuk maxterm persamaan dalam bentuk POS.
Jadi,
f(A,B,C) = ∑ (1,2,5,7) = π(0,3,4,6)
atau,
f(A,B,C) = m1 + m2 + m5 + m7 = M0.M3.M4.M6

33
 Suatu persamaan dalam bentuk SOP dapat diimplementasikan atau direalisasikan
hanya dengan menggunakan gerbang-gerbang NAND.

MENYUSUN SIMBOL-SIMBOL FLIP-FLOP

Simbol Flip-flop RS
Flip-flop adalah nama lain bagi multivibrator bistabil, yakni multivibrator yang
keluarnya adalah suatu tegangan rendah atau tinggi 0 atau 1. Keluaran ini tetap rendah
atau tinggi dan untuk mengubahnya, rangkaian yang bersangkutan harus didrive oleh suatu
masukan yang disebut (trigger). Sampai datangnya pemicu, tegangan keluaran tetap
rendah atau tinggi untuk selang waktu yang tak terbatas.
Tabel Masukan/Keluaran
Tabel 1 meringkaskan kemungkinan-kemungkinan masukan/keluaran bagi flip-flop
RS (Reset-Set) :
 Kondisi masukan yang pertama adalah RS = 0-0, Ini berarti tidak diterapkan pemicu.
Dalam hal ini keluaran Y mempertahankan nilai terakhir yang dimilikinya.
 Kondisi masukan yang kedua adalah RS = 0-1 berarti bahwa suatu pemicu
diterapkan pada masukan S (Set). Seperti kita ketahui, hal ini mengeset flip-flop dan
menghasilkan keluaran Y bernilai 1.
 Kondisi masukan yang ketiga adalah RS = 1-0 ini menyatakan bahwa suatu pemicu
diterapkan pada masukan R (Reset). Keluaran Y yang dihasilkan adalah 0.
 Kondisi masukan RS = 1-1 merupakan masukan terlarang. Kondisi ini berarti
menerapkan suatu pemicu pada kedua masukan S dan R pada saat yang sama. Hal
ini merupakan suatu pertentangan karena mengandung pengertian bahwa kita
berupaya untuk memperoleh keluaran Y yang secara serentak sama dengan 1 dan
sama dengan 0.

Tabel 1. RS FLIP-FLOP
R S Y
0 0 Nilai terakhir
0 1 1

34
 1 0 0
1 1 Terlarang

Rangkaian Flip-flop RS
Keluaran masing-masing gerbang NOR mendrive salah satu masukan pada gerbang
NOR yang lain. Demikian pula, masukan-masukan S dan R memungkinkan kita mengeset
atau mereset keluaran Y. Seperti sebelumnya, masukan S yang tinggi mengeset Y ke 1;
masukan R yang tinggi mereset Y ke 0. Jika R dan S kedua-duanya rendah, keluaran tetap
tergrendel (latched) atau tertahan pada keadaan terakhirnya. Kondisi pertentangan yakni
R dan S kedua-duanya tinggi pada saat yang sama juga masih terlarang.

R
Y

Y
S

Gambar 1. Flip-flop RS dengan gerbang NOR

S
Y

Y
R

Gambar 2. Flip-flop RS dengan gerbang NAND

Berbagai rancangan tingkat lanjutan dapat diwujudkan untuk menyempurnakan

kecepatan perpindahan, impedansi keluaran, dan sebagainya.
Konsep Flip-flop RS yang harus diingat adalah sbb:
 R dan S keduanya rendah berarti keluaran Y tetap berada pada keadaan terakhirnya
secara tak terbatas akibat adanya aksi penggrendelan internal.

35
  Masukan S yang tinggi mengeset keluaran Y ke 1, kecuali jika keluaran ini memang
telah berada pada keadaan tinggi. Dalam hal ini keluaran tidak berubah, walaupun
masukan S kembali ke keadaan rendah.
 Masukan R yang tinggi mereset keluaran Y ke 0, kecuali jika keluaran ini memang
telah rendah. Keluaran y selanjutnya tetap pada keadaan rendah, walaupun
masukan R kembali ke keadaan rendah.
 Memberikan R dan S keduanya tinggi pada saat yang sama adalah terlarang karena
merupakan pertentangan (Kondisi ini mengakibatkan masalah pacu, yang akan
dibahas kemudian).
Pengembangan lebih lanjut dari RS – FF adalah Clocked RS FF. Perbedaan cara
kerja dari Clocked RS FF adalah bahwa flip –flop akan mengalami perubahan seperti pada
RS FF menunggu sinyal clock aktif (logika tinggi).

R
R Y

CLK

S Y
S

Gambar 3. Clocked RS FF
D Flip-Flop
Rangkaian Kombinatorial dan Rangkaian Sekuensial
Rangkaian/untai digital dapat dibagi menjadi 2 jenis berdasar hubungan input dan
output, yaitu:
1. Rangkaian kombinatorial, yaitu rangkaian yang outputnya suatu saat hanya
tergantung pada input pada saat itu. Kombinasi input yang sama akan selalu
menghasilkan kombinasi output yang sama pula.
Contohnya adalah rangkaian penerapan prinsip Sum-of-Product pada Labsheet 2.

Rangkaian
input output
kombinatorial

Gambar 1. Rangkaian kombinatorial

36
 2. Rangkaian sekuensial, yaitu rangkaian yang outputnya tidak hanya tergantung pada
input saat itu, tetapi juga tergantung pada keadaan (state) dari rangkaian tersebut,
atau sering juga disebut tergantung pada ingatan (memory) dari rangkaian tersebut.
Pada dasarnya jenis rangkaian ini dapat dilihat sebagai rangkaian kombinatorial
yang dilengkapi memory, seperti ilustrasi pada Gambar 2.

input Rangkaian output

kombinatorial

Memory

Gambar 2. Rangkaian sekuensial

Flip-flop D
Flip-flop RS mempunyai dua masukan data, yaitu S dan R. Untuk menyimpan suatu
bit tinggi, kita membutuhkan input S tinggi sehingga Q=1 dan Q,¯=0. Untuk menyimpan bit

rendah, kita membutuhkan input R tinggi, sehingga Q=0 dan Q,¯=1. Membangkitkan dua
buah sinyal masukan (S dan R) untuk men-drive flip-flop merupakan suatu kelemahan
dalam berbagai penerapan. Demikian pula, kondisi terlarang yakni R dan S keduanya tinggi,

sehingga keluaran Q dan Q,¯ bernilai sama, dapat terjadi secara tidak sengaja. Hal ini
menyebabkan dikembangkan jenis flip-flop lain yang dapat mengatasi kelemahan-
kelemahan tersebut, antara lain flip-flop D (D dari Data), suatu rangkaian yang hanya
membutuhkan sebuah masukan data. Pada dasarnya, flip-flop D merupakan multivibrator
bistabil yang masukan D-nya ditransfer ke keluaran Q saat rangkaian aktif.
Tabel 1. Flip-flop D
Input Output

D Q Q,¯
0 0 1
1 1 0

37
 D S

Q
R

Gambar 3. Rangkaian flip-flop D dikembangkan dari FF R-S

Terdapat berbagai cara untuk merancang flip-flop D. Flip-flop D dapat dibangun

dengan mengembangkan flip-flop R-S seperti Gambar 3. Sedangkan Gambar 4
memperlihatkan suatu cara untuk membangun sebuah flip-flop D dengan lonceng (clock).
Jenis flip-flop ini mencegah nilai D mencapai keluaran Q sampai berlangsungnya sinyal
lonceng aktif. Cara kerja rangkaian yang bersangkutan adalah sebagai berikut. Bila lonceng
bernilai 0 (rendah), kedua gerbang AND tertutup, oleh karenanya perubahan nilai D tidak
mempengaruhi nilai output Q. Sebaliknya, bila lonceng bernilai 1 (tinggi), kedua gerbang
AND terbuka. Dalam hal ini, Q terdorong untuk menyamai nilai D. Bila lonceng turun
kembali, Q tak berubah dan menyimpan nilai D yang terakhir.

D
S

lonceng

Gambar 4. Rangkaian flip-flop D dengan lonceng

IC 7474 (Dual Positive-Edge-Triggered D Flip-Flops)

Untuk penggunaan praktis, kita dapat menggunakan IC 7474 yang berisi 2 buah
Positive-Edge-Triggered D Flip-Flop. Positive-Edge-Triggered artinya nilai pada masukan
kaki D akan diterima oleh Flip-Flop saat terjadi perubahan sinyal lonceng (clock) dari 0 ke 1
atau sering juga disebut rising edge. Perubahan masukan pada kaki D tidak akan
berpengaruh pada keluaran Q bila tidak terjadi transisi pada lonceng dari 0 ke 1, walaupun

38
misalnya lonceng bernilai 1. Diagram hubungan kaki-kaki IC ini dapat dilihat pada Gambar
2.
Pada IC 7474, juga terdapat kaki Preset dan kaki Clear. Kaki Preset berfungsi untuk
memaksa output menjadi Q=1 dan Q,¯=0, tanpa memperdulikan input D, sedangkan kaki

Clear berfungsi untuk memaksa output menjadi Q=0 dan Q,¯=1, tanpa memperdulikan
input D. Yang perlu diperhatikan adalah pada IC ini, kaki Preset dan Clear bersifat active-
low (lawan active-high), artinya kaki tersebut aktif justru ketika mendapat masukan 0
(low). Sifat tersebut dapat diketahui dengan adanya tanda ○ pada kaki yang bersangkutan
di diagram seperti gambar di bawah ini.

Gambar 5. Diagram hubungan IC 7474

Jenis-jenis untai Flip-flop berdasar Clocknya.

Berdasar perilakunya atau hubungan input dan output, flip-flop dibedakan menjadi
beberapa jenis, antara lain Flip-flop RS, Flip-flop D, Flip-flop JK, dan Flip-flop T.
Berdasarkan ada atau tidaknya lonceng (clock), untai Flip-flop dapat dibagi menjadi 3, yaitu
sebagai berikut.
1. Latch, yaitu untai flip-flop yang tidak mempunyai input sinyal clock. Pada untai ini
output akan bereaksi seiring dengan perubahan input.
Contohnya adalah rangkaian 1 dan rangkaian 2 pada Labsheet 3 .

39
 2. Level-sensitive flip-flop, yaitu untai flip-flop yang mempunyai input sinyal clock,
dan output akan bereaksi terhadap perubahan input saat sinyal clock aktif (bisa saat
bernilai 1 atau 0)
Contoh dari untai ini adalah rangkaian 3 dari Labsheet 3 dan rangkaian 1 dari
Labsheet 4.
3. Edge-triggered flip-flop, yaitu untai flip-flop yang mempunyai input sinyal clock,
dan output akan bereaksi terhadap perubahan input saat sinyal clock berubah dari
0 ke 1 (untuk tipe Positive-Edge-Triggered FF) atau saat clock berubah dari 1 ke 0
(untuk tipe Negative-Edge-Triggered FF). Beberapa literatur menyebut tipe inilah
yang benar-benar disebut flip-flop.
Jenis ke-2 dan ke-3 biasa disebut sebagai clocked flip-flop.

Flip-Flop T
Nama flip-flop T diambil dari sifatnya yang selalu berubah keadaan setiap ada
sinyal pemicu (trigger) pada masukannya. Flip-flop T atau flip-flop toggle adalah flip-flop
J-K yang kedua masukannya (J dan K) digabungkan menjadi satu sehingga hanya ada satu
jalan masuk. Karakteristik dari flip-flop ini adalah kondisi dari keluaran akan selalu toogle
atau selalu berlawanan dengan kondisi sebelumnya. Input T merupakan satu-satunya
masukan yang ada pada flip-flop jenis ini sedangkan keluarannya tetap dua, seperti semua
flip-flop pada umumnya. Kalau keadaan keluaran flip-flop 0, maka setelah adanya sinyal
pemicu keadaan-berikut menjadi 1 dan bila keadaannya 1, maka setelah adanya pemicuan
keadaannya berubah menjadi 0. Karena sifat ini sering juga flip-flop ini disebut sebagai flip-
flop toggle (berasal dari skalar toggle/pasak).

Tabel Kebenaran: T flip-flop

Qn T Qn+1
1 1 0

0 1 1
1 0 0

40
 0 0 0

T Qn+1
0 Qn
1 /Qn

Pada saat T = 0 maka Qn+1 = Qn. Pada saat T = 1 maka Qn+1 = /Qn
Rangkaian T flip-flop atau Togle flip-flop dapat dibentuk dari modifikasi clocked RS-
FF, D-FF maupun JK-FF. T-FF mempunyai sebuah terminal input T dan dua buah terminal
output Q dan Qnot. T-FF banyak digunakan pada rangkaian Counter, frekuensi deviden dan
sebagainya.

JK Flip flop
Gambar 1 memperlihatkan salah satu cara untuk membangun sebuah flip-flop J-K,
J dan K disebut masukan pengendali karena menentukan apa yang dilakukan oleh flip-flop
pada saat suatu pinggiran pulsa positif tiba.

J S Q
lonceng

K RS latch

Gambar 1. Rangkaian flip-flop JK

Cara kerja rangkaian di atas dapat dijelaskan sebagai berikut.

 Pada saat J dan K keduanya 0, R dan S pasti bernilai 0-0, sehingga Q tetap pada nilai
terakhirnya .
 Pada saat J rendah dan K tinggi, gerbang atas tertutup (S bernilai 0), maka tidak
terdapat kemungkinan untuk mengeset flip-flop.
Bila Q tinggi (Q = 1) dan lonceng = 1, gerbang bawah (lonceng AND K AND Q) akan

41
 melewatkan pemicu reset (R = 1) yang akan menyebabkan Q menjadi rendah
Jadi J = 0 dan K = 1 berarti lonceng = 1 akan mereset flip-flopnya (Q = 0), bila Q
sebelumnya tinggi.
 Pada saat J tinggi dan K rendah, maka tidak terdapat kemungkinan untuk mereset
flip-flop ((karena R pasti bernilai 0).

Bila Q rendah (Q = 0 dan Q = 1) dan lonceng = 1, gerbang atas (lonceng AND J

AND Q ) akan melewatkan pemicu set (S = 1) yang akan menyebabkan Q menjadi

tinggi
Jadi J = 1 dan K = 0 berarti lonceng = 1 akan mengeset flip-flopnya (Q = 1), bila Q
sebelumnya rendah.
 Pada saat J dan K keduanya tinggi, dapat mengeset atau mereset flip-
flopnya, tergantung kondisi Q sebelumnya.
Bila Q tinggi (Q = 1) dan lonceng = 1, gerbang bawah akan melewatkan pemicu reset (R
= 1) yang akan menyebabkan Q menjadi rendah.

Bila Q rendah (Q = 0) dan lonceng = 1, maka Q = 1, gerbang atas akan melewatkan

pemicu set (S = 1) yang akan menyebabkan Q menjadi tinggi.

Jadi J = 1 dan K = 1 berarti bahwa pinggiran pulsa lonceng positif berikutnya akan

membuat nilai Q yang baru adalah kebalikan dari nilai Q sebelumnya (Q t+1 = Q t ).

Tabel 1. FLIP-FLOP JK
CLK J K Q
0 0 0 Keadaan terakhir
 0 1 0
 1 0 1
 1 1 Keadaan terakhir

Kondisi Osilasi (Race-around Condition)

42
 Rangkaian FF J-K di atas mempunyai satu kelemahan, yaitu memungkinkan
terjadinya kondisi osilasi atau race-around condition. Hal ini terjadi jika lebar pulsa lonceng
(clock) lebih besar dari waktu pensaklaran FF (waktu yang dibutuhkan keluaran bereaksi
terhadap keluaran). Dalam keadaan ini keluaran yang diumpanbalikkan ke masukan akan
mengubah masukan, sehingga menyebabkan perubahan pada keluaran , dan seterusnya,
sehingga akhir pulsa lonceng, sehingga keluaran FF tidak jelas. Hal ini terutama terjadi
ketika rangkaian di atas mendapat masukan J = 1 dan K = 1. Hal tersebut dapat dilihat pada
diagram pewaktuan (timing diagram) berikut.

CLK

Race around
condition

Gambar 2. Kondisi Osilasi.

Untuk mengatasi kondisi osilasi, dikembangkan flip-flop dengan pemicuan sisi (edge
triggering) dan flip-flop utama/pembantu (master/slave flip-flop).
Edge-triggered Flip-Flop
Seperti telah disebutkan di atas, salah satu cara untuk mengatasi race-around
condition adalah dengan mengembangkan edge-triggered flip-flop. Berikut adalah simbol
dari Positive-edge-triggered J-K FF yang berada dalam IC 74109. Tabel 1 di atas
sebenarnya menunjukkan perilaku F-F J-K jenis ini.

43
 5

PRESET

1 2
J Q

6
CLK

4 7
K Q

CLR

Tidak menyebabkan
perubahan pada keluaran

CLK

set reset toogle toogle

Gambar 3. Simbol dan bentuk pulsa masukan-keluaran Positive-edge-triggered JK-FF.

Flip-flop JK Utama/Pembantu (JK Master/Slave Flip-Flops)

Gambar 4 memperlihatkan cara membangun sebuah flip-flop JK utama/pembantu

(JK master/slave flip-flop) untuk menghindarkan kondisi osilasi. Cara kerjanya adalah
sebagai berikut.
 Pada saat pulsa clock diterapkan (CLK = 1), F-F master akan enable dan keluaran
akan berubah sesuai masukan J dan K. Tetapi saat itu pulsa clock yang masuk ke F-F

slave adalah CLK = 0, F-F slave akan disable, tidak ada perubahan pada keluaran.

 Pada akhir pulsa clock, CLK = 0 dan CLK = 1, F-F master akan disable dan F-F slave
akan enable. F-F slave akan merubah keluarannya sesuai dengan keluaran Q M dan

Q M . Jika QM = 1 dan Q M =0, maka Q = 1 dan Q = 0, atau sebaliknya.

44
  Jadi selama selang waktu detak, keluaran Q tidak akan berubah tetapi Q M
mengikuti logika J-K, pada akhir pulsa detak, nilai Q M akan ditransfer ke Q.

Q
SM QM R
J
Q

CLK

K QM Q
RM S
Q

FF Master FF Slave

Gambar 4. Master-Slave JK FF untuk menghindari osilasi

CLK

QM

QM

.
Gambar 5. Keluaran-masukan Master/Slave JK untuk menghindari osilasi.

Master/Slave JK Flip-Flops dengan edge-triggered flip-flop

Gambar 6 memperlihatkan cara lain membangun sebuah flip-flop JK
utama/pembantu (JK master/slave flip-flop). Cara kerjanya adalah sebagai berikut.
 Jika J=1 dan K=0, flip-flop utama diset pada saat pinggiran-positif pulsa lonceng
tiba. Keluaran Q M yang tinggi dari flip-flop utama mendrive masukan J pada flip-
flop pembantu, maka pada saat pinggiran-negatif pulsa lonceng tiba, flip-flop
pembantu diset, menyamai kerja flip-flop utama.

45
  Jika J=0 dan K=1, flip-flop utama direset pada saat pinggiran-positif pulsa lonceng

tiba. Keluaran Q M yang tinggi dari flip-flop utama menuju ke masukan K pada flip-

flop pembantu. Oleh karenanya, kedatangan pinggiran-negatif pulsa lonceng

mendorong flip-flop pembantu untuk reset. Sekali lagi, flip-flop pembantu
menyamai kerja flip-flop utama.
 Jika masukan J dan K pada flip-flop utama adalah tinggi, maka flip-flop ini toggle
pada saat pinggiran-positif pulsa lonceng tiba sedang flip-flop pembantu toggle
pada saat pinggiran-negatif pulsa lonceng tiba. Dengan demikian, apapun yang
dilakukan oleh flip-flop utama, akan dilakukan pula oleh flip-flop pembantu: jika
flip-flop utama diset, flip-flop pembantu diset; jika flip-flop utama direset, flip-flop
pembantu direset pula, namun waktunya selisih satu pulsa detak.

Gambar 6. Master-Slave JK FF dengan Positive-edge-triggered JK-FF.

Flip-flop J-K dalam IC 7473

Flip-flop JK yang terdapat di dalam IC 7473 disebut Negative-Edge-Triggered
Master/Slave J-K Flip-Flop (datasheet lain menyebutnya Positive Pulse-Triggered, yang
pada dasarnya hampir sama maknanya). Dalam satu IC 7473 terdapat dua Flip-Flop J-K
dengan konfigurasi kaki-kaki sebagai berikut.

46
 Gambar 7. Diagram koneksi IC 7473.
MENGEVALUASI KEBENARAN BILANGAN BINER BERSAMAAN DENGAN BILANGAN
DESIMAL DARI KELUARAN IC COUNTER SAAT RESET PADA KEADAAN KELUARAN
TERTENTU

Pencacah Biner
Flip-flop dapat dihubungkan untuk mendapatkan sebuah pencacah elektronik,
suatu unit yang mencacah banyaknya picu masukan. Gambar 1 memperlihatkan empat
buah flip-flop yang dirangkai menjadi satu rangkaian seri. Suatu gelombang segiempat
memicu flip-flop A. Perhatikan bahwa keluaran flip-flop A memicu flip-flop B, yang
selanjutnya keluarannya memicu flip-flop C, yang selanjutnya memicu flip-flop D. Semua
masukan J dan K dihubungkan ke + V cc. Ini berarti masing-masing flip-flop akan berubah
keadaan (toggle) akibat peralihan negatif pada masukan loncengnya.

Data input ( 1 )

J A J B J C J D
lonceng

Gambar 1. Pencacah biner asinkron 4-bit.

47
 Bila keluaran suatu flip-flop memicu flip-flop lainnya, pencacah tersebut disebut
pencacah kerut (ripple counter) atau pencacah tak serempak (asinkron); flip-flop A harus
berubah keadaan sebelum dia memicu flip-flop B; B harus berubah sebelum dia dapat
memicu C; dan seterusnya. Pemicu bergerak melalui flip-flop bagaikan riak gelombang
dalam air. Oleh sebab itu, waktu tunda rambatan keseluruhan merupakan jumlah masing -
masing waktu tunda. Jika masing-masing flip-flop dalam sebuah pencacah biner empat-bit
mempunyai tp sebesar 10 ns, tp keseluruhan adalah 40 ns.

Gambar 2. Bentuk gelombang dari rangkaian pencacah biner 4-bit

Apa yang terjadi pada saat masing-masing pulsa lonceng tiba? Marilah kita
asumsikan bahwa semua flip-flop pada mulanya direset sehingga menghasilkan keluaran-
keluaran 0. Dengan demikian, kondisi keluaran adalah D C B A = 0 0 0 0 sebelum datangnya
pulsa lonceng pertama.
Ketika lonceng pertama tiba, flip-flop A berubah keadaan pada titik perpindahan
menuju negatif pulsa tersebut. Maka, pada akhir daur masukan pertama, kondisi keluaran
adalah D C B A = 0 0 0 1. Keluaran A telah berpindah dari 0 ke 1, sehingga ini merupakan
perubahan positif. Bila dicatukan ke masukan lonceng flip-flop B, perubahan positif ini tidak
memberikan dampak karena masukan lonceng hanya memberikan tanggapan terhadap
perubahan menuju negatif.

48
 Ketika pulsa lonceng kedua tiba, flip-flop A kembali berubah keadaan pada
pinggiran-negatif gelombang segiempat masukan ini. Dalam perubahannya A berpindah
dari 1 ke 0, suatu perubahan negatif. Perubahan menuju negatif ini memicu flip-flop B; oleh
karenanya B berubah dari 0 ke 1. Perubahan menuju positif pada B ini tidak memberikan
dampak terhadap C. Maka, pada akhir pulsa lonceng kedua, kondisi keluaran keempat flip-
flop adalah D C B A = 0 0 1 0.
Setelah pulsa lonceng ketiga, A berubah dari 0 ke 1; perubahan menuju positif ini
tidak memberikan dampak terhadap flip-flop lainnya, maka kondisi keluaran adalah D C B
A = 0 0 1 1.
Pada pinggiran-positif pulsa lonceng keempat, A berubah dari 1 ke 0. Hal ini
menyebabkan B berubah dari 1 ke 0 pula. Selanjutnya, perubahan menuju-negatif pada B
mendorong C berubah dari 0 ke 1. Kondisi keluaran keempat flip-flop dengan demikian
menjadi D C B A = 0 1 0 0. Demikian seterusnya hingga pulsa lonceng terakhir.

49
 Tabel 1 Tabel kebenaran pencacah 4 bit
Pulsa Clock ke- D C B A
1 0 0 0 0
2 0 0 0 1
3 0 0 1 0
4 0 0 1 1
5 0 1 0 0
6 0 1 0 1
7 0 1 1 0
8 0 1 1 1
9 1 0 0 0
10 1 0 0 1
11 1 0 1 0
12 1 0 1 1
13 1 1 0 0
14 1 1 0 1
15 1 1 1 0
16 1 1 1 1

Pencacah Biner Menurun

Pencacah yang dibahas di atas akan mencacah dari nol ke satu, dan seterusnya, atau
disebut pencacah menaik. Tidak sulit untuk membuat sebuah pencacah yang mencacah
turun. Gambar 3 memperlihatkan sebuah rangkaian sebuah pencacah menurun 3-bit.
Perbedaan rangkaian tersebut dengan rangkaian pencacah menaik adalah masukan Clock

flip-flop kedua (dan seterusnya) mengambil keluaran Q dari flip-flop sebelumnya.

Selain dengan rangkaian tersebut, sebenarnya rangkaian pencacah pada Gambar 1
juga dapat difungsikan sebagai pencacah menurun, yaitu dengan cara mengambil keluaran

A , B , C , dan D . Silahkan Anda mencermati Gambar 2, dan mengambar sendiri keluaran

A , B , C , dan D seiring masuknya pulsa Clock.

50
 Data input ( 1 )

J A J B J C
lonceng

Gambar 3. Pencacah biner menurun asinkron 3-bit.

Gambar 4. Bentuk gelombang dari rangkaian pencacah biner menurun 3-bit

Pencacah Sinkron
Keterbatasan pada pencacah asinkron seperti dibahas di atas dapat diatasi dengan
pencacah sinkron atau pencacah paralel. Pada pencacah ini semua FF akan dipicu secara
simultan oleh pulsa masukan clock. Karena pulsa-pulsa masukan clock diumpankan pada
semua FF, maka suatu cara perlu dilakukan untuk mengendalikan kapan sebuah FF
mengalami toogle dan kapan FF tersebut tidak terpengaruh pulsa clock. Hal ini diperoleh
dengan menggunakan input J dan K seperti diperlihatkan pada Gambar 6, untuk pencacah
sinkron 4-bit, MOD-16.
Bila kita bandingkan rangkaian pencacah sinkron dengan pencacah asinkron yang
setara, kita dapat melihat perbedaaan-perbedaan sebagai berikut.
 Masukan CLK untuk semua FF dihubungkan menjadi satu sehingga sinyal masukan
clock diberikan kepada semua FF secara bersamaan.

51
  Hanya masukan J dan K dari flip-flop A (yang memberikan keluaran untuk LSB) yang
secara permanen dihubungkan dengan aras tinggi. Input J dan K dari FF yang lain
diberi masukan dari kombinasi output FF yang lain.
 Pencacah sinkron membutuhkan lebih banyak rangkaian dibandingkan pencacah
sinkron.

A A
AB ABC
Input “1” B
B C

J A J B J C J D

CLK CLK CLK CLK

K A K B K C K D

Clock

Gambar 6. Pencacah sinkron 4-bit dengan paralel carry.

Selanjutnya pencacah sinkron dapat dibagi menjadi dua jenis, yaitu yang
menggunakan series carry (ripple-through carry) dan yang menggunakan parallel carry.
Gambar 5 memperlihatkan pencacah sinkron dengan parallel carry, sedangkan pencacah
sinkron dengan series carry diperlihatkan di gambar rangkaian. Pada pencacah sinkron
dengan series carry, gerbang AND kedua (antara FF C dan FF D) harus menunggu keluaran
AND pertama, sehingga waktu propagasi pencacah sinkron dengan series carry lebih buruk
dari pencacah dengan parallel carry. Namun pencacah asinkron dengan parallel carry juga
mempunyai kelemahan, yaitu mensyaratkan fan-in yang tinggi pada gerbang AND (dua
masukan untuk gerbang AND pertama, tiga masukan untuk gerbang AND kedua, dan
seterusnya) dan beban yang berat untuk FF di bagian awal deret (pada pencacah 4-bit, fan
out untuk FF A adalah 4 -1 = 3, dan seterusnya).

Pencacah Desimal
Pada sistem digital, sebuah digit desimal bisa diwakili satu sekuens digit biner
dengan mekanisme penyandian (encoding) yang disebut Binary Coded Desimal (BCD).

52
Dengan BCD, sebuah digit desimal akan diwakili 4 bit yang dapat merepresentasikan digit
0 s/d 9. Walau kita dapat membangun pencacah dekade dengan menggunakan sandi-sandi
BCD lainnya, namun pada umumnya pencacah dekade menggunakan sandi BCD 8421. Pada
sandi BCD 8421, bit paling kanan (MSB) akan mempunyai bobot 8 (2 3), bit ke-2 mempunyai
bobot 4 (22), dan seterusnya.
Standar industri bagi pencacah dekade adalah 7490, suatu rangkaian terpadu skala -
sedang (MSI) dalam seri TTL 7400. 7490 mencacah dalam sandi BCD 8421 dari 0000 sampai
1001; kemudian pencacah ini reset ke nol. Rangkaian MSI yang terkenal ini secara umum
mempunyai disipasi daya sebesar 145 mW, waktu tunda rambatan sebesar 50 ns (keadaan
terburuk), keluaran totem-pole, serta ciri-ciri lain yang dijelaskan pada lembar datanya.
Untuk mencacah lebih dari 10, yang perlu kita lakukan adalah menggandengkan pencacah-
pencacah dekade.

Gambar 7. Pencacah desimal 7490.

MEMAHAMI FUNGSI MULTIVIBRATOR

Multivibrator adalah suatu rangkaian yang terdiri dari dua buah piranti aktif dengan
keluaran yang saling berhubungan dengan masukan yang lain. Umpan balik positif yang
dihasilkan menyebabkan piranti yang satu harus di cut off, sedangkan piranti yang lain
dipaksa melakukan penghantaran. Multivibrator dikelompokkan kedalam bistabil,
monostabil dan astabil. Rangkaian multivibrator bistabil memiliki ciri-ciri, bahwa rangkaian

53
ini tetap berada pada tingkatan (level) keluaran yang diberikan apabila tidak dikenakan
sinyal (trigger) dari luar. Penerapan sinyal dari luar akan menyebabkan perubahan keadaan,
dan tingkat keluaran ini akan tetap sampai ada sinyal dari luar berikutnya. Jadi rangkaian
bistabil memerlukan dua sinyal sebelum kembali kekeadaan awal. Multivibrator
monostabil atau one shot, menghasilkan satu pulsa dengan selang waktu tertentu dalam
menanggapi suatu sinyal trigger dari luar. Ini berarti bahwa hanya satu saja keadan stabil.
Penerapan trigger mengakibatkan perubahan keadaan kuasi stabil, yang berarti bahwa
rangkaian tetap berada pada keadaan kuasistabil pada selang waktu yang ditentukan dan
kemudian kembali kekeadaan awal. Akibatnya adalah sinyal trigger internal dibangkitkan
yang menghasilkan transisi keadaan stabil. Multivibrator astabil atau free running adalah
multivibrator yang memiliki dua keadaan kuasi stabil ( bukan keadaan stabil), dan kondisi
rangkaian berosilasi diantaranya. Dalam hal ini tidak diperlukan sinyal trigger luar untuk
menghasilkan perubahan keadaan. Karena sifat osilasi diantara dua keadaan ini, rangkaian
astabil digunakan untuk menghasilkan gelombang segi empat.
Multivibrator merupakan osilator. Sedangkan osilator adalah rangkaian elektronika yang
menghasilkan perubahan keadaan pada sinyal output. Osilator dapat menghasilkan clock / sinyal
pewaktuan untuk sistem digital seperti komputer. Osilator juga bisa menghasilkan frekuensi dari
pemancar dan penerima radio. Multivibrator adalah suatu rangkaian yang terdiri dari dua buah
piranti aktif dengan keluaran yang saling berhubungan dengan masukan yang lain. Umpan balik
positif yang dihasilkan menyebabkan piranti yang satu harus di cut off, sedangkan piranti y ang lain
dipaksa melakukan penghantaran. Multivibrator dikelompokkan kedalam bistabil, monostabil dan
astabil. Rangkaian multivibrator bistabil memiliki ciri-ciri, bahwa rangkaian ini tetap berada pada
tingkatan (level) keluaran yang diberikan apabila tidak dikenakan sinyal (trigger) dari luar.
Penerapan sinyal dari luar akan menyebabkan perubahan keadaan, dan tingkat keluaran ini akan
tetap sampai ada sinyal dari luar berikutnya. Jadi rangkaian bistabil memerlukan duasinyal sebelum
kembali kekeadaan awal.
Multivibrator monostabil atau one shot, menghasilkan satu pulsa dengan selang waktu
tertentu dalam menanggapi suatu sinyal trigger dari luar. Ini berarti bahwa hanya satu saja keadan
stabil. Penerapan trigger mengakibatkan perubahan keadaan kuasi stabil, yang berarti bahwa
rangkaian tetap berada pada keadaan kuasistabil pada selang waktu yang ditentukan dankemudian
kembali kekeadaan awal. Akibatnya adalah sinyal trigger internal dibangkitkan yang menghasilkan
transisi keadaan stabil.

54
 Multivibrator astabil atau free running adalah multivibrator yang memiliki dua keadaan
kuasi stabil ( bukan keadaan stabil), dan kondisi rangkaian berosilasi diantaranya. Dalamhal ini tidak
diperlukan sinyal trigger luar untuk menghasilkan perubahan keadaan. Karena sifat osil asi diantara
dua keadaan ini, rangkaian astabil digunakan untuk menghasilkan gelombang segi empat.
Pada dasarnya ada 3 jenis dari multivibrator, yaitu:
1. Astable Multivibrator
2. Monostable Multivibrator
3. Bistable Multivibrator

Multivibrator Astabil
Multivibrator (MV) adalah rangkaian pembangkit pulsa yang menghasilkan keluran
gelombang segi empat. Multivibrator diklasifikasikan menjadi multivibrator astabil,
bisatabil, dan monostabil.
Suatu multivibrator astabil juga disebut dengan multivibrator bergerak bebas.
Multivibrator astabil menghasilkan aliran kontinu pulsa-pulsa sebagaimana digambarkan
pada gambar dibawah ini.

Gambar 1. Keluaran Multivibrator Astabil

IC pewaktu 555 multiguna dapat digunakan sebagai multivibrator astabil. Gambar

rangkaian multivibrator astabil dari IC NE 555 ditunjukkan oleh gambar.

55
 Gambar 2. Rangkaian multivibrator astabil dari IC NE 555

Multivibrator merupakan jenis osilator relaksasi yang sangat penting. Rangkaian osilatorini
menggunakan jaringan RC dan menghasilkan gelombang kotak pada keluarannya.
Astabel multivibrator biasa digunakan pada penerima TV untuk mengontrol berkas elektron pada
tabung gambar. Pada komputer rangkaian ini digunakan untuk mengembangkan pulsa waktu.
Astable multivibrator atau disebut freerunning multivibrator adalah mutivibrator yang tidak
mempunyai stable state yang permanen. Setiap transistor secara bergantian saturated dan cut off.

Gambar 3. Rangkaian Multivibrator Astabil

Multivibrator difungsikan sebagai piranti pemicu (trigerred device) atau freerunning.

Multivibrator pemicu memerlukan isyarat masukan atau pulsa. Keluaran multivibrator dikontrol
atau disinkronkan (sincronized) oleh isyarat masukan. Astable multivibrator termasuk jenis free -
running.

56
 Gambar 4. Rangkaian multivibrator astable schmitt trigger

Sebuah multivibrator terdiri atas dua penguat yang digandeng secara silang.
Keluaran penguat yang satu dihubungkan dengan masukan penguat yang lain. Karena
masing-masing penguat membalik isyarat masukan, efek dari gabungan ini adalah berupa
balikan positif. Dengan adanya (positif) balikan, osilator akan “regenerative” (selalu
mendapatkan tambahan energi) dan menghasilkan keluaran yang kontinyu. Astabil
Multivibrator adalah suatu rangkaian yang mempunyai dua state dan yang berosilasi secara
kontinu guna menghasilkan bentuk gelombang persegi atau pulsa dioutputnya. Pada
multivibrator astabil, outputnya tidak stabil pada setiap state, tapi akan berubah secara
kontinudari 0 ke 1 dan dari 1 ke 0. Prinsip ini sama dengan rangkaian osilator dan kondisi
ini sering disebut dengan free running.
Operasi dari osilator seperti pada gambar Rangkaian Multivibrator Astabil Schmitt
Trigger adalah:
1. Tegangan supply IC dalam keadaan hidup/ ON, sehingga Vkap adalah 0 V dan Vout akan
tinggi/ sama dengan tegangan IC ≈5 V.
2. Kapasitor akan mulai mengisi yang sama dengan tegangan Vout.
3. Ketika Vkap menuju tegangan positif (VT+) dari schmitt trigger yaitu sebesar 5 V, maka
output
4. Dari Schmitt akan berubah menjadi rendah (≈0 V).
5. Karena Vout ≈ 0 V, maka akan terjadi pengosongan kapasitor terhadap 0 V.
6. Ketika Vka pdrop menuju tegangan negatif (VT-), maka output Schmitt akan kembali
menjadi tinggi.
7. Kejadian seperti ini akan terus berulang, dimana saat pengisian tegang an kapasitor
menjadi VT+ dan saat pengosongan tegangan kapasitor turun menjadi VT-.

57
 Adapun bentuk gelombang dari Vout dan Vkapasitor dapat dilihat pada gambar
dibawah.

Gambar 2. bentuk gelombang dari Vout dan Vkapasitor

Multivibrator Monostabil
Multivibrator monostable : disebut juga multivibrator one-shoot, menghasilkan pulsa
output tunggal pada waktu pengamatan tertentu saat mendapat trigger dari luar. Monostable
multivibrator memiliki satu kondisi stabil sehingga sring juga disebut sebagai multibratorone-shot.
Saat osilator terpicu untuk berubah ke suatu kondisi pengoperasian, maka pada waktu singkatakan
kembali ke titik awal pengoperasian. Konstanta waktu RC menentukan periode waktu perubahan
keadaan. Monostable multivibrator termasuk jenis osilator triggered.
Skema rangkaian monostable multivibrator diperlihatkan pada gambar.Rangkaianmemiliki
dua kondisi yaitu kondisi stabil dan kondisi tak stabil. Rangkaian akan rileks pada kondisi stabil saat
tidak ada pulsa. Kondisi tak stabil diawali dengan pulsa pemicu pada masukan. Setelahselangwaktu
2 1 0,7 ´ R C , rangkaian kembali ke kondisi stabil. Rangkaian tidak mengalami perubahan sampai
ada pulsa pemicu yang datang pada masukan.
Pada multivibrator monostable, kondisi one-shoot mempunyai satu state stabil, dimana ini terjadi
jika clock berada pada negative edge trigger (tergantung jenis IC-nya). Saat mendapat trigger, Q
menjadi LOW pada panjang t tertentu (tw), selanjutnya berubah ke nilai sebaliknya (HIGH), hingga
bertemu lagi dengan negative edge trigger berikutnya dari clock. Salah satu IC Multivibrator
monostable adalah 74121.
Multivibrator monostabil adalah suatu rangkaian yang banyak dipakai untuk
membangkitkan pulsa output yang lebarnya dan amplitudonya tetap. Multivibrator monostabil ini
dapat dibuat dengan menggunakan komponen-komponen tersendiri atau dapat diperoleh dalam
paket terintegrasi.

58
 Gambar 3. Multivibrator monostable dengan gerbang NAND

Cara kerja rangkaian tersebut adalah:

1. Ketika tegangan diberikan, anggaplah bahwa dalam keadaan tinggi, Q = rendah, = tinggidan
pada C terjadi pengosongan tegangan, sehingga titik D = tinggi.
2. Jika diberikan pulsa negatif pada, maka Q menjadi tinggi dan = rendah.
3. Tegangan kapasitor akan berubah dengan segera dan titik D akan drop menjadi 0 V.
4. Karena pada titik d = 0 V, maka akan menyebabkan salah satu input pada gerbang 1 menjadi
rendah, meskipun di trigger menjadi tinggi. Oleh karena itu Q tetap dalam keadaan tinggi dan =
rendah.
5. Beberapa lama kemudian akan terjadi pengisian kapasitor terhadap VCC. Ketika tegangan
kapasitor pada titik D menuju level tegangan input (VIH) dari gerbang 1 dalam keadaan tinggi,
maka Q akan menjadi rendah dan menjadi tinggi.
6. Rangkaian kembali pada state yang stabil, sampai munculnya sinyal trigger dari. Dan pada
kapasitor terjadi lagi pengosongan tegangan ≈ 0 V.
Bentuk gelombang pada gambar menunjukkan karakteristik input/output dari rangkaian
dan akan digunakan untuk membangun suatu persamaan untuk menentukan tw.Pada kondisi
state stabil( = tinggi), tegangan pada titik D akan sama dengan VCC.

Gambar 4 input output rangkaian multivibrator monostable dengan gerbang NAND

59
 Gambar menunjukkan rangkaian monostabil. Pada mode ini, pengatur waktu
menghasilkan suatu pulsa yang tetap tegangan picu di bawah Vcc/3. Ketika tegangan clock
picu berlaku pada pin ke 2 tegangan akan jatuh di bawah Vcc/3 sedang keluaran timer
adalah rendah,timer internal flip flop discharge Tr. batal/mulai dan menyebabkan keluaran
timer menjadi tinggi dengan membebankan kapasitor C1 yang eksternal dan menentukan
keluaran flip flop pada waktu yang sama.
Tegangan pada kapasitor eksternal C1,VC1 meningkat secara exponensial dengan waktu
yang konstan t=RA*C dan 2Vcc/3 pada td=1.1RA*C. Karena kapasitor C1dibebankan pada
resistor RA. Semakin besar konstanta waktu maka semakin besar pula RAC , sehingga VC1
mencapai 2Vcc/3. dengan kata lain, kontanta waktu RAC mengendalikan lebar pulsa
keluaran.

Ketika tegangan yang diberikan pada kapasitor C1 mencapai 2Vcc/3, pembanding

di terminal picu mereset flip flop. Pada waktu ini, C1 mulai untuk discharging dan output
timer berubah ke logika rendah. Dengan cara ini, timer beroperasi dalam pengulangan
monostabil. Gambar 2 menunjukan hubungan waktu konstan pada RA dan C. Gambar 3
menunjukan bentuk gelombang yang umum sepanjang operasi yang yang monostabil.

60
Multivibrator bistable:
Disebut sebagai multivibrator bistable apabila kedua tingkat tegangan keluaran
yang dihasilkan oleh rangkaian multivibrator tersebut adalah stabil dan rangkaian
multivibrator hanya akan mengubah kondisi tingkat tegangan keluarannya pada saat
dipicu.
Bisatable Multivibrator : ditrigger oleh sebuah sumber dari luar (external source)
pada salah satu dari dua state digital. Ciri khas dari multivibrator ini adalah state-nya tetap
bertahan pada nilai tertentu, sampai ada trigger kembali yang mengubah ke nilai yang
berlawanan. SR Flip-flop adalah contoh multivibrator bistable. Bistable multivibrator
mempunyai dua keadaan stabil. Pulsa pemicu masukan akan menyebabkan rangkaian
diasumsikan pada salah satu kondisi stabil. Pulsa kedua akan menyebabkan terjadinya
pergeseran ke kondisi stabil lainnya. Multivibraator tipe ini hanya akan berubah keadaan
jika diberi pulsa pemicu. Multivibrator ini sering disebut sebagai flip-flop. Ia akan lompat ke
satu kondisi (flip) saat dipicu dan bergeser kembali ke kondisi lain (flop) jika dipicu.
Rangkaian kemudian menjadi stabil pada suatu kondisi dan tidak akan berubah atau toggle
sampai ada perintah dengan diberi pulsa pemicu.
Multivibrator ini disebut juga dengan flip flop atau latch (penahan) yang
mempunyai dua state. Flip flop merupakan elemen dasar dari rangkaian logika sekuensial.
Output dari flip flop tergantung dari keadaan rangkaian sebelumnya.

Gambar 5. Diagram menunjukkan trigger pulsa 3 buah input.Sesudah pulsa ke tiga

outputnya tetap tinggi

Pada dasarnya multivibrator adalah dua amplifier dengan feedback positif dari output
amplifier kedua ke input amplifier yang pertama. Multivibrator ini mempunyai dua keadaan stabil.

61
 Gambar 6. Multivibrator Bistable

Keadaan stabil pertama adalah bila Tr1 tidak menghantar, maka Basis Tr2 pasti pada
posisi low dan berarti Tr2 menghantar. Keadaan ini stabil sampai ada switching pulse yang
mengakibatkan Tr1 menghantar, dengan begitu Tr2 tidak menghantar dan terjadilah
keadaan stabil kedua.
Merancang Multivibrator Digital Dengan Gerbang Logika. Dalam elektronika digital
saklar transistor dikembangkan menjadi gelombang-gelombang logika, selanjutnya
gelombang logika dikembangkan menjadi berbagai bentuk multivibrator. Ada empat
macam multivibrator tiga diantaranya yaitu: astabil, monostabil dan picu Schmitt.
Astabil berfungsi sebagai osilator relaksasi yang dapat digunakan sebagai pembangkit
isyarat dan pembangkit Clock. Monostabil mempunyai satu keadaan stabil sehi ngga dapat
digunakan untuk menghasilkan pulsa dengan lebar tertentu oleh adanya transisi logika.
Sedangkan Picu Schmitt berubah keadaan bila isyarat masukan melampaui suatu harga
tegangan tertentu. Picu Schmitt tak lain adalah komparator dengan histeresis sehingga
dapat digunakan sebagai komparator jendela dengan waktu naik yang cepat serta dapat
digunakan sebagai astabil.

62
 MEMAHAMI KOMPONEN REGISTER GESER

Register merupakan blok logika yang sangat penting dalam kebanyakan sistem
digital. Register sering digunakan untuk menyimpan (sementara) informasi biner yang
muncul pada keluaran sebuah matriks pengkodean. Di samping itu, register sering
digunakan untuk menyimpan (sementara) data biner yang sedang didekode. Maka register
membentuk suatu kaitan yang sangat penting antara sistem digital utama dan kanal-kanal
masukan/keluaran.
Register biner juga membentuk basis bagi beberapa operasi aritmatika yang sangat
penting. Sebagai contoh, operasi-operasi komplementasi, perkalian, dan pembagian
seringkali diwujudkan dengan menggunakan register.
Register tidak lebih daripada sekelompok flip-flop yang dapat digunakan untuk menyimpan
sebuah bilangan biner. Harus terdapat sebuah flip-flop bagi masing-masing bit dalam
bilangan biner tersebut. Tentunya flip-flop harus dihubungkan sedemikian hingga bilangan
biner dapat dimasukkan (digeser) ke dalam register dan juga digeser ke luar. Sekelompok
flip-flop yang dihubungkan untuk melaksanakan salah satu atau kedua fungsi ini disebut
register geser (shift register).
Terdapat dua metoda untuk menggeser informasi biner ke dalam suatu register. Yang
pertama berkenaan dengan penggeseran informasi ke dalam register bit demi bit secara
seri (berderet) dan metoda ini mengarah kepada pengembangan register geser seri (serial
shift register). Metoda yang kedua berkenaan dengan penggeseran semua bit ke dalam
register pada saat yang sama dan mengarah kepada pengembangan register geser paralel
(parallel shift register).

63
 C.

Gambar Rangkaian 1. Register geser serial in-paralel out dan Serial in-serial out

64
Gambar Rangkaian 2. Konvertor data serial ke paralel 8 bit

65
Latihan uraian
Dari rangkaian register Gambar 1 dan Gambar 2 di atas dapat dilakukan latihan
menggunakan tabel seperti berikut.
Tabel 1. Tabel percobaan register geser serial in-paralel out
No. Serial-in pada clock ke- OUTPUT
1 2 3 4 A0 B0 C0 D0
1 1 1 1 0
2 1 1 1 1
3 1 1 0 0
4 1 1 0 1
5 1 0 1 0
6 1 0 1 1
7 1 0 0 0
8 1 0 0 1

Tabel 2. Tabel percobaan register geser serial in-serial out

No. Serial in pada clock ke: OUTPUT (D0) pada clock ke:
1 2 3 4 5 6 7 1 2 3 4 5 6 7
1 1 1 1 0 0 0 0
2 1 1 1 1 0 0 0
3 1 1 0 0 0 0 0
4 1 1 0 1 0 0 0
5 1 0 1 0 0 0 0
6 1 0 1 1 0 0 0
7 1 0 0 0 0 0 0
8 1 0 0 1 0 0 0

66
 Tabel 3. Tabel percobaan konvertor serial ke parallel 8 bit
Serial Clock Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
in ke:
1 1
1 2
0 3
1 4
1 5
0 6
1 7
0 8

67
 MENERAPKAN RANGKAIAN LOGIKA SEBAGAI KONTROL MOTOR STEP

Register merupakan blok logika yang sangat penting dalam kebanyakan system
digital. Register sering digunakan untuk menyimpan (sementara) informasi biner yang
muncul pada keluaran sebuah matriks pengkodean. Di samping itu, register sering
digunakan untuk menyimpan (sementara) data biner yang sedang didekode. Maka register
membentuk suatu kaitan yang sangat penting antara system digital utama dan kanal -kanal
masukan/keluaran.
Register biner juga membentuk basis beberapa operasi aritmatika yang sangat
penting. Sebagai contoh, operasi-operasi komplementasi, perkalian dan pembagian
seringkali diwujudkan dengan menggunakan register.
Register geser dengan sangat mudah dapat dimodifikasi untuk membentuk
berbagai jenis pecacah. Pecahan-pecahan ini memberikan beberapa keuntungan yang
sangat berbeda.
Register Geser seri (Serial Shift Register)
Register tidak lebih daripada sekelompok flip-flop yang dapat digunakan untuk
menyimpan sebuah bilangan biner. Harus terdapat sebuah flip-flop bagi masing-masing bit
dalam bilangan biner tersebut. Tentunya flip-flop harus dihubungkan sedemikian hingga
bilangan biner dapat dimasukan keluar dan kedalam register. Sekelompok flip-flop yang
dihubungkan untuk melaksanakan salah satu atau kedua fungsi ini disebut register geser (
shift regester).
Shift Register adalah suatu register yang mempunyai kemampuan untuk menggeser
data 1 bit ke kiri atau ke kanan setiap kali mendapat satu pulsa clock. Secara umum
terdapat 3 jenis shift register, yaitu :
1. Shift-Left Register, yaitu suatu register yang dapat menggeser data 1 bit ke kiri setiap
kali mendapat pulsa satu clock.
2. Shift-Right Register, yaitu suatu register yang dapat menggeser data 1 bit ke kanan
setiap kali mendapat pulsa satu clock.
3. Shift-Left/Right Register, yaitu suatu register yang dapat menggeser data 1 bit ke kiri
atau ke kanan setiap kali mendapat pulsa satu clock; tergantung kepada level logic yang
diberikan pada “Mode Input” dari register tersebut.

68
Ditinjau dari cara pemasukan dan pengeluaran data, terdapat 4 jenis shift register, yaitu :
1. Shift Register SISO (serial in serial out), yaitu shift register yang dapat menerima dan
mengeluarkan data secara seri. Untuk memasukkan dan mengeluarkan data secara seri
diperlukan sebanyak n pulsa clock.
2. Shift Register SIPO (serial in paralel out), yaitu shift register yang dapat menerima data
secara seri dan mengeluarkan data secara paralel.
3. Shift Register PISO (paralel in serial out), yaitu shift register yang dapat menerima data
secara paralel dan mengeluarkan data secara seri.
4. Shift Register PIPO (paralel in paralel out), yaitu shift register yang dapat menerima dan
mengeluarkan data secara paralel.
Terdapat dua metode untuk menggeser informasi biner kedalam suatu register.
Yang pertama berkenaan dengan pergeseran informasi kedalam register bit demi bit secara
seri (berderet) dan metode ini mengarah kepada pengembangan register geser seri (serial
shift register). Metode yang kedua berkenaan dengan penggeseran semua bit ke dalam
register pada saat yang sama dan mengarah kepada pengembangan register geser paralel
(paralel shift register). Register geser dibahas dalam bagian ini, dan register paralel dibahas
dalam bagian selanjutnya.

69
 KOMPARATOR DAN PERSAMAAN LOGIKA

Rangkaian Comparator adalah satu jenis penerapan rangkaian kombinasional yang

mempunyai fungsi utama membandingkan dua data digital. Hasil pembandingan itu
adalah, sama, lebih kecil, atau lebih besar. Dari dua data digital yang hanya terdiri dari
1 bit yang dibandingkan, kemudian dapat diperluas menjadi dua data digital yang terdiri
dari lebih dari 1 bit seperti dua bit, tiga bit, dst.
Komparator banyak digunakan misalnya pada mesin penyeleksi surat, baik ukuran
dimensinya, berat surat, kode area (berdasarkan bar-code), dsb. Berikut contoh Gambaran
rangkaian komparator 1-bit

a b
Gambar 1. Rangkaian Komparator 1-bit (a) Rangkaian Jadi, dan (b) Rangkaian dari
Gerbang Logika

Data angka umumnya paling sedikit terdiri dari dua bit. Namun di dalam bilangan
desimal, angka yang terbesar yang dapat diwakili oleh dua bit ini ialah angka 3 (‘11’ dalam
sistem biner). Apabila kita ingin membandingkan angka-angka yang lebih besar
tentunya sistem pembanding itu tidak dapat digunakan lagi sehingga kita perlu
rnerancang sistem yang baru yang sesuai dengan kebutuhan. Jadi setiap ada perubahan
untuk membandingkan angka yang lebih besar yang diluar kemampuan sistem
pembanding tersebut, kita harus merancangnya lagi. Hal sepertinya tidaklah
menguntungkan. Oleh karena itulah kita harus rancang suatu sistem pembanding

70
sedemikian rupa sehingga setiap sistem ini dapat saling dihubungkan satu sama lain untuk
membentuk sistem pembanding yang lebih besar. Dengan kata lain, untuk
kepentingan pembandingan yang dapat mengakomodasi semua bilangan, maka
harus dirancang satu sistem praktis untuk itu.

Komparator untuk Dua bit data

Misalkan diinginkan merancang suatu alat pembanding (comparator) yang akan

membandingkan dua angka dan memberkan hasilnya, yaitu angka yang satu lebih kecil,
lebih besar, atau sama dengan angka yang satunya. Sistem pembanding ini digambarkan
secara garis besar sebagai sebuah kotak hitam yang hanya diketahui fungsinya saja.
Kotak hitam dari sistem ini dapat dilihat pada Gambar 2. Sistem pembanding ini
mempunyai 2 Input A dan B yang masing-masing terdiri dan 2 bit dan 3 output yang
masing-masing terdi
ri dari 1 bit untuk menunjukkan hasil perbandingan tersebut yaitu, A>B, A<B, dan A=B.
Cara kerja sistem ini sangatlah sederhana. Setiap waktu hanya ada satu output yang
bernilai BENAR. Output A>B akan bernilai ‘1’ apabila nilai A lebih besar dari B. Demiki
an juga halnya dengan output A<B dan A=B yang bernilai ‘1’ apabila nilai A lebih kecil
dari B dan apabila nilai A sama dengan B. Gambar 3 menggambarkan tabel
kebenaran dari sistem ini.

Gambar 2. Diagram blok rangkaian komparator

Tabel kebenaran sistem komparator

71
Sistem ini akan mempunyai 3 persamaan logika karena adanya 3 output. Oleh karena itu
akan sederhanakan dan peroleh persamaan logikanya satu persatu. Gambar berikut
menunjukkan penyederhanaan dan persamaan logika yang di peroleh untuk output-
output A > B, A < B, dan A = B.

Persamaan logika untuk A > B= A1.B1’+A0.B1’.B2’+A1.A0.B0’

72
Persamaan logika untuk A < B= A1’.B1+A1.A0’.B0+B1.B0.A0’

Persamaan logika untuk A = B= A1’.A0’.B1’.B0’+A1’.A0.B1’.B0+A1.A0’.B1.B0’+A1.A0.B1.B0

Jika diperhatikan, persamaan logika dari ketiga output tersebut dinyatakan dalam 4
variabel inputnya yaitu A1, A0, B1, dan B0. Hal ini menunjukkan bahwa setiap outputnya
tergantung pada input-inputnya. Di dalam mendesain sistem pembanding yang
sebenarnya dengan menggunakan komponen-komponen digital, kita ingin berusaha
untuk mengurangi jumlah ICs/komponen yang digunakan. Suatu penghematan yang jelas
dan mudah di peroleh dengan mengamati persamaan-persamaan logika yang di peroleh
adalah dengan adanya kanonical term yang sama di antara persamaan-persamaan
logika tersebut. Sebagai contohnya dalam desain sistem pembanding ini ialah kanonikal
term A0.A1.B0 yang terdapat pada persamaan logika untuk output A > B dan A < B. Hal ini

73
berarti bahwa hanya satu rangkaian yang perlu dibangun untuk kanonikal term ini sehingga
output A > B dan A < B akan menggunakannya bersama.
Perlu diingat juga bahwa pada sistem ini hanya akan ada satu output yang akan
bernilai BENAR=1 untuk setiap kombinasi inputnya; sebagai contohnya untuk input 01
(A1 & A0) dan 11 (B1 & B0) hanya output A < B yang akan bernilai BENAR=1. Dengan
menyadari hal semacam ini, maka akan menolong kita untuk mengetahui apabil a
sistem tersebut tidak bekerja dengan semestinya misalnya jika output A < B dan A = B
memberikan nilai BENAR untuk contoh input di atas tadi.

MENJELASKAN FUNGSI RANGKAIAN MULTIPLEXER

Multiplexer dapat didefinisikan sebagai suatu rangkaian logika yang dapat

menerima beberapa saluran data input yang terdiri dari 1 bit/lebih secara paralel dan pada
outputnya hanya dilewatkan salah satu saluran data yang terpilih. Saluran data input yang
terpilih dikontrol oleh beberapa saluran control yang sering disebut sebagai saluran pemilih
(input select). Jumlah saluran control berkaitan erat dengan jumlah saluran data input yang
akan dikontrol. Multiplekser sering juga disebut dengan selector data. Diagram sebuah
multiplekser secara umum :

Io Saluran
I1 data output
MUX Y

IN-1
Saluran
data input S
Saluran kontrol

contoh multiplekser 8 kanal 1 bit :

74
 Io
I1
I2 MUX
I3 Y
I4 8 kanal
I5 1 bit
I6
I7

S2 S1 So
Latihan :
1. Rancanglah sebuah MUX 2 kanal 1 bit.

Jawab :

A
MUX
2 kanal 1 bit Y

Tabel kebenaran MUX 2 kanal 1 bit

Selector (S) Output (Y)
0 S’A
1 SB

Rangkaian dalam MUX 2 kanal 1 bit

75
 A

2. Rancanglah MUX 8 kanal 1 bit.

Jawab :

Io
I1
I2 MUX
I3 Y
I4 8 kanal
I5 1 bit
I6
I7

S2 S1 So

Tabel kebenaran MUX 8 kanal 1 bit

S2 S1 S0 Output (Y)
0 0 0 I0
0 0 1 I1
0 1 0 I2
0 1 1 I3
1 0 0 I4
1 0 1 I5
1 1 0 I6
1 1 1 I7

Rangkaian dalam MUX 8 kanal 1 bit

76
 MENGANALISA FUNGSI RANGKAIAN DEKODER

Encoder adalah suatu rangkaian logika yang berfungsi untuk mengkonversikan kode
yang lebih dikenal oleh manusia ke dalam kode yang kurang dikenal manusia. Decoder
adalah suatu rangkaian logika yang berfungsi untuk mengkonversikan kode yang kurang
dikenal manusia kedalam kode yang lebih dikenal manusia.

Contoh

77
A. Encoder Oktal ke Biner
ENCODER oktal ke biner ini terdiri dari delapan input, satu untuk masing -masing
dari delapan angka itu, dan tiga output yang menghasilkan bilangan binernya yang sesuai.
Rangkaian itu terdiri dari gerbang OR. Berikut tabel kebenarannya.

Diandaikan hanya ada satu saluran input dengan logik 1 untuk setiap kalinya, seelain
dari itu input tersebut tidak mempunyai arti. Tampak bahwa rangkaian itu mempunyai
delapan input yang dapat memberikan 2 8 kemungkinan kombinasi, tetapi hanya delapan
kombinasi yang mempunyai arti.

78
B. Decoder Biner ke Octal
Pada decoder dari biner ke oktal ini terdapat tiga input yaitu A, B dan C yang
mewakili suatu bilangan biner tiga bit dan delapan output yang yaitu D0 sampai dengan D7
yang mewakili angka oktal dari 0 sampai dengan

Dalam hal ini unsur informasinya adalah delapan angka oktal. Sandi untuk informasi
diskrit ini terdiri dari bilangan biner yang diwakili oleh tiga bit. Kerja dekorder ini dapat lebih
jelas tampak dari hubungan input dan output yang ditunjukan pada tabel kebenaran
dibawah ini. Tampak bahwa variabel outputnya itu hanya dapat mempunyai sebuah logk 1
ntuk setiap kombinasi inputnya. Saluran output yang nilainya sama dengan 1 mewakili
angka oktal yang setara dengan bilangan biner pada saluran inputnya

79
C. Peraga 7 segmen
Untuk menampilkan bilangan yang dikeluarkan oleh decoder akan dapat dipakai
sebuah penampil 7-segmen (seven segment display). Penampil ini terdiri dari 7-segmen
yang tersusun membentuk angka-angka, ditunjukkan pada Gb.C1.

a
/

f b
g
/

e c

Gb.C1
d
Cara mengidentifikasi segmen-segmen dalam penampil 7-segmen
Segmen-segmen ditandai dengan huruf-huruf a, b, c, d, e, f dan g. setiap segmen
dapat diisi sebuah filamen yang akan berpijar apabila diaktifkan. Jenis penampil semacam
ini disebut penampil pijar (incandescent display). Cara memijarkan tidak beda dengan
lampu-lampu pijar biasa.
Jenis penampil lain adalah yang segmen-segmennya mengandung tabung gas (gas
discharge tube), yang beroperasi dengan tegangan tinggi. Penampil ini berpendar dengan
warna jingga. Ada pula penampil pendaran (fluorescent tube) yang mengeluarkan cahaya
kehijauan, dan beroperasi dengan tegangan rendah.
Penampil yang banyak dipakai adalah yang menerapkan LED (Light Emitting Diode).
Untuk menyalakan LED diterapkanlah sirkit seperti pada Gb.C2. R=150Ω berfungsi untuk
membatasi arus agar bertahan pada 20mA. Tanpa R, LED akan terbakar. Pada LED akan
terdapat tegangan kira-kira 1,7V.

R
5V 150

1,7V

I=20
mA

Gb.C2. Sirkit untuk menyalakan LED

80
 150 a
a
/

f
f g b
Katoda

Anoda
g
/

d
e c
c
d

5V

Gb.C3 Asas menyalakan LED.

LED yang dibumikan (lewat R=150 Ω) akan menyala

Setiap segmen didalam penampil pada Gb.C1 berisi satu LED. Adapun asasnya
hubungan LED ditunjukkan dalam Gb.C3, yaitu anoda-anoda disatukan dan diberi potensial
+Vcc (5V). katodalah yang diberi logik 0 atau 1 dari dekoder lewat R=150Ω. Apabila saklar
ditutup, maka katoda yang bersangkutan memperoleh logik 0 dan LED itupun menyala,
sebab sirkit baterai tertutup. Pada Gb.C4 ditunjukkan angka-angka yang akan dapat
ditampilkan oleh tujuh segmen.

Gb.C4

81
2. Angka-angka yang akan dapat ditampilkan oleh 7-segmen

Sebagai contoh, untuk menyalakan atau menampilkan angka 6, maka saklar a, c, d,

e, f, dan g harus ditutup, sehingga segmen-segmen a, c, d, e, f, dan g pun menyala. Dalam
pelaksanaan praktek, segmen-segmen a hingga g dikoneksikan langsung pada keluaran a
hingga g pada dekoder. Keluaran yang aktif akan meng-ground-kan segmen yang
berkoneksi padanya, sehingga segmen tersebut menyala. Contoh, keluaran pada dekoder
(a, b, c) aktif, maka output-output itu masing-masing meng-ground-kan katodanya LED
yang ada di segmen a, b, dan c, sehingga tampilah 7.

C. Decoder BCD ke Desimal

Rangkaian Dekoder BCD ke desimal ditunjukan pada gambar D2. Unsur informasi
dalam hal ini adalah sepuluh angka desimal yang diwakili oleh sandi BCD. Masing-
masing keluarannya sama dengan 1 hanya bila variabel masukannya membentuk suatu
kondisi bit yang sesuai dengan angka desimal yang diwakili oleh sandi BCD itu. Tabel
D2 menunjukkan hubungan masukan dan keluaran dekoder tersebut. Hanya sepuluh
kombinasi masukan pertama yang berlaku untuk penentuan sandi itu, enam
berikutnya tidak digunakan dan menurut definisi, merupakan keadaan tak acuh. Jelas
keadaan tak acuh itu pada perencanaannya digunakan untuk menyederhanakan fungsi
keluarannya, jika tidak setiap gerbang akan memerlukan empat masukan. Untuk
kelengkapan analisis tabel D2 memberikan semua keluaran termasuk enam kombinasi
yang tidak terpakai dalam sandi BCD itu; tetapi jelas keenam kombinasi tersebut tidak
mempunyai arti apa-apa dalam rangkaian itu.
Dekoder dan enkoder itu banyak sekali dipakai dalam sistem digital. Dekoder
tersebut berguna untuk memperagakan unsur informasi diskret yang tersimpan dalam
register. Misalnya suatu angka desimal yang disandikan dalam BCD dan tersimpan dalam
register empat sel dapat diperagakan dengan pertolongan rangkaian dekoder BCD ke
desimal dimana keluaran keempat sel biner tersebut diubah sehingga menyalakan 10
lampu penunjuk. Lampu penunjuk itu dapat berupa angka peraga (display digit), sehingga
suatu angka desimal akan menyala bila keluaran dekoder yang sesuai adalah logika 1.
Rangkaian dekoder juga berguna untuk menentukan isi register dalam proses pengambilan

82
keputusan. Pemakaiannya yang lain adalah untuk membangkitkan sinyal waktu da n sinyal
urutan untuk keperluan pengaturan.
Tabel D2
Tabel kebenaran decoder BCD ke desimal
Masukan Keluaran
w x y z D0 D1 D2 D3 D4 D5 D6 D7 D8 D9
0 0 0 0 1 0 0 0 0 0 0 0 0 0
0 0 0 1 0 1 0 0 0 0 0 0 0 0
0 0 1 0 0 0 1 0 0 0 0 0 0 0
0 0 1 1 0 0 0 1 0 0 0 0 0 0
0 1 0 0 0 0 0 0 1 0 0 0 0 0
0 1 0 1 0 0 0 0 0 1 0 0 0 0
0 1 1 0 0 0 0 0 0 0 1 0 0 0
0 1 1 1 0 0 0 0 0 0 0 1 0 0
1 0 0 0 0 0 0 0 0 0 0 0 1 0
1 0 0 1 0 0 0 0 0 0 0 0 0 1
1 0 1 0 0 0 1 0 0 0 0 0 1 0
1 0 1 1 0 0 0 1 0 0 0 0 0 1
1 1 0 0 0 0 0 0 1 0 0 0 1 0
1 1 0 1 0 0 0 0 0 1 0 0 0 1
1 1 1 0 0 0 0 0 0 0 1 0 1 0
1 1 1 1 0 0 0 0 0 0 0 1 0 1

83
 D0 =w’x’y’z’

D1 =w’x’y’z

D2 =X’YZ’
W

D3 =X’YZ

D4 =XY’’Z
X

D5 =XY’Z

D6 =XYZ’
Y

D7 =XYZ

D8 =WZ’

D9 =WZ
Z

Gb.D2

Dekoder BCD ke decimal

Decoder BCD ini ada 2 macam yaitu yang outputnya aktif level tinggi dan yang
outputnya aktif rendah sehingga membutuhkan 7 segmen yang berbeda. Untuk aktif level
tinggi menggunakan 7 segmen kommon katoda, sedangkan untuk aktif level rendah
menggunakan 7 segmen kommon anoda.

84
Contoh

Rangkaian Decoder BCD to 7 segmen kommon anoda

Tabel Kebenaran Decoder common anoda

Tabel Kebenaran Decoder common katoda

85
 Dengan demikian untuk peraga 7 segmen jenis common cathode memerlukan
decoder dengan output jenis active high untuk menyalakan setiap segmennya, sedangka n
untuk peraga 7 segmen jenis common anode memerlukan decoder dengan output jenis
active low.

86