simulasi,
penambahan waktu
dalam model
simulasi,
pertimbangan
pemrograman dan
struktur
Verfikasi Model Simulasi
• Verifikasi bertujuan untuk membuktikan
bahwa sesuatu ada atau benar, atau untuk
memastikan bahwa sesuatu adalah benar
(Verify : to prove that something exists or is
true, or to make certain that something is
correct)
• Menurut Sargent (1999) verifikasi model
yang terkomputerisasi (computerized)
memastikan bahwa pemrograman komputer
dan implementasi model konseptual adalah
benar. Untuk membantu memastikan bahwa
sebuah program komputer adalah benar,
desain program dan prosedur pengembangan
pada bidang software engineering sebaiknya
digunakan dalam pengembangan dan
implementasi program komputer.
• Terdapat beberapa hal yang harus diperhatikan dalam
melakukan verifikasi pada model logika, diantaranya:
• Apakah kejadian telah direpresentasikan dengan
benar?
• Rumus matematika dan relasi apakah sudah benar?
• Ukuran statistic apakah sudah dirumuskan dengan
benar?
• Terdapat beberapa hal yang harus diperhatikan dalam
melakukan verifikasi pada model computer atau
simulasi, diantaranya:
• Apakah semua aspek mode logika telah dimuat oleh
kode computer?
• Apakah perhitungan statistic dan rumus telah
dilakukan dengan benar?
• Apakah model mengandung kesalahan pengkodean?
Verifikasi Model Komputer
• Terdapat beberapa teknik dalam melakukan Verifikasi Progam,
yaitu: