ELEKTRONIK DIGITAL

Disusun Oleh :

 EKA SUSANTO (13121001)

 SITIAWAN (13120010)
 NUNJIL APRIMA (13120009)
 DARSO (13120011)
 YEM MORIB (13120006)
 M. AMIRUL AKBAR (13120001)

PROGRAM STUDI TEKNIK ELEKTRO

FAKULTAS TEKNIK
UNIVERSITAS BATAM
2022
i|Page
Daftar Isi

ELEKTRONIK DIGITAL..................................................................................................................................... 1
Tujuan Bab .................................................................................................................................................... 1
4.1 Pendahuluan ........................................................................................................................................... 1
4.2 Sistem bilangan ...................................................................................................................................... 1
4.2.1 Bilangan biner .................................................................................................................................. 2
4.2.2 Bilangan octal .................................................................................................................................. 2
4.2.3 Bilangan Heksadesimal .................................................................................................................... 2
4.2.4 Konversi Dasar ................................................................................................................................. 3
4.2.4.1 Konversi dari biner, oktal, atau hex ke decimal ....................................................................... 3
4.2.4.2 Konversi dari desimal ke basis lain........................................................................................... 3
4.2.4.3 Pecahan dengan basa yang berbeda ....................................................................................... 4
4.2.5 Representasi angka ..................................................................................................................... 6
4.3 Desain logika kombinasi menggunakan tabel kebenaran....................................................................... 6
4.3.1 Aljabar Boolean ................................................................................................................................ 7
4.3.2 Teorema de Morgan ........................................................................................................................ 7
4.3.3 Gerbang logika ................................................................................................................................ 8
4.3.3.1 Gerbang AND ........................................................................................................................... 9
4.3.3.2 Gerbang NAND ......................................................................................................................... 9
4.3.3.3 Gerbang OR .............................................................................................................................. 9
4.3.3.4 Gerbang NOR .......................................................................................................................... 10
4.3.3.5 Gerbang NOT........................................................................................................................... 10
4.3.3.6 Gerbang penyangga ................................................................................................................ 11
4.3.3.7 Gerbang buffer tri-state (TSB)................................................................................................. 11
4.3.3.8 Gerbang AND-OR-INVERT ....................................................................................................... 11
4.3.3.9 Gerbang eksklusif-OR .............................................................................................................. 12
4.4. Peta Karnaugh dan desain logika ......................................................................................................... 13
4.5 Modul logika kombinasi ........................................................................................................................ 16
4.5.1 PENAMBAH Setengah .................................................................................................................... 16
4.5.2 Penambah Penuh ........................................................................................................................... 17
4.5.3 Multiplexer .................................................................................................................................... 24

ii | P a g e
 4.5.4 Dekoder.......................................................................................................................................... 25
4.5.5 Membaca dan menulis memori ..................................................................................................... 25
4.5.5.1 RAM......................................................................................................................................... 25
4.5.5.2 ROM ........................................................................................................................................ 27
4.5.5.3 Array logika yang dapat diprogram (PLA) ............................................................................... 27
4.5.5.4 Elemen penyimpanan dua keadaan ....................................................................................... 28
4.6 Diagram waktu ..................................................................................................................................... 29
4.7 Komponen logika sekuensial................................................................................................................. 29
4.7.1 Kait dan sandal jepit....................................................................................................................... 31
4.7.2 Flip-flop set-reset (RS) ................................................................................................................... 31
4.7.3 Flip-flop yang di-clock ................................................................................................................... 33
4.7.3.1 Flip-flop RS yang memiliki clock ............................................................................................. 33
4.7.3.2 Flip-flop tipe-D ....................................................................................................................... 33
4.7.3.3 Flip-flop JK .............................................................................................................................. 34
4.7.4 Flip-flop master-slave.................................................................................................................... 35
4.7.5 Pemicu tepi ................................................................................................................................... 35
4.8 Desain logika sekuensial....................................................................................................................... 37
4.8.1 Flip-flop tipe-D .............................................................................................................................. 38
4.8.2 Flip-flop JK ..................................................................................................................................... 38
4.8.3 Flip-flop tipe-T .............................................................................................................................. 38
4.8.4 Mesin status sinkron clock ........................................................................................................... 38
4.8.5 Struktur mesin keadaan umum..................................................................................................... 39
4.8.5.1 Analisis sirkuit mesin keadaan ............................................................................................... 39
4.8.5.2 Desain sirkuit mesin keadaan ................................................................................................. 39
4.8.5.3 Persamaan karakteristik.......................................................................................................... 40
4.8.5.4 Tabel kebenaran dan tabel eksitasi ........................................................................................ 40
4.8.5.6 Penghitung biner Modulo-N ................................................................................................... 40
4.8.6.1 Desain pencacah atas-bawah biner modulo-4....................................................................... 43
4.9 Aplikasi flip-flop .................................................................................................................................... 48
4.9.1 Daftar ............................................................................................................................................. 48
4.9.1.1 Data register........................................................................................................................... 48
4.9.1.2. Shift register ........................................................................................................................... 49
4.9.2 Penghitung .................................................................................................................................... 50

iii | P a g e
 4.9.2.1 Penghitung biner ..................................................................................................................... 50
4.9.3 ........................................................................................................................................................ 53
4.9.4 ........................................................................................................................................................ 55
4.9.5 Multivibrator astabil ...................................................................................................................... 56
4.9.6 Multivibrator monostabil .............................................................................................................. 58
4.9.7 Bus data......................................................................................................................................... 58
4.9.8 Sirkuit terpadu standar ................................................................................................................. 59
Komputasi ................................................................................................................................................... 65
DAFTAR PUSTAKA ....................................................................................................................................... 66

iv | P a g e
ELEKTRONIK DIGITAL

Tujuan Bab
Setelah Anda menyelesaikan bab ini, Anda seharusnya dapat:
 menangani desain logika kombinasional menggunakan tabel kebenaran
 memahami peta Karnaugh dan desain logika
 memahami modul logika kombinasional seperti half adder, full adder, multiplexer, dan
decoder
 memahami modul logika sekuensial seperti SR flip-flop, D flip-flop, dan JK flip-flop
 memahami desain logika sekuensial & pahami register data, penghitung, pemicu Schmitt,
timer 555, multivibrator astabil, dan multivibrator monostabil satu tembakan.

4.1 Pendahuluan
Sinyal analog memiliki rentang nilai yang berkesinambungan dalam beberapa batas yang
ditentukan dan dapat dikaitkan dengan fenomena fisik yang berkesinambungan. Di sisi lain, sinyal
digital biasanya mengasumsikan hanya dua nilai (keadaan) diskrit dan sesuai untuk setiap
fenomena yang melibatkan penghitungan atau bilangan bulat. Sementara kita sebagian besar
berurusan dengan tegangan dan arus pada titik-titik tertentu di sirkuit analog, kami tertarik pada
aliran informasi di sirkuit digital. Elemen aktif dalam sirkuit digital adalah BJT atau FET (sudah
dibahas di Bab 3). Transistor ini dirancang untuk beroperasi hanya dalam dua keadaan ('on' dan
'off'), yang biasanya sesuai dengan dua tegangan output. Oleh karena itu transistor bertindak
sebagai sakelar. Dua status digital dapat diberi berbagai nama: ON/OFF, true/false, high/low,
atau 1/0. Setelah Anda menyelesaikan bab ini, Anda seharusnya dapat: Notasi 1 dan 0 secara
alami mengarah pada penggunaan bilangan biner (basis 2). Octal (basis 8) dan bilangan
heksadesimal (basis 16) juga sering digunakan karena memberikan notasi bilangan yang
diringkas. Bilangan desimal (basis 10) tidak banyak digunakan dalam elektronik digital. Sebelum
masuk kedetail sirkuit dan sistem digital, kami akan meninjau terlebih dahulu sistem bilangan dan
aljabar Boolean.

4.2 Sistem bilangan

Kami terbiasa menggunakan sistem desimal untuk sebagian besar perhitungan
matematis kami. Ini adalah sistem basis sepuluh, di mana setiap digit angka mewakili kekuatan
10. Pertimbangkan angka desimal abc. Kita dapat menulis ini sebagai

1|Page
Format ini dapat ditulis ulang secara lebih umum dengan menetapkan angka 7, 8, 9, 4, dan 5 ke
ekspresi D(2), D(1), D(0), D( 1), dan D( 2), masing-masing. Angka-angka dalam tanda kurung
sama dengan eksponen pangkat sepuluh yang sesuai dengannya. Kita juga dapat menyatakan
basis, dalam hal ini, 10, sebagai r. Substitusi ini memberi kita ekspresi berikut:

Kita sekarang memiliki generalisasi untuk menyatakan bilangan dari sembarang basis r dalam
deret pangkat. Dengan menggunakan generalisasi ini, kita dapat mengonversi dari basis apa pun
ke desimal (atau lainnya jika Anda dapat dengan mudah menambahkan dan mengambil
eksponen dalam basis itu). Sebagai contoh, kita dapat menemukan nilai desimal dari 325.023
sebagai berikut:

4.2.1 Bilangan biner

Sistem bilangan biner adalah sistem bilangan berbasis 2, hanya menggunakan angka 0
dan 1. Ini biasanya digunakan ketika berhadapan dengan komputer karena sangat cocok untuk
mewakili ekspresi logika, yang hanya memiliki 2 nilai: TRUE (1) dan FALSE (0). Digit biner tunggal
sering disebut sebagai bit. Dalam sistem biner, bilangan abc dapat ditulis sebagai:

Bit paling kiri adalah bit orde tertinggi dan mewakili bit paling signifikan (MSB), sedangkan bit
paling kanan, yang merupakan bit orde terendah adalah bit paling signifikan (LSB).
4.2.2 Bilangan octal
Bilangan oktal adalah bilangan berbasis 8, hanya menggunakan angka 0 sampai 7.
Delapan bilangan oktal diwakili dengan simbol sistem 0, ... , oktal, 7. Dalam bilangan abc dapat
ditulis sebagai

Karena 8 adalah pangkat 2, masing-masing digitnya dapat direpresentasikan sebagai

sekelompok bit. Jumlah bit sama dengan pangkat 2 basisnya. Dengan kata lain, karena 3 8 2
digit basis 8 dapat direpresentasikan sebagai tiga bit, seperti pada contoh berikut:

4.2.3 Bilangan Heksadesimal

Bilangan heksadesimal (sering disebut hex) adalah bilangan berbasis 16, menggunakan
angka 0 sampai 9, dan huruf A sampai F (A mewakili 1010, B mewakili 1110, dan seterusnya).
Karena 16 adalah pangkat 2, setiap digitnya dapat direpresentasikan sebagai sekelompok bit,
jumlah bitnya sama dengan pangkat 2 yang merupakan basisnya. abc8 a 8 c 2 Dengan kata lain,
karena 16 2 sebuah basis 16 digit dapat direpresentasikan sebagai empat bit seperti pada contoh
berikut:

2|Page
4.2.4 Konversi Dasar
4.2.4.1 Konversi dari biner, oktal, atau hex ke decimal
Perhatikan bahwa dalam contoh kita, setiap kelompok bit di sebelah kanan sesuai dengan
digit di nomor berbasis yang lebih tinggi di sebelah kiri. Hal ini juga mudah untuk mengkonversi
cara lain, dari biner ke hex atau oktal. Satu hanya dimulai pada titik desimal dan menghitung
keluar kelompok tiga atau empat, tergantung pada basis yang dikonversi, dan ambahkan nol di
depan dan di belakang untuk mengisi grup luar. Oktal ke heksadesimal konversi, atau sebaliknya,
paling mudah dilakukan dengan terlebih dahulu mengonversi ke biner pertama. Kemudahan
konversi ini menjadikan oktal dan hex sebagai singkatan yang bagus untuk biner angka.
Konversi dari biner, oktal, atau hex ke desimal dapat dilakukan dengan menggunakan
himpunan aturan, tetapi jauh lebih mudah menggunakan kalkulator atau tabel (lihat Tabel 4.1).
4.2.4.2 Konversi dari desimal ke basis lain
Kita telah melihat bagaimana mengkonversi ke desimal dari basis lain menggunakan deret
pangkat. Satu dapat menggunakan prinsip yang sama untuk mengkonversi dari desimal ke basis
lainnya. Dalam hal ini, satu dapat membuat deret pangkat di basis yang ingin diubah, dengan
koefisien 1. Kami menemukan angka pertama lebih besar dari angka desimal. Langkah
selanjutnya adalah membagi bilangan desimal dengan bilangan terkecil berikutnya dalam deret
pangkat, dan ambil

Tabel 4.1 Persamaan desimal, biner, oktal, dan heksadesimal

Desimal Biner Oktal Hex

00 00000 00 00
01 00001 01 01
02 00010 02 02
03 00011 03 03
04 00100 04 04
05 00101 05 05
06 00110 06 06
07 00111 07 07
08 01000 10 08
09 01001 11 09
10 01010 12 0A
11 01011 13 0B
12 01100 14 0C
13 01101 15 0D
14 01110 16 0E

3|Page
 15 01111 17 0F
16 10000 20 10

hasil bilangan bulat. Kemudian proses diulangi dengan sisanya. Angka di basis baru adalah hasil
dari pembagian, berbaris dalam urutan eksponen dari kiri ke kanan, sementara kami pastikan
untuk mengingat untuk meletakkan nol di tempat di mana hasil adalah nol.
Sebagai contoh, mari kita cari nilai 17510 di basis 3. Pertama kita ambil deret pangkat 3:

Karena 81 adalah bilangan terkecil berikutnya, kita mulai dengan membagi 175 dengan 81, dan
melanjutkan deret pangkat sebagai berikut:
175=81 2 Sisa 13
13=27 0 Sisa 13
13=9 1 Sisa 4
4=3 1 Sisa 1
1=1 1 Sisa 0
MODing bilangan desimal dapat menyederhanakan metode ini dengan basis baru, dan
mengulangi proses dengan bilangan bulat hasil pembagian bilangan desimal dengan basis baru
hingga hasil pembagiannya adalah 0. Hasilnya kemudian hasil MOD diambil dari bawah ke atas.
Sebagai contoh, mari kita ulangi contoh
175 MOD 3 1 175=3 58
58 MOD 3 1 58=3 19
19 MOD 3 1 19=3 6
6 MOD 3 0 6=3 2
2 MOD 3 2 2=3 0
Jadi, hasilnya lagi adalah 201113.
4.2.4.3 Pecahan dengan basa yang berbeda
Konversi dasar ditangani dengan cara yang sama untuk bagian pecahan angka. Kita
dapat mengambil deret pangkat untuk basis yang kita ubah dan kurangi. Sebagai alternatif, kita
dapat menggunakan metode yang mirip dengan yang baru saja kita jelaskan, mengalikan dengan
basis baru alih-alih mengambil MOD, dan mengambil bagian bilangan bulat dari hasil dari atas
ke bawah untuk mendapatkan nomor di basis baru.
Sebagai ilustrasi, mari kita gunakan kedua cara untuk mengubah pecahan 0,5937610 ke
dalam ekuivalen binernya. Kami akan menggunakan dua metode: seri daya dan metode
perkalian.

4|Page
Metode seri daya
Pertama, kita akan mengambil deret pangkat 8, dengan peningkatan eksponen negatif sebagai
berikut:

Kami akan berhenti di enam tempat desimal. Tidak seperti konversi basis antara bilangan bulat,
bagian pecahan angka tidak terbatas pada sejumlah digit, dan dalam beberapa kasus mereka
bahkan bisa pergi tanpa batas. Misalnya, angka 1/3, dinyatakan sebagai 0,1 di basis tiga,
panjangnya tak terhingga di basis 10. Jadi sering kali perlu untuk memutuskan atur presisi untuk
memperluas nomor. Selanjutnya kita kurangi:

Jadi hasil kita adalah 0.100 112.

Metode perkalian

Sekali lagi, kita mendapatkan hasil 0.100112.

Contoh 1.
(a) Ubahlah bilangan biner 1001 1110 menjadi heksadesimal dan desimal.
(b) Ubahlah bilangan oktal 1758 menjadi heksadesimal.
(c) Ubahlah bilangan 146 menjadi biner dengan pengurangan berulang dari pangkat 2 terbesar
yang terdapat pada bilangan sisanya.
(d) Rancanglah metode yang serupa dengan yang digunakan pada soal sebelumnya dan ubah
785 menjadi heksadesimal dengan mengurangkan pangkat 16.

5|Page
 Solusi

4.2.5 Representasi angka

Ada beberapa terminologi komputer yang perlu didefinisikan.
Word : adalah bilangan biner yang terdiri dari jumlah bit yang berubah-ubah.
Nibble : adalah kata 4-bit (satu digit heksadesimal).
Byte : adalah kata 8-bit.
Kita sering menggunakan ekspresi 16-bit word (short word) atau 32-bit word (long word)
tergantung pada jenis komputer yang digunakan. Sebagian besar komputer cepat saat ini benar-
benar menggunakan kata 64-bit di tingkat perangkat keras. Jika sebuah kata memiliki n bit, ia
dapat mewakili 2n angka berbeda dalam rentang 0 hingga 2n Angka negatif biasanya diwakili
oleh notasi komplemen dua. Untuk mendapatkan komplemen dua dari suatu bilangan, ambil
komplemennya (balikkan setiap bitnya) lalu tambahkan 1. Semua bilangan negatif akan memiliki
1 pada posisi MSB, sekarang dan angka berkisar tersebut dari2 . Keuntungan elektronik dari
notasi komplemen dua menjadi jelas ketika penambahan dilakukan. Yakinkan diri Anda akan
keuntungan ini.

4.3 Desain logika kombinasi menggunakan tabel

kebenaran
Kami akan merancang beberapa sirkuit yang berguna menggunakan gerbang logika
dasar, dan menggunakan sirkuit ini nanti sebagai blok bangunan untuk sirkuit yang lebih rumit.
Kami menggambarkan gerbang dasar AND, NAND, OR atau NOR sebagai terpenuhi ketika
inputnya sedemikian rupa sehingga perubahan salah satu input akan mengubah output. Gerbang
AND atau OR yang terpenuhi memiliki keluaran yang benar, sedangkan gerbang NAND atau
NOR yang terpenuhi memiliki keluaran yang salah. Kami terkadang mengidentifikasi variabel
logika input A, B, C, dll. dengan nomor n-bit ABC... .

Langkah-langkah berikut adalah pendekatan formal yang berguna untuk masalah kombinasional
:

1. Buatlah tabel kebenaran variabel input independen dan besaran output yang dihasilkan.
2. Tulis pernyataan aljabar Boolean yang menjelaskan tabel kebenaran.

6|Page
 3. Kurangi aljabar Boolean.
4. Implementasikan pernyataan Boolean menggunakan gerbang logika yang sesuai.
4.3.1 Aljabar Boolean
Status biner 0 dan 1 secara alami terkait dengan variabel logika benar dan salah. Kami
akan menemukan aljabar Boolean berikut berguna. Pertimbangkan dua variabel logika A dan B
dan hasil dari beberapa operasi logika Boolean Q. Kita dapat mendefinisikan

Q benar jika dan hanya jika A benar DAN B benar.

Q benar jika A benar ATAU B benar.

Q benar jika A benar dan B salah.

Cara yang berguna untuk menampilkan hasil operasi Boolean adalah dengan tabel kebenaran.
Kami merangkum sejumlah aturan dasar Boolean pada Tabel 4.2, dan menyajikan teorema de
Morgan, yang berguna dalam operasi Boolean.
4.3.2 Teorema de Morgan
Teorema de Morgan menyatakan bahwa:

7|Page
Pertimbangkan tabel kebenaran yang mendefinisikan gerbang OR. Menggunakan garis dalam
tabel ini bahwa menghasilkan hasil yang benar memberikan.

Karena Q adalah variabel dua keadaan, semua kombinasi keadaan masukan lainnya harus
menghasilkan nilai yang salah. Jika tabel kebenaran memiliki lebih dari satu hasil keluaran, setiap
hasil tersebut akan memerlukan persamaan tersendiri. Alternatifnya adalah menulis ekspresi
untuk false kondisi.

4.3.3 Gerbang logika

Sirkuit elektronik yang menggabungkan sinyal digital sesuai dengan aljabar Boolean
disebut sebagai gerbang logika karena mereka mengontrol aliran informasi. Positif logika adalah
representasi elektronik di mana keadaan sebenarnya berada pada tegangan yang lebih tinggi,
sedangkan logika negatif memiliki keadaan sebenarnya pada tegangan yang lebih rendah. Kita
akan menggunakan tipe logika positif dalam bab ini. Dalam sirkuit digital tidak ada input yang
harus dibiarkan tidak terhubung. Sirkuit logika dikelompokkan ke dalam keluarga, masing-masing
dengan seperangkat aturan operasi terperinci mereka sendiri. Beberapa keluarga logika umum
adalah:
& RTL: logika resistor-transistor; & DTL: logika dioda-transistor; & TTL: logika transistor-transistor;
& NMOS: silikon oksida logam saluran-n; & CMOS: silikon oksida logam pelengkap; & ECL: logika
berpasangan emitor.
ECL sangat cepat. MOS memiliki konsumsi daya yang sangat rendah dan karenanya sering
digunakan dalam teknologi integrasi skala besar (LSI). TTL biasanya digunakan untuk unit sirkuit
terpadu skala kecil. Setiap operasi logika dapat dibentuk dari gerbang NAND atau NOR atau
kombinasi keduanya. Gates juga sering memiliki lebih dari dua input. Gerbang inverter dapat
dibentuk dengan menerapkan sinyal yang sama ke kedua input gerbang NOR atau NAND.

8|Page
4.3.3.1 Gerbang AND
Gerbang AND digunakan untuk menentukan apakah kedua input benar. Simbol skema
ditunjukkan pada Gambar 4.1, dan tabel kebenaran ditunjukkan pada Tabel 4.3.

4.3.3.2 Gerbang NAND

Gerbang NAND dinegasikan gerbang AND. Mereka benar ketika setidaknya satu input
tidak benar. Sebagai catatan, seringkali lebih mudah (dan lebih murah) untuk membeli gerbang
NAND daripada gerbang AND. Hal ini disebabkan fakta bahwa pada tingkat transistor, jumlah
transistor yang dibutuhkan untuk membangun gerbang NAND lebih kecil dari jumlah yang
dibutuhkan untuk sebuah gerbang AND. Simbol skema ditunjukkan pada Gambar 4.2, dan tabel
kebenaran ditunjukkan pada Tabel 4.4.

4.3.3.3 Gerbang OR
Gerbang OR digunakan untuk menentukan kapan setidaknya satu input benar. Simbol
skema ditunjukkan pada Gambar 4.3, dan tabel kebenaran ditunjukkan pada Tabel 4.5.

9|Page
4.3.3.4 Gerbang NOR
Gerbang NOR adalah gerbang OR yang dinegasikan. Mereka benar ketika semua input
tidak benar. Simbol skema ditunjukkan pada Gambar 4.4, dan tabel kebenaran ditunjukkan pada
Tabel 4.6.

4.3.3.5 Gerbang NOT

Gerbang NOT mengembalikan kebalikan dari input. Simbol skema ditunjukkan pada
Gambar 4.5, dan tabel kebenaran ditunjukkan pada Tabel 4.7. Lingkaran terbuka digunakan
untuk menunjukkan fungsi NOT atau negasi dan dapat diganti dengan inverter di sirkuit apa pun.
Sebuah sinyal dinegasikan jika melewati lingkaran.

10 | P a g e
4.3.3.6 Gerbang penyangga
Buffer mengembalikan keluaran tertunda yang sama dengan masukan skema simbol
ditunjukkan pada Gambar 4.6, dan tabel kebenaran ditunjukkan pada Tabel 4.8.
4.3.3.7 Gerbang buffer tri-state (TSB)
Buffer tri-state hanya memiliki output ketika arus diterapkan ke input yang memungkinkan
(Y dalam diagram dan tabel). Ketika sinyal aktifkan hadir, outputnya benar ketika input utama (X
dalam diagram dan tabel) benar, dan salah ketika input utama masukan salah. Saat aktifkan
dimatikan, TSB secara efektif memiliki resistansi tak terbatas, mencegah sinyal apapun dari
mengalir melalui gerbang. Simbolnya adalah ditunjukkan pada Gambar 4.7, dan tabel kebenaran
ditunjukkan pada Tabel 4.9.

4.3.3.8 Gerbang AND-OR-INVERT

Beberapa keluarga logika menyediakan gerbang yang dikenal sebagai gerbang AND-OR-
INVERT (AOI) (lihat Gambar 4.8). Di sini, kami mencatat bahwa :

11 | P a g e
4.3.3.9 Gerbang eksklusif-OR
Gerbang eksklusif-OR (EOR atau XOR) adalah gerbang dua masukan yang sangat
berguna. Gerbang XOR bernilai benar jika jumlah masukan ganjil bernilai benar. (Perhatikan
bahwa gerbang XNOR benar hanya jika jumlah input genap benar.) Simbol skema ditunjukkan
pada Gambar 4.9, dan tabel kebenaran ditunjukkan pada Tabel 4.10.

Kita dapat menggambar implementasinya langsung dari tabel kebenaran (Gambar 4.10).

12 | P a g e
4.4. Peta Karnaugh dan desain logika
Peta Karnaugh terdiri dari kisi kotak 2N di mana N adalah jumlah variabel dalam ekspresi
Boolean yang diminimalkan (Gambar 4.11). Peta ini berguna untuk meminimalkan ekspresi
dengan enam atau lebih sedikit variabel. Dua, tiga, dan empat variabel sangat mudah ditangani.
Lima dan enam variabel lebih sulit, tetapi mungkin. Tujuh atau lebih variabel sangat sulit, jika
bukan tidak mungkin. Tujuan utama penggunaan peta Karnaugh adalah untuk meminimalkan
ekspresi Boolean tanpa harus menggunakan teorema aljabar Boolean dan manipulasi
persamaan.

Langkah pertama dalam menggunakan peta Karnaugh untuk meminimalkan ekspresi

Boolean adalah dengan memetakan ekspresi ke dalam grid. Ekspresi Boolean dipetakan dengan
cara yang sama seperti tabel kebenaran dibangun. Di mana satu akan ditemukan di output tabel
kebenaran, satu ditempatkan di peta Karnaugh. Dengan kata lain, untuk kombinasi nilai input
tertentu di mana outputnya benar, kombinasi nilai input yang sama pada batas peta Karnaugh
menunjukkan bahwa sel tersebut harus ditandai sebagai benar. Dimana nol akan ditemukan
dalam output dari tabel kebenaran nol ditempatkan di posisi yang sesuai dari peta Karnaugh.
Kami melihat bahwa nilai-nilai variabel pada peta Karnaugh berbeda dari tetangganya hanya satu
bit. Ini adalah kedekatan logis. Blok yang berdekatan secara fisik pada peta Karnaugh juga
berdekatan secara logis. Lokasi yang berdekatan secara fisik pada tabel kebenaran, seperti baris
dengan nilai input biner tiga dan empat, tidak berdekatan secara logis. Misalnya, persamaan W
=A𝐵 +𝐴̅B akan membutuhkan peta Karnaugh 2x2 dengan 1s dimasukkan di sel kanan atas dan
kiri bawah. Contoh lainnya termasuk W =A𝐵 +AB, W =ABC+𝐴̅𝐵𝐶̅ +A𝐵𝐶̅ +AB𝐶̅ , and W
=ABCD+ABC𝐷+𝐴̅𝐵𝐶̅ 𝐷+𝐴̅BC𝐷. Contoh-contoh ini ditunjukkan pada Gambar 4.12.
Perhatikan ekspresi Z=A B C 𝐷+A 𝐵 𝐶̅ 𝐷. Ini dapat disederhanakan menggunakan
aljabar boolean sebagai berikut.

A 𝐵 𝐶̅ 𝐷+A B 𝐶̅ 𝐷=A 𝐶̅ 𝐷 (𝐵 +B)=A 𝐶̅ 𝐷(1)=A 𝐶̅ 𝐷

Hasil ini dapat diperoleh dengan memplot ekspresi pada peta Karnaugh (Gambar 4.13).
Dua 1 yang berdekatan diringkas. Perhatikan bahwa variabel B berubah sebagai

13 | P a g e
 kita bergerak melintasi ring, tetapi semua variabel lain mempertahankan nilainya.
Variabel(s) yang berubah dihapus, dalam hal ini variabel B berubah dan karena itu dihapus. Ini
menghasilkan solusi, A C D.
Consider the expression Z = A B 𝐶̅ 𝐷 +A 𝐵 𝐶̅ 𝐷+A B 𝐶̅ D+A 𝐵 𝐶̅ D. Sekali lagi
menggunakan aljabar Boolean kita dapat menyederhanakannya:

= A𝐶̅ [𝐷(B +𝐵 )+D(B +𝐵 )]

= A𝐶̅ (D+𝐷)

= A𝐶̅
Ini sampai pada penggunaan Kanaugh dengan melingkari empat angka 1 di sudut kanan
atas dengan satu cincin besar dan mencatat bahwa satu-satunya variabel yang berubah adalah
D (lihat Gambar 4.14).
Pada peta Karnaugh 4 X 2 sel-sel di tepi kiri dan kanan secara logis berdekatan. Pada
peta 4 X 4 sel-sel di tepi kiri dan kanan berdekatan serta sel-sel di atas dan bawah. Ini juga
menyiratkan bahwa keempat sudut secara logis berdekatan

14 | P a g e
Berikut ini menjelaskan penggunaan peta Karnaugh untuk meminimalkan ekspresi Boolean
sehingga jumlah gerbang fisik diminimalkan. Proses ini memiliki enam langkah:

1. Plot ekspresi pada peta Karnaugh dengan menempatkan 1s dan 0s di sel yang sesuai.
2. Bentuk grup dari 1 yang berdekatan. Buat grup sebesar mungkin, tetapi ukuran grup harus
pangkat dua.
3. Pastikan setiap 1 ada dalam satu grup. 1 dapat menjadi bagian dari lebih dari satu grup.
4. Pilih jumlah grup paling sedikit yang mencakup semua 1s.
5. Terjemahkan setiap kelompok ke dalam istilah produk dengan memasukkan setiap variabel
atau pelengkapnya jika variabel tersebut tidak mengubah nilai atas kelompok tersebut. Jika nilai
input variabel adalah 0 dan tidak berubah sepanjang kelompok, variabel pelengkap termasuk
dalam suku produk; jika nilainya adalah 1 dan tidak berubah maka sertakan variabel itu sendiri.
6. ATAU setiap istilah produk bersama-sama.

Jika tabel kebenaran tidak memiliki output yang peduli, mereka dapat direpresentasikan pada
peta Karnaugh dengan 1 atau 0. Jika kita memilih dengan bijak, kita dapat meminimalkan logika
kita lebih jauh. Contoh dari situasi ini adalah encoder. Misalnya, encoder biner 4-ke-2 (lihat
Gambar 4.15) mengambil input 4-bit dan menghasilkan output biner 2-bit. Satu-satunya
kombinasi input yang kami minati adalah kombinasi dengan hanya satu input yang ditegaskan.
Jika lebih dari satu input dinyatakan, kami mungkin tidak peduli apa outputnya dan oleh karena
itu label tidak peduli akan memuaskan. Tabel kebenaran parsial untuk encoder ini ditunjukkan
pada Tabel 4.11.

15 | P a g e
Output Don't care direpresentasikan pada peta Karnaugh dengan d (Gambar 4.16), yang dapat
diatur ke 1 atau 0 untuk membantu minimisasi.
Minimalkan ekspresi Boolean X =A B C + A B C +A B C +A B C +A B C menggunakan
peta Karnaugh.
Solusi Mengikuti langkah-langkah yang diberikan di atas, pertama-tama plot ekspresi
pada peta Karnaugh. Dengan kata lain, di mana X benar untuk beberapa kombinasi nilai
masukan, tempatkan a 1 pada peta yang sesuai dengan nilai masukan yang sama (Gambar
4.17(a)).
Langkah kedua, ketiga, dan keempat adalah mengelompokkan semua 1s. Kelompok
harus sebesar mungkin dan ukurannya harus pangkat dua. Gunakan kelompok sesedikit
mungkin, tetapi pastikan setiap kelompok tercakup (Gambar 4.17(b)).
Langkah kelima adalah menerjemahkan setiap kelompok ke dalam istilah produk. Ini
menghasilkan dua suku produk: AB dan C. Langkah terakhir adalah OR masing-masing suku
produk ini bersama-sama. Ini menghasilkan, X = AB+C

Kami telah menunjukkan di bagian ini bahwa peta Karnaugh berguna untuk meminimalkan
ekspresi Boolean, yang pada gilirannya meminimalkan jumlah gerbang yang diperlukan dalam
realisasi praktis ekspresi logika. Seperti yang telah disebutkan, empat atau kurang variabel
mudah untuk dikerjakan, tetapi lima dan enam variabel sulit untuk diplot dan diminimalkan.

4.5 Modul logika kombinasi

4.5.1 PENAMBAH Setengah
Penjumlah setengah yang menambahkan dua bilangan biner dapat dibuat dari gerbang
logika dasar. Pertimbangkan untuk menambahkan dua bilangan biner X dan Y untuk
menghasilkan jumlah bit (S) dan bit carry (C). Tabel kebenaran untuk semua kombinasi X dan Y
ditunjukkan pada Tabel 4.12. Dari tabel kebenaran dapat diketahui bahwa:

16 | P a g e
4.5.2 Penambah Penuh
Penambah setengah tidak dapat menangani penambahan dua angka arbitrer karena
tidak memungkinkan input bit carry dari penambahan dua digit sebelumnya. Sirkuit yang dapat
menangani tiga input dapat melakukan penjumlahan dua bilangan biner (Tabel 4.13 dan
Gambar 4.19).Dari tabel kebenaran

17 | P a g e
Gambar 4.21 menunjukkan penambah penuh (dengan deteksi mayoritas) yang dapat
menambahkan tiga bit tunggal informasi dan mengembalikan jumlah dan membawa bit.

18 | P a g e
 Rangkaian yang ditunjukkan pada Gambar 4.22 dapat menjumlahkan dua bilangan
dengan ukuran berapa pun. Inputnya adalah X2X1X0 dan Y2Y1Y0, dan outputnya adalah C3Z2Z1Z0.
EXAMPLE 4.3
Jika input rangkaian pada Gambar 4.23 ditulis sebagai angka ABCD, tuliskan sembilan angka
yang akanmenghasilkan Q yang benar.
Solution
Output dari gerbang sirkuit adalah:

Q =AB +CD + 𝐴̅ C 𝐷
Tabel kebenaran ditunjukkan pada Tabel 4.14, dari mana kita dapat menyimpulkan bahwa ABCD
= (2, 3, 6, 7, 11, 12, 13, 14, 15) memberikan Q benar.
EXAMPLE 4.4
Menggunakan notasi komplemen dua, angka 3-bit ABC dapat mewakili angka dari 3 hingga 3
seperti yang ditunjukkan pada Tabel 4.15

19 | P a g e
 (abaikan 4). Dengan asumsi bahwa A, B, C dan ABC tersedia sebagai input, merancang
sirkuit yang akan menghasilkan output 2-bit EF yang merupakan nilai absolut nilai bilangan ABC,
hanya menggunakan dua dan tiga masukan AND dan OR gerbang.
Larutan
1. Isi tabel kebenaran dengan bit ABC dan EF.
2. Tulis ekspresi aljabar Boolean untuk E dan untuk F.
3. Terapkan ekspresi ini.
Tabel kebenarannya ditunjukkan pada Tabel 4.15.

20 | P a g e
21 | P a g e
22 | P a g e
Ekspresi yang diimplementasikan ditunjukkan pada Gambar 4.24. Kesetaraan gerbang
ditunjukkan pada Gambar 4.25.
Contoh 4.5
Misalkan bilangan biner 2-bit AB akan ditransmisikan antar perangkat di lingkungan yang
bising. Untuk mengurangi kesalahan yang tidak terdeteksi yang diperkenalkan oleh transmisi, bit
ekstra, bit paritas P, sering disertakan dalam transmisi untuk menambahkan redundansi ke
informasi. Asumsikan bahwa P disetel benar atau salah sesuai kebutuhan untuk membuat jumlah
bit benar yang ganjil dalam angka 3-bit ABP yang dihasilkan. Ketika nomor diterima, sirkuit logika
diperlukan untuk menghasilkan sinyal kesalahan E setiap kali kondisi jumlah bit ganjil tidak
terpenuhi. Implementasikan gerbang logika untuk menjalankan fungsi yang dijelaskan.

Solusi

Buatlah tabel kebenaran dari E dalam hal A, B dan P. Tabel kebenarannya ditunjukkan pada
Tabel 4.16. Ekspresi Boolean untuk E yang ditentukan langsung dari tabel kebenaran.

23 | P a g e
4.5.3 Multiplexer
Multiplexer dan decoder digunakan ketika banyak jalur informasi sedang digated dan
dilewatkan dari satu bagian sirkuit ke bagian lain. Multiplexer (MUX), juga dikenal sebagai pemilih
data, adalah jaringan kombinasional yang berisi hingga 2n input data, n input kontrol, dan output
(lihat Gambar 4.27). MUX memungkinkan salah satu dari 2n untuk dipilih sebagai output. Garis
kontrol digunakan untuk membuat pilihan ini. MUX dengan 2n jalur input dan n jalur seleksi
(disebut sebagai MUX 1-dari-2n) dapat disambungkan untuk merealisasikan fungsi Boolean dari
n 1 variabel.

Multiplexing adalah ketika beberapa sinyal data berbagi jalur propagasi yang sama.
Multiplexing waktu adalah ketika sinyal yang berbeda berjalan di sepanjang kabel yang sama
tetapi pada waktu yang berbeda. Perangkat ini memiliki jalur data dan alamat, dan biasanya
menyertakan input aktifkan/nonaktifkan. Ketika perangkat dinonaktifkan, output terkunci ke
beberapa keadaan tertentu dan tidak terpengaruh oleh input. Gambar 4.28 menunjukkan susunan
gerbang multiplekser pada Gambar 4.27. Multiplexer memberi perancang banyak pilihan tanpa
perlu meminimalkan logika untuk aplikasi tertentu. Mereka juga cukup cepat dalam operasi, tetapi
lebih mahal daripada gerbang logika dasar.

24 | P a g e
4.5.4 Dekoder
Sebuah decoder de-multiplexes sinyal kembali ke beberapa jalur yang berbeda. Gambar
4.29 adalah dekoder biner ke oktal (dekoder 3 baris ke 8 baris). Dekoder heksadesimal adalah
perangkat 4-baris hingga 16-baris. Ketika decoder dinonaktifkan output akan tinggi. Dekoder
biasanya dinonaktifkan saat saluran alamat berubah untuk menghindari gangguan pada saluran
keluaran.

4.5.5 Membaca dan menulis memori

Pada dasarnya ada dua jenis utama memori (baca dan tulis) dari mana jenis lain berasal.
Ini sekarang dijelaskan secara singkat.

4.5.5.1 RAM
Dalam memori akses acak (RAM), lokasi memori tertentu dapat ditentukan, dan setelah
waktu yang ditentukan, konten lokasi tersebut tersedia untuk dibaca atau ditulis. Waktu tunda ini
sangat mahal. Cache jauh lebih cepat daripada RAM biasa, dan karenanya lebih mahal (dalam
hal uang). RAM modern membutuhkan sinyal penyegaran untuk meregenerasi data yang
dikandungnya. RAM yang lebih lama (terutama memori inti yang terbuat dari inti besi kecil yang

25 | P a g e
donat) mempertahankan sinyal ini sampai diubah secara eksplisit. Itu berarti bahwa jika komputer
kehilangan daya dan kemudian dihidupkan kembali, memori masih menyimpan semua datanya.
Dalam konfigurasi ini, memori inti diatur dan dibaca oleh arus induksi. Muatan yang bergerak
melalui kawat mempengaruhi muatan di kawat terdekat.
Dalam teknologi memori komputer modern, kami menemukan istilah seperti DRAM,
SIMM, SDRAM, dan DIMM. Ini adalah jenis RAM yang berbeda dalam implementasinya, tetapi
dapat diperlakukan secara identik. CMOS (Gambar 4.30) adalah jenis implementasi RAM yang
menggunakan baterai kecil untuk menjaga sinyal refresh tetap berjalan bahkan saat komputer
mati. CMOS biasanya digunakan untuk konfigurasi yang perlu ada pada saat boot tetapi mungkin
berubah. Hal penting untuk diingat tentang RAM adalah Anda dapat menggunakan bagian mana
pun yang Anda inginkan, dengan menentukan alamat di memori, menunggu sebentar, dan
kemudian melakukan apa pun yang Anda rencanakan.

26 | P a g e
4.5.5.2 ROM
ROM adalah singkatan dari read-only memory, yang artinya pada dasarnya adalah digit
biner yang terukir dalam silikon. Perhatikan bahwa ini membuatnya sangat cocok untuk informasi
yang diperlukan untuk mem-boot komputer, tetapi sangat tidak sesuai untuk konfigurasi waktu
boot, karena informasi semacam itu sering berubah.
Informasi yang disimpan dalam ROM ditentukan oleh perancang dan disematkan di unit
untuk membentuk pola interkoneksi yang diperlukan. Field Programmable ROM (FPROM) adalah
varian dari ROM normal yang polanya dapat ditentukan oleh pengguna. Jenis ROM lain adalah
PROM yang dapat dihapus (EPROM). Di sini program di dalam chip dapat dihapus menggunakan
sinar ultraviolet yang kuat. ROM memiliki input alamat untuk memilih lokasi memori tertentu,
output data yang membawa informasi dari lokasi yang dipilih, dan mengaktifkan input.
Untuk menggunakan perangkat sebagai rangkaian logika kombinasional yang
mengimplementasikan ekspresi Boolean, input alamat memori menjadi variabel input Boolean
dan output data menjadi fungsi yang diperlukan. Fungsi perlu diperluas ke dalam bentuk kanonik
(setiap variabel muncul di setiap istilah) untuk implementasi ROM (di mana setiap istilah mewakili
alamat).
Masalah terbesar dengan ROM adalah jika Anda melakukan kesalahan 'membakar' data,
Anda tidak dapat dengan mudah memperbaikinya nanti. Namun, tersedia perangkat lunak yang
memungkinkan Anda untuk meniru sebuah program sebelum Anda akhirnya memasukkannya ke
dalam chip. Satu-satunya perbedaan penting antara ROM dan RAM adalah bahwa ROM adalah
permanen (misalnya, BIOS dari PC desktop), sedangkan RAM tidak stabil.

4.5.5.3 Array logika yang dapat diprogram (PLA)

Jenis lain dari ROM adalah PLA. Ini terdiri dari serangkaian banyak sekering yang dapat
ditiup selama pemrograman untuk mengkonfigurasi perangkat untuk mensimulasikan ekspresi
logis. Pengembangan ini jauh lebih ekonomis daripada memesan sejumlah besar ROM untuk
dibakar dengan kemungkinan desain yang salah, tetapi masih sangat mahal sehingga hanya
digunakan untuk prototipe.

27 | P a g e
 Sirkuit kombinasional mungkin memiliki kondisi 'tidak peduli'. Dalam implementasi ROM,
kondisi ini menjadi alamat yang tidak akan pernah terjadi dan karena tidak semua pola bit yang
tersedia digunakan, dianggap sebagai pemborosan sumber daya. Untuk kasus di mana jumlah
kondisi 'tidak peduli' berlebihan, akan lebih ekonomis menggunakan PLA (Gambar 4.31). Hal ini
mirip dengan ROM dalam konsep, tetapi tidak menyediakan decoding penuh dari variabel dan
tidak menghasilkan semua 'min istilah' seperti dalam ROM. Varian yang dapat diprogram dan
dihapus di lapangan juga tersedia.

4.5.5.4 Elemen penyimpanan dua keadaan

Waktu penyimpanan tegangan analog terbatas karena muatan pada kapasitor pada
akhirnya akan bocor. Masalah penyimpanan diskrit mengurangi kebutuhan untuk menyimpan
sejumlah besar variabel dua keadaan. Empat metode yang umum digunakan adalah:
 1. orientasi domain magnetik;
 2. ada atau tidak adanya muatan (bukan jumlah muatan) pada kapasitor;
 3. ada atau tidak adanya sambungan listrik;
 4. jalur arus dc melalui kait dan sandal jepit dari rangkaian digital.
Satu-satunya yang menjadi perhatian kita adalah yang terakhir yang akan kita bahas di bagian
selanjutnya.

28 | P a g e
4.6 Diagram waktu
Kami membahas diagram waktu sebelum membahas flip-flop karena berguna dalam
memahami bagaimana flip-flop berperilaku. Definisi waktu transisi dan delay propagasi
ditunjukkan pada Gambar 4.32. Biasanya sinyal beralih dari satu keadaan logika ke keadaan
logika lainnya. Waktu yang dibutuhkan sinyal untuk berpindah antar keadaan adalah waktu
transisi (tt ), yang diukur antara 10 persen dan 90 persen dari level sinyal puncak-ke-puncak.
Penundaan dalam elemen logika menghasilkan penundaan propagasi (pulsa) (tpd), di mana
waktu diukur antara 50 persen dari sinyal input dan 50 persen dari respons output.
Balap sinyal adalah kondisi ketika dua atau lebih sinyal berubah hampir bersamaan.
Kondisi tersebut dapat menyebabkan gangguan atau lonjakan sinyal output seperti yang
ditunjukkan pada Gambar 4.33. Efek dari gangguan ini dapat dihilangkan dengan menggunakan
teknik waktu sinkron. Dalam waktu sinkron, gangguan diizinkan untuk datang dan pergi, dan
perubahan keadaan logika diprakarsai oleh pulsa waktu (pulsa clock).

4.7 Komponen logika sekuensial

Tidak seperti perangkat logika kombinasional yang didasarkan pada kombinasi input saat
ini saja, perangkat logika sekuensial memberikan output yang bergantung pada nilai input
sekarang dan sebelumnya. Sebagai hasil dari properti memori ini, perangkat logika sekuensial
dapat menyimpan informasi dan akibatnya mereka sangat penting dalam rangkaian logika digital.
Kami pertama-tama akan mempertimbangkan berbagai jenis flip-flop dan kemudian aplikasinya
di penghitung, register, dll.

29 | P a g e
30 | P a g e
4.7.1 Kait dan sandal jepit
Dimungkinkan menggunakan gerbang logika dasar untuk membangun sirkuit yang
mengingat kondisinya saat ini. Dimungkinkan juga untuk membangun sirkuit penghitungan. Unit
penghitungan dasar adalah flip-flop atau kait. Semua flip-flop memiliki dua input: data dan
mengaktifkan/menonaktifkan, dan biasanya output Q dan Q. Kait one-catching dapat dibangun
seperti yang ditunjukkan pada Gambar 4.34. Ketika input kontrol C salah, output Q mengikuti
input D, tetapi ketika input kontrol menjadi benar, output mengunci true segera setelah D menjadi
benar dan kemudian tetap di sana terlepas dari perubahan lebih lanjut di D.

Salah satu gerendel yang paling berguna dikenal sebagai gerendel transparan atau gerendel tipe-
D. Kait transparan seperti kait yang menangkap tetapi input D dibekukan saat kait dinonaktifkan.
Pengoperasian kait ini sama dengan flip-flop tipe-D yang dipicu secara statis yang dibahas nanti.

4.7.2 Flip-flop set-reset (RS)

Flip-flop RS dapat dibangun dengan menghubungkan dua gerbang NOR seperti yang
ditunjukkan pada Gambar 4.35. Tabel kebenarannya ditunjukkan pada Tabel 4.17.
Flip-flop yang ideal hanya memiliki dua keadaan istirahat, set dan reset, yang ditentukan
oleh QQ 10 dan QQ 01, masing-masing.

31 | P a g e
32 | P a g e
4.7.3 Flip-flop yang di-clock
Flip-flop clock memiliki input tambahan yang memungkinkan perubahan status output
menjadi disinkronkan dengan pulsa clock.
Kami membedakan dua jenis input jam. Ini adalah (a) input jam statis di dimana input
clock sensitif terhadap level sinyal, dan (b) input clock dinamis dimana input clock sensitif
terhadap tepi sinyal.

4.7.3.1 Flip-flop RS yang memiliki clock

Flip-flop RS clock statis (sensitif level) ditunjukkan pada Gambar 4.37 dan tabel
kebenaran diberikan pada Tabel 4.19. Simbol X mewakili keadaan biner 0 atau 1.
Lima baris pertama dalam tabel kebenaran memberikan status input dan output statis. Itu
empat baris terakhir menunjukkan status output setelah pulsa clock lengkap p.

4.7.3.2 Flip-flop tipe-D

Flip-flop tipe-D menghindari keadaan tidak terdefinisi yang terjadi pada flip-flop RS
dengan: mengurangi jumlah opsi input. Flip-flop tipe D yang dipicu secara statis (gerbang
transparan) diimplementasikan dengan flip-flop RS clock (lihat Gambar 4.38 dan) Tabel 4.20).

33 | P a g e
4.7.3.3 Flip-flop JK
Flip-flop JK menyederhanakan tabel kebenaran flip-flop RS tetapi menyimpan dua input
(Tabel 4.21). Flip-flop JK dasar dibangun dari flip-flop RS dengan penambahan gerbang
ditunjukkan pada Gambar 4.39. Status sakelar berguna dalam menghitung sirkuit. Jika pulsa C
terlalu panjang, keadaan ini tidak terdefinisi dan karenanya JK flip-flop hanya dapat digunakan
dengan pulsa clock pendek yang ditentukan secara kaku.

34 | P a g e
4.7.4 Flip-flop master-slave
Kita dapat mensimulasikan input clock dinamis dengan menempatkan dua flip-flop secara
bersamaan, satu menggerakkan yang lain, dalam pengaturan master-slave (seperti yang
ditunjukkan pada Gambar 4.40). Budak dicatat dengan cara yang saling melengkapi dengan
tuannya.
Pengaturan ini dipicu oleh pulsa. Input data ditulis ke flip-flop master saat jam benar dan
ditransfer ke budak saat jam menjadi salah. Pengaturan tersebut menjamin bahwa output QQ
dari slave tidak akan pernah dapat dihubungkan ke input RS milik slave. Desain mengatasi balap
sinyal (yaitu sinyal input tidak pernah mengejar sinyal yang sudah ada di flip-flop). Namun ada
beberapa keadaan khusus ketika transisi dapat terjadi di master dan ditransfer ke budak saat jam
tinggi. Ini dikenal sebagai yang menangkap dan umum dalam desain master-slave.

4.7.5 Pemicu tepi

Pemicu tepi adalah ketika keadaan flip-flop diubah saat tepi naik atau turun dari sinyal
clock melewati tegangan ambang (Gambar 4.41). Input jam dinamis sejati ini tidak peka terhadap
kemiringan atau waktu yang dihabiskan dalam keadaan tinggi atau rendah.
Kedua jenis pemicu dinamis direpresentasikan pada diagram skematik dengan simbol
khusus (>) di dekat input jam (Gambar 4.41 dan Tabel 4.22). Selain input jam dan data, sebagian
besar paket IC flip-flop juga akan menyertakan input set dan reset (atau tandai dan hapus).
Masukan tambahan memungkinkan flip-flop untuk diatur ke keadaan awal tanpa menggunakan
masukan logika clock.

Contoh 4.6
Gambar 4.43 menunjukkan pencacah riak biner 3-bit. Gambarlah diagram waktu untuk input
clock, Q1, Q2, dan Q3.

Larutan

Kami mengasumsikan perangkat yang dipicu oleh tepi negatif. Diagram waktu ditunjukkan pada
Gambar 4.44.

35 | P a g e
36 | P a g e
4.8 Desain logika sekuensial
Output logika kombinasional hanya bergantung pada input saat ini. Tidak ada
'Penyimpanan'. Output logika sekuensial tergantung pada urutan saat ini dan masa lalu dari
masukan. Ada 'ingatan'. Gambar 4.45 menunjukkan empat flip-flop yang biasa digunakan: (a)
RS; (b) JK; (c) tipe-D; dan (d) tipe-T.

37 | P a g e
4.8.1 Flip-flop tipe-D
Flip-flop tipe-D (Tabel 4.23) adalah komponen memori yang umum. Hal ini biasanya dipicu
tepi positif.

4.8.2 Flip-flop JK
Flip-flop JK (Tabel 4.24) adalah komponen memori dua input. Hal ini biasanya positif atau
negatif dipicu tepi. Penggunaannya dapat menghasilkan rangkaian yang lebih sederhana di
bawah beberapa keadaan.

4.8.3 Flip-flop tipe-T

Sesuai dengan namanya, sebuah flip-flop sakelar (Tabel 4.25) beralih di antara dua
keadaan.

4.8.4 Mesin status sinkron clock

Mesin keadaan sinkron yang di-clock juga disebut sebagai synchronous finite state
machine di mana semua flip-flop di-clock secara bersamaan. Ini lebih struktur realistis tidak
seperti mesin keadaan asinkron di mana output dari satu flip-flop mencatat flip-flop berikutnya.

38 | P a g e
4.8.5 Struktur mesin keadaan umum
Ada dua struktur yang umum digunakan: (a) model Mealy; dan (b) Moore model. Dalam
model Mealy (Gambar 4.46), output bergantung pada input saat ini dan negara. Dalam model
Moore (Gambar 4.47), output hanya bergantung pada keadaan saat ini.

4.8.5.1 Analisis sirkuit mesin keadaan

Analisis sirkuit mesin keadaan dimulai dengan diagram sirkuit dan selesai dengan
diagram keadaan. Status dan output berikutnya adalah fungsi dari status saat ini dan masukan.
Tiga langkah umum tersebut adalah:
 Tentukan fungsi state dan output berikutnya sebagai ekspresi Boolean;
 Gunakan ekspresi Boolean untuk membuat tabel status/output. Meja ini menyimpan
informasi tentang keadaan berikutnya dan keluaran untuk setiap keadaan yang mungkin
dan kombinasi masukan.
 Gambarlah diagram keadaan yang menyajikan Langkah 2 dalam bentuk grafik.

4.8.5.2 Desain sirkuit mesin keadaan

Prosedur desain umum untuk sirkuit mesin keadaan adalah:
 Buatlah diagram keadaan yang sesuai dengan deskripsi kata atau spesifikasi
 Buatlah tabel keadaan/keluaran berikutnya dari diagram keadaan.
 Minimalkan jumlah status dalam tabel status/output.
 Tetapkan bit biner ke status bernama untuk menghasilkan status yang ditetapkan
sepenuhnya/table keluaran
 Pilih jenis flip-flop untuk membuat tabel eksitasi. Jumlah flip flop yang dibutuhkan
berhubungan dengan jumlah state.
 Turunkan persamaan eksitasi dan persamaan keluaran.
 Gambarlah diagram rangkaian yang menunjukkan rangkaian lengkapnya.

39 | P a g e
 Desain rangkaian sekuensial dapat dilakukan dengan prosedur yang sistematis. Diagram
keadaan, dengan tabel transisi keadaan terkait, setara dengan peta Karnaugh. Spesifikasi awal
untuk rangkaian logika biasanya dalam bentuk tabel transisi atau diagram keadaan. Desain akan
berbeda tergantung pada jenis flip-flop yang dipilih. Oleh karena itu, langkah pertama dalam
desain logika sekuensial adalah memilih flip-flop dan mendefinisikan perilakunya dalam bentuk
tabel eksitasi.

4.8.5.3 Persamaan karakteristik

Persamaan karakteristik untuk sandal jepit RS, tipe D, tipe T, dan JK ditunjukkan pada
Tabel 4.26.

4.8.5.4 Tabel kebenaran dan tabel eksitasi

Tabel kebenaran dan tabel eksitasi untuk RS, D-type, T-type, dan JK flip-flop ditunjukkan
pada Tabel 4.27-4.30.

4.8.5.6 Penghitung biner Modulo-N

Ada beberapa pencacah biner modulo-N. Modulus pencacah biner adalah di mana N n ,
adalah jumlah flip-flop di pencacah. Ini mengikuti dari fakta 2

40 | P a g e
41 | P a g e
Bahwa ada 2N kombinasi 0s dan 1s yang terdiri dari N bit. Misalnya, di elektronik digital setara
dengan (2N 1)10. Urutan pencacahan untuk pencacah turun biner adalah Diagram transisi
keadaan untuk pencacah naik-turun ditunjukkan pada Gambar 4.48. kasus pencacah biner,
urutan pencacahannya adalah 00...02 hingga 11...12, yaitu berlawanan 11...12 sampai 00...02.
Kami akan memeriksa bagaimana merancang penghitung modulo-N.

42 | P a g e
4.8.6.1 Desain pencacah atas-bawah biner modulo-4
Diagram transisi keadaan untuk pencacah atas-bawah biner modulo-4 ditunjukkan pada:
Gambar 4.49. Misalnya, jika status penghitung saat ini adalah 2, penambahan 1 akan
menyebabkan penghitung berubah hingga 3 sementara input 0 akan menyebabkan penghitung
hitung mundur ke 1. Status pencacah naik-turun biner modulo-4 diberikan dalam Tabel 4.31.
Kolom pertama dan kedua dari baris pertama Tabel 4.31 menunjukkan kolom pertama
keadaan saat ini 0 (00) yang ketika 0 ditambahkan menghitung mundur ke 3 (11) di ketiga dan
kolom keempat dari baris pertama. Kolom pertama dan kedua dari baris kedua menunjukkan
keadaan saat ini kedua 1 (01) yang ketika 0 ditambahkan menghitung mundur ke 0 (00) pada
kolom ketiga dan keempat dari baris kedua. Kolom pertama dan kedua dari baris ketiga
menunjukkan keadaan saat ini ketiga 2 (10) yang ketika 0 ditambahkan

menghitung mundur sampai 1 (01) di kolom ketiga dan keempat dari baris ketiga. Pertama
dan kolom kedua dari baris keempat menunjukkan keadaan saat ini keempat 3 (11) yang ketika
0 ditambahkan menghitung mundur ke 2 (10) di kolom ketiga dan keempat dari baris ketiga.
Tabel juga menunjukkan status berikutnya untuk penambahan 1s ke status saat ini.
Langkah 1:
Ada dua status saat ini q1 dan q2, dan satu input X. Ada dua diberikan status berikutnya
Q1 dan Q2. Kami mengisi lima kolom pertama dari Tabel 4.32 dan informasinya digunakan untuk
menghitung naik atau turun.
Langkah 2:

43 | P a g e
 Menggunakan q1 dan Q1, cari S1 dan R1 dari tabel eksitasi (Tabel 4.27) dan gunakan ini
untuk mengisi kolom 6 dan 7. Misalnya, di baris pertama, q1 dan Q1 (Qt dan Qtþ1 ) memiliki nilai
01, jadi S dan R memiliki nilai 1 dan 0, masing-masing.

Langkah 3:
Menggunakan q2 dan Q2, temukan S2 dan R2 dari tabel eksitasi dan gunakan ini untuk
mengisi kolom 8 dan 9. Misalnya pada baris pertama, q2 dan Q2 (Qt dan Qtþ1 ) memiliki nilai 01,
jadi S dan R memiliki nilai 1 dan 0, masing-masing. Baris lain juga dapat diisi.
Langkah 4:
Mewakili tabel transisi keadaan menggunakan peta Karnaugh (X melawan q1 dan q2); X
sepanjang ordinat (0 dan 1) dan q1 dan q2 sepanjang absis (00, 01, 11, dan 10) seperti terlihat
pada Gambar 4.50.
Langkah 5:
Selesaikan desain dan gambar rangkaian yang diperlukan seperti yang ditunjukkan pada
Gambar 4.51.

44 | P a g e
Contoh 4.7
Lengkapi desain sirkuit untuk diagram keadaan mesin Moore yang ditunjukkan pada
Gambar 4.52 menggunakan flip-flop tipe-D.

Larutan

Keadaan selanjutnya (S*)/output diperoleh dari keadaan sekarang (S). Ada empat status (A, B,
C, D).

& A terhubung ke A dan B dengan output 0.

& B terhubung ke B dan C dengan output 0.
& C terhubung ke A dan D dengan output 0.
& D terhubung ke A dan B dengan output 1.

Menempatkan ini bersama-sama, kita mendapatkan keadaan/output berikutnya yang

ditunjukkan pada Tabel 4.33. Itu input (0/1) adalah state berikutnya (S*).

45 | P a g e
 Tabel ini diperluas menggunakan nilai pada busur panah sebagai input. Itu status/output
selanjutnya diperlihatkan pada Tabel 4.34. Kami sekarang menetapkan bit biner ke status
bernama sebagai berikut:
A = 00
B = 01
C = 11
D = 01

Bit biner yang ditetapkan ini sekarang digunakan untuk mendapatkan Tabel 4.35. Kami
sekarang membuat tabel yang ditetapkan sepenuhnya dengan nilai eksitasi seperti yang
ditunjukkan pada Tabel 4.36. Kami sekarang menurunkan persamaan eksitasi dan output dengan
mempertimbangkan kondisi dimana D1 dan D0 sama dengan 1 dan kemudian menulis kondisi
Q1 dan Q0:

46 | P a g e
47 | P a g e
4.9 Aplikasi flip-flop
4.9.1 Daftar
Register data terdiri dari grup atau kaskade N flip-flop tipe-D yang dipicu tepi negatif yang
diatur untuk menyimpan dan memanipulasi kata data menggunakan beberapa sirkuit umum, satu
bit di setiap flip-flop. Mekanisme penyimpanan terdiri dari pertama-tama mentransfer nilai data Di
, dari N jalur data ke keluaran Kemudian, Q dari flip sebuah flop di pulsa tepinegatif dibaca pada
sinyal baris beban. baca untuk menampilkan data Di pada keluaran register Ri dari gerbang AND.
Register data sering digunakan dalam mikrokontroler untuk menyimpan data untuk perhitungan
aritmatika di ALU. Nilai N menentukan ukuran bit yang dapat disimpan. Kami akan
mempertimbangkan register data, register geser, pencacah, dan pencacah bagi-oleh-N.

4.9.1.1 Data register

Sirkuit yang ditunjukkan pada Gambar 4.54 menggunakan input clock dari flip-flop tipe-D
untuk memuat data ke dalam register di tepi naik dari pulsa LOAD. 4.9.1.1 Data register Proses
pemuatan membutuhkan urutan dua langkah. Pertama register harus dibersihkan, kemudian
dapat dimuat. Dimungkinkan juga untuk memuat data dan tetap membiarkan input jam bebas
(Gambar 4.55).

48 | P a g e
4.9.1.2. Shift register
Sebuah register geser sederhana ditunjukkan pada Gambar 4.56. Register jenis ini dapat
memindahkan kata-kata data paralel 3-bit ke aliran bit-serial. Itu juga bisa menerima aliran serial-
bit 3-bit dan menyimpannya untuk penggunaan paralel.
Jika A dihubungkan kembali ke D, perangkat ini dikenal sebagai register geser melingkar
atau penghitung cincin. Register geser melingkar dapat dimuat sebelumnya dengan nomor dan
kemudian digunakan untuk memberikan pola berulang di Q.

49 | P a g e
4.9.2 Penghitung
Counter terdiri dari N negatif edge-triggered toggle (T-type) flip-flop yang terhubung
secara berurutan atau berjenjang. Output dari masing-masing adalah input clock ke tahap
berikutnya, sementara setiap flip-flop diadakan dalam mode sakelar. Gelombang persegi
sederhana digunakan sebagai jam. Ada beberapa cara berbeda untuk mengkategorikan
penghitung:
& desimal berkode biner (BCD);
& biner; & satu arah; & atas-bawah;
& riak asinkron; & sinkron.
Counter juga diklasifikasikan berdasarkan kemampuan kliring dan preloadingnya.
Penghitung tipe BCD adalah desimal, dan paling sering digunakan untuk tampilan. Dalam
pencacah sinkron setiap pulsa clock diumpankan secara bersamaan atau sinkron ke semua flip-
flop. Untuk pencacah riak, pulsa clock diterapkan hanya ke flip-flop pertama dalam array dan
outputnya adalah jam ke flip-flop kedua, dll. Jam dikatakan beriak melalui array flip-flop.

4.9.2.1 Penghitung biner

Gambar 4.57 menunjukkan biner 3-bit, ripple-through, up counter. Tabel 4.37
menunjukkan tabel kebenaran terkait. Tabel kebenaran untuk pencacah biner 4-bit ditunjukkan
pada Tabel 4.38.
Karena penundaan pulsa, penghitung akan menunjukkan hasil sementara dan salah
untuk periode waktu yang singkat. Jika hasilnya digunakan untuk menggerakkan elemen logika
tambahan, status transien ini dapat menyebabkan pulsa palsu. Masalah ini dihindari dengan
skema clocking sinkron yang ditunjukkan pada Gambar 4.58. Semua sinyal keluaran akan
berubah status pada dasarnya pada waktu yang sama.

50 | P a g e
51 | P a g e
4.9.2.2 Penghitung dekade
Penghitung dekade adalah pencacah yang dipicu tepi negatif yang outputnya adalah
desimal berkode biner (BCD) dari 0 hingga 9 (ekuivalen biner memberikan pola empat bit).
Penghitung direset ke 0000 setelah hitungan ke 9 (1001). Tabel kebenaran pencacah BCD
ditunjukkan pada Tabel 4.39.

4.9.2.3 Penghitung Bagi-oleh-N

Fitur umum dari banyak sirkuit digital adalah jam frekuensi tinggi dengan output
gelombang persegi. Jika sinyal frekuensi ini, f, menggerakkan input clock dari kabel flip-flop JK
untuk beralih pada setiap pemicu, output flip-flop akan menjadi gelombang persegi

52 | P a g e
frekuensi f/2. Flip-flop tunggal ini adalah pencacah bagi-oleh-2. Dengan cara yang sama,
pencacah biner flip-flop n akan menghasilkan frekuensi keluaran yang f dibagi dengan 2n

4.9.3 Pemicu Schmitt

Sinyal input yang bising ke gerbang logika dapat menyebabkan perubahan keadaan yang
tidak diinginkan di dekat ambang tegangan. Logika pemicu Schmitt, dimodelkan seperti yang
ditunjukkan pada Gambar 4.59, mengurangi masalah ini dengan menggunakan dua ambang
tegangan: ambang batas tinggi untuk mengganti rangkaian selama transisi rendah ke tinggi dan
ambang batas bawah untuk mengganti rangkaian selama transisi tinggi ke rendah. Skema
pemicu seperti itu kebal terhadap kebisingan selama amplitudo puncak-kepuncak kebisingan
kurang dari perbedaan antara tegangan ambang batas. Simbol gerbang dengan fitur pemicu
Schmitt memiliki kurva histeresis kecil yang digambar di dalam simbol gerbang. Pemicu Schmitt
sebagian besar digunakan dalam inverter atau gerbang sederhana untuk mengkondisikan sinyal
lambat atau bising sebelum meneruskannya ke bagian yang lebih kritis dari rangkaian Inverter
pemicu Schmitt dapat dianalisis dalam dua langkah:

Langkah 1 :

53 | P a g e
54 | P a g e
Gambar 4.60 menunjukkan respons pemicu Schmitt dengan ambang peralihan yang sesuai ke
bentuk gelombang yang bising. Dengan demikian, pemicu Schmitt mampu mengubah sinyal yang
rusak menjadi impuls persegi.

4.9.4 Pengatur waktu 555

Timer 555 (Gambar 4.61) adalah timer tujuan umum yang berguna untuk berbagai fungsi.
Konsep timer ini dikembangkan dari SR flip-flop. Rangkaian ini bekerja berdasarkan prinsip
pengisian dan pengosongan kapasitor secara bergantian.
Selama siklus pengisian, kapasitor menerima arus pengisian melalui kombinasi seri
resistor RA dan RB (Gambar 4.62). Segera setelah terminal pengosongan pada timer 555 masuk
ke potensial arde (transistor di dalam 555 yang terhubung antara terminal itu dan arde menyala),
arus pengosongan kapasitor hanya harus melalui resistor RB . Hasilnya adalah konstanta waktu
RC yang lebih lama untuk pengisian daripada untuk pengosongan, menghasilkan waktu
pengisian yang jauh melebihi waktu pengosongan. 555 mulai mengosongkan kapasitor dengan
membumikan terminal pelepasan ketika tegangan yang terdeteksi oleh terminal ambang melebihi
2/3 tegangan catu daya (Vcc). Ini berhenti pemakaian kapasitor ketika tegangan terdeteksi oleh
terminal pemicu turun di bawah 1/3 tegangan catu daya. Jadi, ketika terminal ambang dan
terminal pemicu terhubung ke terminal positif kapasitor, tegangan kapasitor akan berputar antara
1/3 dan 2/3 dari tegangan catu daya dalam pola 'gigi gergaji'.
Terminal keluaran 555 menghasilkan sinyal tegangan gelombang persegi yang 'tinggi'
(mendekati Vcc) saat kapasitor sedang diisi, dan 'rendah' (mendekati 0 V) saat kapasitor
dikosongkan. Karena waktu pengisian dan pengosongan kapasitor.

55 | P a g e
tidak sama, waktu 'tinggi' dan 'rendah' dari bentuk gelombang persegi keluaran adalah tidak
merata juga.
Proporsi antara waktu 'tinggi' dan 'rendah' dari gelombang persegi dinyatakan sebagai
siklus tugas gelombang itu. Gelombang persegi dengan siklus kerja 50 persen sempurna simetris:
waktu 'tingginya' persis sama dengan waktu 'rendahnya'. Gelombang persegi yaitu 'tinggi' 10
persen dari waktu dan 'rendah' 90 persen dari waktu dikatakan memiliki 10 persen siklus kerja
Pengoperasian dan prinsip 555 membuatnya berguna dalam sejumlah aplikasi. Multivibrator
astabil NE555 sangat berguna dalam aplikasi mekatronik karena dapat diterapkan dalam proses
pengaturan waktu, penggerak motor stepper, dll.

4.9.5 Multivibrator astabil

Multivibrator astabil berguna dalam pembangkitan waktu atau bentuk gelombang clock
yang merupakan sinyal gelombang persegi dengan periode dan amplitudo tetap (Gambar 4.63).
Sirkuit secara berkala beralih di antara dua status tanpa pernah menetap di setiap Negara.

Analisis rangkaian mirip dengan pemicu Schmitt kecuali tidak adanya koneksi umpan balik
negatif dan positif. Kami memodelkan pemicu Schmitt seperti yang ditunjukkan pada Gambar
4.64.

56 | P a g e
57 | P a g e
4.9.6 Multivibrator monostabil
Multivibrator monostabil pada dasarnya adalah flip-flop yang tidak stabil (Gambar 4.65).
Ketika multivibrator monostabil diatur oleh jam input atau pulsa pemicu, itu akan kembali ke
keadaan reset dengan sendirinya setelah waktu tunda yang tetap. Mereka sering digunakan
berpasangan dengan output yang pertama digunakan untuk memicu yang kedua. Sayangnya
hubungan waktu antara sinyal menjadi sangat saling bergantung dan lebih baik untuk
menghasilkan transisi sinyal yang disinkronkan dengan jam sirkuit.

4.9.7 Bus data

Bus adalah kabel umum yang menghubungkan berbagai titik di sirkuit; contohnya adalah
ground bus dan power bus. Bus data membawa informasi digital dan biasanya merupakan
sekelompok kabel paralel yang menghubungkan berbagai bagian rangkaian dengan masing-
masing kabel membawa sinyal logika yang berbeda. Bus data terhubung ke input dari beberapa
gerbang dan ke output dari beberapa gerbang. Anda tidak dapat langsung menghubungkan
output dari gerbang normal. Untuk tujuan ini logika keluaran tiga keadaan umumnya digunakan
tetapi tidak akan dibahas di sini.
Jalur bus data dapat dimultipleks waktu untuk melayani fungsi yang berbeda pada waktu
yang berbeda. Setiap saat hanya satu gerbang yang dapat mengarahkan informasi ke jalur bus

58 | P a g e
tetapi beberapa gerbang dapat menerimanya. Secara umum, informasi dapat mengalir pada
kabel bus di kedua arah. Jenis bus ini disebut sebagai bus data dua arah.

4.9.8 Sirkuit terpadu standar

Banyak konfigurasi sirkuit yang dibahas dalam bab ini tersedia sebagai paket sirkuit
terpadu standar. Untuk referensi daftar yang komprehensif harus dibuat katalog dari banyak
produsen IC.

Masalah
Sistem bilangan

Q4.1 Ubahlah bilangan basis 10 berikut menjadi bilangan biner dan heksadesimalnya:
(a) 400; (b) 250; (c) 175; (d) 80.
Q4.2 Konversikan bilangan heksa berikut ke biner dan basis 10:
(a) 72; (b) 56; (c) 24; (d) 13.
Q4.3 Konversikan bilangan biner berikut ke hex dan basis 10:
(a) 10101010; (b) 1010101; (c) 101010; (d) 10101.
Q4.4 Lakukan penjumlahan biner berikut. (Periksa jawaban Anda dengan konversi ke ekuivalen
desimalnya.)
(a) 10101010 1010101; (b) 1010101 101010; (c) 101010 10101; (d) 10101010 10101010.
Q4.5 Lakukan pengurangan biner berikut. (Periksa jawaban Anda dengan mengkonversi ke
setara desimal mereka.)
(a) 10101010 1010101; (b) 1010101 101010; (c) 101010 10101.
Q4.6 Temukan komplemen dua dari bilangan biner berikut:
(a) 10101010; (b) 1010101; (c) 101010; (d) 10101.

59 | P a g e
Logika kombinasi

Q4.7 Gunakan tabel kebenaran untuk membuktikan bahwa X XY X Y.

Q4.8 Gunakan tabel kebenaran untuk membuktikan bahwa X XY X.
Q4.9 Buktikan bahwa identitas Boolean XY XZ YZ XY þ YZ berikut adalah sah.
Q4.10 Temukan fungsi logika yang didefinisikan oleh tabel kebenaran yang diberikan pada Tabel
4.40.

Q4.11 Temukan fungsi logika yang sesuai dengan tabel kebenaran yang ditunjukkan pada Tabel
4.41 dalam bentuk jumlah hasil kali yang paling sederhana.
Q4.12 Lengkapi peta Karnaugh untuk fungsi yang dijelaskan oleh tabel kebenaran di table 4.42.

60 | P a g e
(a) Apa ekspresi minimum untuk fungsi tersebut? (b) Gambarlah sirkuit yang sesuai.

Q4.13 Tabel 4.43 menunjukkan tabel kebenaran untuk fungsi logika f.

(a) Lengkapi peta Karnaugh untuk fungsi logika;
(b) Apa ekspresi minimum untuk fungsi tersebut?

logika berurutan
Q4.14 Apa hubungan antara rangkaian yang ditunjukkan pada Gambar 4.66 dan flipflop tipe-D?
Q4.15 Gambar 4.67 menunjukkan pencacah atas-bawah biner sinkron 2-bit. Buat sketsa diagram
waktu untuk rangkaian ini.

61 | P a g e
 Q4.16 Gambar 4.68 menunjukkan rangkaian di mana sinyal input clock adalah gelombang
persegi memiliki periode 4 s, nilai maksimum 5 V, dan nilai minimum 0 V. Asumsikan bahwa
awalnya semua flip-flop dalam keadaan reset. (a) Apa yang dilakukan sirkuit? (b) Buat sketsa
diagram waktu, termasuk semua keluaran.
Q4.17 Penghitung pulsa biner dapat dibuat dengan menghubungkan flip-flop tipe-T
secara tepat. Diinginkan untuk membuat pencacah jenis ini yang dapat menghitung hingga
10010. (a) Berapa banyak sandal jepit yang dibutuhkan? (b) Sketsa rangkaian yang diperlukan
untuk mengimplementasikan pencacah ini.
Q4.18 Lengkapi diagram waktu untuk rangkaian yang ditunjukkan pada Gambar 4.69.

62 | P a g e
Q4.19 Ulangi pertanyaan Q4.18 tetapi dengan output yang diambil dari Q dari flip terakhir jepit
Q4.20 Lengkapi diagram waktu untuk sirkuit yang ditunjukkan pada Gambar 4.70.
Q4.21 Lengkapi diagram pengaturan waktu untuk rangkaian yang ditunjukkan pada Gambar 4.71.
Q4.22 Rancang pencacah naik-turun modulo-N menggunakan JK flip-flop untuk N
(a) 4; (b) 6; (c) 8.

Q4.23 Rancang pencacah naik-turun modulo-N menggunakan flip-flop tipe-D untuk N

(a) 4; (b) 6; (c) 8.
Q4.24 Rancang pencacah naik-turun modulo-N menggunakan flip-flop tipe-T untuk N
(a) 4; (b) 6; (c) 8.

63 | P a g e
Q4.25 Rancang pencacah naik-turun modulo-N menggunakan RS flip-flop untuk
N (a) 6; (b) 8.
Q4.26 Rancang mesin Moore menggunakan
(a) sandal jepit RS; (b) sandal jepit JK; (c) sandal jepit tipe-T.

64 | P a g e
Komputasi
Q4.27 Sebuah PC memiliki 42 MB memori standar. Tentukan (a) jumlah kata yang tersedia; (b)
jumlah camilan yang tersedia; (c) jumlah bit yang tersedia.
Q4.28 Untuk mikroprosesor yang memiliki n register, tentukan (a) jumlah jalur kontrol yang
diperlukan untuk menghubungkan setiap register ke semua register lainnya; (b) jumlah jalur
kendali yang diperlukan jika bus digunakan.
Q4.29 Direncanakan untuk mengimplementasikan memori 16-bit 4 kB. Tentukan bilangan bit
yang diperlukan.
untuk (a) register alamat memori; (b) register data memori.

65 | P a g e
DAFTAR PUSTAKA
1. Fletcher, WI (1980) Pendekatan Teknik untuk Desain Digital, Prentice-Hall.
2. Givone, DD (2002) Prinsip dan Desain Digital (edisi ke-1), McGraw-Hill.
3. Horowitz, P. and Hill, W. (1989) Seni Elektronik (edisi ke-2), New York: Pers Universitas
Cambridge.
4. Histand, MB dan Alciatore, DG (2002) Pengantar Mekatronika dan Sistem Pengukuran
(edisi ke-2), McGraw-Hill.
5. Rashid, MH (1996) Elektronika Daya: Sirkuit, Perangkat, dan Aplikasi, Aula Prentice.
6. Rizzoni, G. (2003) Prinsip dan Aplikasi Teknik Elektro (edisi ke-4), McGraw-Hill.
7. Stiffler, AK (1992) Desain dengan Mikroprosesor untuk Insinyur Mekanik, McGraw-Hill.

66 | P a g e